第05章中央處理器(1微程序控制器)課件

1、第五章第五章 中央處理器中央處理器nCPUCPU的功能和組成的功能和組成n指令周期指令周期n時序產(chǎn)生器時序產(chǎn)生器n微程序控制器組成微程序控制器組成n微程序設計技術微程序設計技術n硬布線控制器硬布線控制器 第五章第五章 中央處理器中央處理器 5.1 CPU 5.1 CPU的功能和組成的功能和組成 5.1.1 CPU5.1.1 CPU的功能的功能 * *指令控制指令控制: :產(chǎn)生下一條指令地址產(chǎn)生下一條指令地址( (在內(nèi)存中的在內(nèi)存中的) ) * *操作控制操作控制: :產(chǎn)生各種產(chǎn)生各種微操作微操作信號送往相應部信號送往相應部件件, ,以控制完成指令所要求的動作以控制完成指令所要求的動作 * *時

2、間控制時間控制: :對各種操作信號實施時間上的控對各種操作信號實施時間上的控制（制（節(jié)拍、時序節(jié)拍、時序）, ,以保證計算機有條不紊地以保證計算機有條不紊地連續(xù)自動工作連續(xù)自動工作 * *數(shù)據(jù)加工數(shù)據(jù)加工: :執(zhí)行所有的執(zhí)行所有的算術算術運算和運算和邏輯邏輯運算運算, ,并進行邏輯測試并進行邏輯測試DR譯碼譯碼器器時序時序與與 控制控制DBCB內(nèi)內(nèi)部部控控制制線線內(nèi)內(nèi)部部控控制制線線ACLALBSHPSWIRPCSPGPRGPRARAB內(nèi)部總線內(nèi)部總線內(nèi)部總線內(nèi)部總線1.控制器控制器程序計數(shù)器程序計數(shù)器PC指令寄存器指令寄存器IR指令譯碼器指令譯碼器時序發(fā)生器時序發(fā)生器操作控制器操作控制器功能

3、功能是負責協(xié)調(diào)與是負責協(xié)調(diào)與控制整個計算機系控制整個計算機系統(tǒng)的操作。統(tǒng)的操作?？刂破鞯慕Y構可分控制器的結構可分為為硬布線控制器硬布線控制器和和微程序控制器微程序控制器兩種。兩種。ALU5.1.2 CPU的組成的組成由兩個主要部分組成由兩個主要部分組成: :控制器與運算器控制器與運算器MBR譯碼譯碼器器時序時序與與 控制控制DBCB內(nèi)內(nèi)部部控控制制線線內(nèi)內(nèi)部部控控制制線線ACACTTMPSHFIRPCSPGPRGPRMARAB內(nèi)部總線內(nèi)部總線內(nèi)部總線內(nèi)部總線ALUDRACLALBSHPSWIR譯碼譯碼器器時序時序與控制與控制PCSPGPRGPRAR 2. 運算器運算器通用寄存器組通用寄存器組G

4、PR算術邏輯單元算術邏輯單元ALU累加寄存器累加寄存器AC程序狀態(tài)字寄存器程序狀態(tài)字寄存器 PSW數(shù)據(jù)暫存器數(shù)據(jù)暫存器LA、LB移位器移位器SH功能功能是執(zhí)行所有的算是執(zhí)行所有的算術運算和邏輯運算。術運算和邏輯運算。5.1.2 CPU的組成的組成MBR譯碼譯碼器器時序時序與與 控制控制DBCB內(nèi)內(nèi)部部控控制制線線內(nèi)內(nèi)部部控控制制線線ACACTTMPSHFIRPCSPGPRGPRMARAB內(nèi)部總線內(nèi)部總線內(nèi)部總線內(nèi)部總線ALUDRACLALBSHPSWIR譯碼譯碼器器時序時序與控制與控制PCSPGPRGPRAR5.1.3 內(nèi)部寄存器組內(nèi)部寄存器組1. 通用寄存器通用寄存器GPR(General

5、Purpose Register) 可用于存放操作數(shù)（包括源操作數(shù)、目的操作數(shù)及中可用于存放操作數(shù)（包括源操作數(shù)、目的操作數(shù)及中間結果）和各種地址信息等。間結果）和各種地址信息等。MBR譯碼譯碼器器時序時序與與 控制控制DBCB內(nèi)內(nèi)部部控控制制線線內(nèi)內(nèi)部部控控制制線線ACACTTMPSHFIRPCSPGPRGPRMARAB內(nèi)部總線內(nèi)部總線內(nèi)部總線內(nèi)部總線ALUDRACLALBSHPSWIR譯碼譯碼器器時序時序與控制與控制PCSPGPRGPRAR2. 專用寄存器專用寄存器SPR (1)程序計數(shù)器程序計數(shù)器PC (Program Counter) 存放下一條要執(zhí)行的指令的地址，控制指令的執(zhí)行順序。

6、存放下一條要執(zhí)行的指令的地址，控制指令的執(zhí)行順序。 (2) 指令寄存器指令寄存器IR (Instruction Register) 存放正在執(zhí)行的指令代碼。存放正在執(zhí)行的指令代碼。 (3) 堆棧指示器堆棧指示器SP (Stack Pointer) 存放堆棧棧頂?shù)闹羔槾娣哦褩ｍ數(shù)闹羔楳BR譯碼譯碼器器時序時序與與 控制控制內(nèi)內(nèi)部部控控制制線線內(nèi)內(nèi)部部控控制制線線ACACTTMPSHFIRPCSPGPRGPRMAR內(nèi)部總線內(nèi)部總線內(nèi)部總線內(nèi)部總線ALUDRACLALBSHPSWIR譯碼譯碼器器時序時序與控制與控制PCSPGPRGPRAR數(shù)據(jù)緩沖寄存器數(shù)據(jù)緩沖寄存器DR：存放存放CPU與主存或外設

7、交換的信息與主存或外設交換的信息地址緩沖寄存器地址緩沖寄存器AR：存放存放CPU向主存或外設發(fā)送的地址向主存或外設發(fā)送的地址DBCBAB5.1.4 CPU與外部總線接口與外部總線接口MBR譯碼譯碼器器時序時序與與 控制控制DB內(nèi)內(nèi)部部控控制制線線內(nèi)內(nèi)部部控控制制線線ACACTTMPSHFIRPCSPGPRGPRMARAB內(nèi)部總線內(nèi)部總線內(nèi)部總線內(nèi)部總線ALUDRACLALBSHPSWIR譯碼譯碼器器時序時序與控制與控制PCSPGPRGPRAR作為作為 CPU與主存、外設之間信息傳遞的中轉(zhuǎn)站與主存、外設之間信息傳遞的中轉(zhuǎn)站補償補償 CPU與主存、外設之間操作速度的差別與主存、外設之間操作速度的差

8、別5.1.4 緩沖寄存器的作用緩沖寄存器的作用CB5.1.5 5.1.5 數(shù)據(jù)通路數(shù)據(jù)通路把寄存器與運算器之間傳遞信息的線路稱為把寄存器與運算器之間傳遞信息的線路稱為“數(shù)數(shù)據(jù)通路據(jù)通路” 1.1.用數(shù)據(jù)總線用數(shù)據(jù)總線: :在各寄存器以及在各寄存器以及ALUALU之間建立一之間建立一條或者幾條數(shù)據(jù)總線條或者幾條數(shù)據(jù)總線, ,寄存器間的數(shù)據(jù)傳輸通過寄存器間的數(shù)據(jù)傳輸通過這些總線完成。如下圖所示。這些總線完成。如下圖所示。 2.2.用專用的通路用專用的通路: :在各寄存器與在各寄存器與ALUALU之間建立專之間建立專用的數(shù)據(jù)傳輸與接收通路。在用的數(shù)據(jù)傳輸與接收通路。在RISCRISC處理器中都采處理

9、器中都采用專用通路結構用專用通路結構, ,便于運算的并行進行。便于運算的并行進行。 指令譯碼指令譯碼/ /控制器控制器控制控制信號信號IRIRPCPCMARMARMDRMDRR0R0R RN-1N-1Y YALUALUPSWPSWSHA AB B存儲器存儲器ABUSABUSDBUSDBUS單總線單總線CPUCPU的結構的結構控制信號包括控制信號包括: : R0outR0out:R0:R0的輸出控制的輸出控制 R0inR0in:R0:R0的輸入控制的輸入控制 R1outR1out:R1:R1的輸出控制的輸出控制 R1inR1in:R1:R1的輸入控制的輸入控制 YinYin:Y:Y的輸入控制的輸

10、入控制 IRinIRin:IR:IR的輸入控制的輸入控制 IRoutIRout:IR:IR的輸出控制的輸出控制 PCinPCin:PC:PC的輸入控制的輸入控制 PCoutPCout:PC:PC的輸出控制的輸出控制 PC+1PC+1:PC:PC計數(shù)更新控制計數(shù)更新控制 例例: :CPUCPU的結構如下圖所示。其中的結構如下圖所示。其中ACAC為累加器為累加器,PSW,PSW為狀態(tài)寄存器為狀態(tài)寄存器, ,另另外還有外還有4 4個寄存器。各部件之間的連線表示數(shù)據(jù)通路個寄存器。各部件之間的連線表示數(shù)據(jù)通路, ,箭頭表示信息箭頭表示信息傳遞的方向。要求傳遞的方向。要求: :(1)(1)標明標明4 4個

11、寄存器的名稱。個寄存器的名稱。(2)(2)說明指令從主存取到控制器的數(shù)據(jù)說明指令從主存取到控制器的數(shù)據(jù)通路。通路。(3)(3)說明數(shù)據(jù)在運算器和主存之間進行存說明數(shù)據(jù)在運算器和主存之間進行存/ /取時的數(shù)據(jù)通路。取時的數(shù)據(jù)通路。PSWPSWACACa a存儲器存儲器M M操作控制器操作控制器d dc cb bCPUCPU結構示意圖結構示意圖+1+1CPUCPUPSWPSWACACa a存儲器存儲器M M操作控制器操作控制器d dc cb bCPUCPU結構示意圖結構示意圖+1+1CPUCPUMDRMDRMARMARPCPCIRIR解：解：例例:CPU結構圖如下所示結構圖如下所示,其中包括一個累

12、加器其中包括一個累加器AC、一個狀態(tài)寄存器和其它四個寄、一個狀態(tài)寄存器和其它四個寄存器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。存器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。 (1).標明圖中四個寄存器的名稱。標明圖中四個寄存器的名稱。(2)簡述取指令的數(shù)據(jù)通路。簡述取指令的數(shù)據(jù)通路。(3)簡述完成指令簡述完成指令LDA X的數(shù)據(jù)通路的數(shù)據(jù)通路 ( X為內(nèi)存地址為內(nèi)存地址,LDA功能為功能為 (X) AC。(4)簡述完成簡述完成 ADD Y的的數(shù)據(jù)通路數(shù)據(jù)通路 ( Y為內(nèi)存地址為內(nèi)存地址,ADD功能為功能為 (AC)+(Y) AC。(5)簡述完成簡述完成 STA Z的數(shù)

13、的數(shù)據(jù)通路據(jù)通路 ( Z為內(nèi)存地址為內(nèi)存地址,STA功能為功能為(AC) (Z) 。主存儲器主存儲器 MAACCD微操作控制器微操作控制器狀態(tài)寄存器狀態(tài)寄存器B+1ALU解解:（1） A為數(shù)據(jù)緩沖寄存器為數(shù)據(jù)緩沖寄存器MDR B為指令寄存器為指令寄存器IR C為主存地址寄存器為主存地址寄存器MAR D為程序計數(shù)器為程序計數(shù)器PC（2）取指令的數(shù)據(jù)通路）取指令的數(shù)據(jù)通路: PCMAR MM MDR IR（3）指令）指令LDA X的數(shù)據(jù)通路的數(shù)據(jù)通路: X MAR MM MDR ALU AC（4）指令）指令ADD Y的數(shù)據(jù)通路的數(shù)據(jù)通路: Y MAR MM MDR ALU ADD AC（5）指令）

14、指令 STA Z的數(shù)據(jù)通路的數(shù)據(jù)通路: Z MAR,AC MDR MM5.2 指令周期指令周期 5.2.1指令周期的基本概念指令周期的基本概念l指令周期指令周期：取出一條指令并執(zhí)行該指令的時間：取出一條指令并執(zhí)行該指令的時間lCPU周期（機器周期、總線周期）周期（機器周期、總線周期）：CPU同主存或外設進行一次同主存或外設進行一次信息交換所需的最短時間信息交換所需的最短時間l時鐘周期（節(jié)拍周期、時鐘周期（節(jié)拍周期、T周期）周期）：CPU執(zhí)行一個微操作的最小時間執(zhí)行一個微操作的最小時間單位單位三者關系三者關系：一個指令周期包含若干個：一個指令周期包含若干個CPU周期，一個周期，一個CPU周期的功

15、周期的功能由多個時鐘周期來完成能由多個時鐘周期來完成 T周期周期CPU周期周期(取指令取指令)CPU周期周期(執(zhí)行指令執(zhí)行指令)指令周期指令周期定長定長CPU周期組成的指令周期周期組成的指令周期CLAADD 30STA 40NOPJMP 21指令舉例指令舉例;使累加器使累加器AC清零清零; AC AC+(30); (40) AC; 空操作空操作; 程序跳轉(zhuǎn)到地址為程序跳轉(zhuǎn)到地址為21處處八進制地址八進制地址八進制內(nèi)容八進制內(nèi)容 助記符助記符020021022023024030031040 250 000021 040140 021.000 006000 040存和數(shù)單元存和數(shù)單元CLASTA

16、40JMP 21數(shù)數(shù)據(jù)據(jù)5.2.2 CLA指令的指令周期指令的指令周期CLA是一條非訪內(nèi)指令是一條非訪內(nèi)指令,需要兩個需要兩個CPU周期。周期。即分別進行取指令和執(zhí)行指令。即分別進行取指令和執(zhí)行指令。AC 0NOPADD 30 030 030000 000ALU000 020000 020IRDR指令指令譯碼器譯碼器操作控制器操作控制器時序產(chǎn)生器時序產(chǎn)生器時鐘時鐘狀態(tài)反饋狀態(tài)反饋CLA ADD 30STA 40NOPJMP 21.000 006202122232430+1PCARABUSDBUSAC(1) PCAR(2) PC+1(3) AR ABUS(4) DBUS DR(5) DR IR(

17、6) 譯碼運行指令譯碼運行指令 取取CLA指令指令ALU000 020000 020IRDR指令指令譯碼器譯碼器操作控制器操作控制器時序產(chǎn)生器時序產(chǎn)生器時鐘時鐘狀態(tài)反饋狀態(tài)反饋CLA ADD 30STA 40NOPJMP 21.000 006202122232430+1PCARABUSDBUSAC(1) PCAR(2) PC+1(3) AR ABUS(4) DBUS DR(5) DR IR(6)譯碼運行指令譯碼運行指令 執(zhí)行執(zhí)行CLA指令指令(1) 清清AC000 000(2)控制命令控制命令ALU000 000000 022000 030IRADD 30DR指令指令譯碼器譯碼器操作控制器操作

18、控制器時序產(chǎn)生器時序產(chǎn)生器時鐘時鐘狀態(tài)反饋狀態(tài)反饋CLA ADD 30STA 40NOPJMP 21.000 006202122232430+1PCARABUSDBUSAC5.2.3 ADD指令的指令周期指令的指令周期 (第一個第一個CPU周期取指令和周期取指令和CLA一樣一樣) (第二個第二個CPU周期周期-送操作數(shù)地址送操作數(shù)地址)(1) IR ARALU000 000000 022000 030IR000 006DR指令指令譯碼器譯碼器操作控制器操作控制器時序產(chǎn)生器時序產(chǎn)生器時鐘時鐘狀態(tài)反饋狀態(tài)反饋CLA ADD 30STA 40NOPJMP 21.000 006202122232430

19、+1PCARABUSDBUSAC5.2.3 ADD指令的指令周期指令的指令周期(第三個第三個CPU周期：兩操作數(shù)相加周期：兩操作數(shù)相加)(1) AR ABUS(2) DBUS DR(3) DR ALU(3) AC ALU(4)ALU AC在進行計算機設計時，可以采用在進行計算機設計時，可以采用方框圖語言方框圖語言來來表示一條指令的指令周期。表示一條指令的指令周期。方框方框 代表一個代表一個CPUCPU周期周期，方框中的內(nèi)容表示數(shù)，方框中的內(nèi)容表示數(shù)據(jù)通路的操作或某種控制操作。據(jù)通路的操作或某種控制操作。 菱形菱形 通常用來表示某種判別或測試，不過時通常用來表示某種判別或測試，不過時間上它依附于

20、緊接它的前面一個方框的間上它依附于緊接它的前面一個方框的CPUCPU周周期，而不單獨占用一個期，而不單獨占用一個CPUCPU周期。周期。公操作公操作 一條指令執(zhí)行完畢后一條指令執(zhí)行完畢后,CPU,CPU所開始進行所開始進行的一些操作的一些操作, ,如如: :中斷處理等。中斷處理等。5.2.55.2.5 指令指令STASTA、NOPNOP和和JMPJMP的指令周期的指令周期 P162P162自學自學5.2.6 5.2.6 用方框圖語言表示指令周期用方框圖語言表示指令周期5.2.6 5.2.6 用方框圖語言表示指令周期用方框圖語言表示指令周期開始開始PC AR ABUSDBUS DR IRPC+1

21、譯碼或測試譯碼或測試CLAADDSTAJMPNOP0 ACIR ARIR ARIR PCRDWEAR ABUSDBUS DRDR ALUALU ACAR ABUSAC DRDR DBUS取指令取指令動作依附于前面一個方框動作依附于前面一個方框的的CPU周期周期內(nèi)存讀命令內(nèi)存讀命令例例:P166頁下圖所示為頁下圖所示為雙總線雙總線結構機器的數(shù)據(jù)通路結構機器的數(shù)據(jù)通路,M為主存為主存(受受R/W信號控信號控制制),ALU由加、減控制信號決定完成何種操作，控制信號由加、減控制信號決定完成何種操作，控制信號G控制的是一個門電路?？刂频氖且粋€門電路。另外，線上標注有小圈表示有控制信號，如另外，線上標注有

22、小圈表示有控制信號，如yi表示表示y寄存器的輸入控制信號，寄存器的輸入控制信號，R1o為寄存器為寄存器R1的輸出控制信號，未標注字符的線為直通線，不受控制。的輸出控制信號，未標注字符的線為直通線，不受控制。 （1）ADD R2，R0的功能為（的功能為（R0）+（R2） R0，畫出指令周期流程圖，并列，畫出指令周期流程圖，并列出相應的微操作控制信號序列。出相應的微操作控制信號序列。 （2）SUB R1，R3的功能為（的功能為（R3）-（R1） R3，要求同上。，要求同上?？偩€總線總線總線雙總線結構機器的數(shù)據(jù)通路雙總線結構機器的數(shù)據(jù)通路IRoIRiIRPCPCiPCoARARiR/W MDRDRi

23、DRoR0R1R2R3yixiXYALU+_G控控制制器器自增功能自增功能R3oR3i5.3 5.3 時序產(chǎn)生器時序產(chǎn)生器CPUCPU中一個類似中一個類似“作息時間作息時間”的東西，使計算機的東西，使計算機可以準確、迅速、有條不紊地工作。機器一旦可以準確、迅速、有條不紊地工作。機器一旦被啟動，即被啟動，即CPUCPU開始取指令并執(zhí)行指令時，操作開始取指令并執(zhí)行指令時，操作控制器就控制器就利用定時脈沖的順序和不同的脈沖間利用定時脈沖的順序和不同的脈沖間隔隔，有條理、有節(jié)奏地指揮機器的動作，規(guī)定有條理、有節(jié)奏地指揮機器的動作，規(guī)定在這個脈沖到來時做什么，在那個脈沖到來時在這個脈沖到來時做什么，在那

24、個脈沖到來時又做什么，給計算機又做什么，給計算機 各部分提供工作所需的時各部分提供工作所需的時間標志間標志。為此，需要采用多級時序體制。為此，需要采用多級時序體制。從從時間時間上來說，取指令事件發(fā)生在指令周期的上來說，取指令事件發(fā)生在指令周期的第一個第一個CPUCPU周期中，即發(fā)生在周期中，即發(fā)生在“取指令取指令”階段，階段，而取數(shù)據(jù)事件發(fā)生在指令周期的后面幾個而取數(shù)據(jù)事件發(fā)生在指令周期的后面幾個CPUCPU周周期中，即發(fā)生在期中，即發(fā)生在“執(zhí)行指令執(zhí)行指令”階段。階段。從從空間空間上來說，如果取出的代碼是指令，那么上來說，如果取出的代碼是指令，那么一定送往指令寄存器，如果取出的代碼是數(shù)據(jù)一定

25、送往指令寄存器，如果取出的代碼是數(shù)據(jù)，那么一定送往運算器。由此可見，時間控制，那么一定送往運算器。由此可見，時間控制對計算機來說是太重要了。對計算機來說是太重要了。 思考思考 用二進制碼表示的指令和數(shù)據(jù)都放用二進制碼表示的指令和數(shù)據(jù)都放在內(nèi)存里，那么在內(nèi)存里，那么CPUCPU是怎樣識別出它們是是怎樣識別出它們是數(shù)據(jù)還是指令呢數(shù)據(jù)還是指令呢? ?5.3 5.3 時序產(chǎn)生器時序產(chǎn)生器5.3.1 5.3.1 多級時序的概念多級時序的概念 (1)(1)指令周期指令周期: :在時序系統(tǒng)中通常不為指令周期設置時間在時序系統(tǒng)中通常不為指令周期設置時間標志信號標志信號, ,因而也不將其作為時序的一級。因而也不

26、將其作為時序的一級。 (2)(2)機器周期機器周期: :設置一組周期狀態(tài)觸發(fā)器設置一組周期狀態(tài)觸發(fā)器, ,以標志不同的以標志不同的機器周期。任一時刻只允許其中的一個觸發(fā)器為機器周期。任一時刻只允許其中的一個觸發(fā)器為1,1,表表明明CPUCPU當前處在哪個機器周期。當前處在哪個機器周期。 (3)(3)時鐘周期時鐘周期: :一個時鐘周期內(nèi)完成一步基本操作。一個時鐘周期內(nèi)完成一步基本操作。 (4)(4)時鐘脈沖信號時鐘脈沖信號: :作為時序系統(tǒng)的基本定時信號。作為時序系統(tǒng)的基本定時信號。硬布線控制器中硬布線控制器中，時序信號往往采用，時序信號往往采用主狀態(tài)周期主狀態(tài)周期- -節(jié)拍電節(jié)拍電位位- -節(jié)

27、拍脈沖節(jié)拍脈沖三級體制。三級體制。在微程序控制器中在微程序控制器中，時序信號比較簡單，一般采用，時序信號比較簡單，一般采用節(jié)拍節(jié)拍電位電位- -節(jié)拍脈沖節(jié)拍脈沖二級體制。二級體制。一個指令周期一個指令周期機器周期機器周期M1機器周期機器周期M2機器周期機器周期M3時鐘周期時鐘周期T1時鐘周期時鐘周期T2時鐘周期時鐘周期T3時鐘脈沖時鐘脈沖CLK5.3.25.3.2 多級時序信號之間的關系多級時序信號之間的關系: 由于指令周期不作為時序的由于指令周期不作為時序的一級一級,下圖反映了機器周期、時鐘周期、時鐘脈沖三級時序信號的下圖反映了機器周期、時鐘周期、時鐘脈沖三級時序信號的關系。關系。一個時序系

28、統(tǒng)的組成如圖所示一個時序系統(tǒng)的組成如圖所示:脈沖發(fā)生器脈沖發(fā)生器節(jié)拍發(fā)生器節(jié)拍發(fā)生器周期狀態(tài)周期狀態(tài)觸發(fā)器觸發(fā)器脈沖源脈沖源啟動啟動暫停暫停M1M2T1T25.3.3 時序系統(tǒng)的組成時序系統(tǒng)的組成1.脈沖源脈沖源:由由石英晶體震蕩器石英晶體震蕩器及及“與非門與非門”組合的震蕩電路組成組合的震蕩電路組成2.脈沖發(fā)生器脈沖發(fā)生器:通常是一個環(huán)行脈沖發(fā)生器通常是一個環(huán)行脈沖發(fā)生器,采用循環(huán)移位寄存器的形式采用循環(huán)移位寄存器的形式,產(chǎn)產(chǎn)生一組有序的、間隔相等或不等的脈沖序列生一組有序的、間隔相等或不等的脈沖序列3.節(jié)拍發(fā)生器節(jié)拍發(fā)生器:按先后順序按先后順序,循環(huán)地發(fā)出若干時鐘周期信號循環(huán)地發(fā)出若干時鐘

29、周期信號,最后通過譯碼電最后通過譯碼電路路,產(chǎn)生最后所需的節(jié)拍脈沖產(chǎn)生最后所需的節(jié)拍脈沖,通常由計數(shù)譯碼器電路組成。通常由計數(shù)譯碼器電路組成。4.周期狀態(tài)觸發(fā)器周期狀態(tài)觸發(fā)器:產(chǎn)生電路與節(jié)拍發(fā)生器產(chǎn)生電路類似。產(chǎn)生電路與節(jié)拍發(fā)生器產(chǎn)生電路類似。5.啟?？刂七壿媶⑼？刂七壿?控制時鐘系統(tǒng)控制時鐘系統(tǒng),只有當啟動機器運行時只有當啟動機器運行時,才允許發(fā)出所需的才允許發(fā)出所需的時鐘脈沖時鐘脈沖,而且而且,由于機器的啟停是隨機的由于機器的啟停是隨機的,必須考慮發(fā)出的脈沖是必須考慮發(fā)出的脈沖是完整完整的。的。機器周期機器周期時鐘周期時鐘周期時鐘脈沖時鐘脈沖例例:P169某時序產(chǎn)生器的主要邏輯電路如圖所示

30、某時序產(chǎn)生器的主要邏輯電路如圖所示, 為脈沖時鐘源輸出的方波脈為脈沖時鐘源輸出的方波脈沖沖,C1-C4為為D觸發(fā)器觸發(fā)器,T1-T4為四個輸出的節(jié)拍脈沖。為四個輸出的節(jié)拍脈沖。脈沖源脈沖源23QQDCPC4CLRSRT4T1T2T3QQDCP+5VDCPQQC1C2C3QQDCPT1-T4為四個輸出節(jié)拍脈沖為四個輸出節(jié)拍脈沖,其譯碼邏輯表達式為其譯碼邏輯表達式為:T1=C1*C2 T2=C2*C3 T3=C3 T4=C112345678910CPU周期周期CPU周期周期T1T2T3T4C4C1C2C3時時鐘鐘周周期期脈脈沖沖循循環(huán)環(huán)移移位位啟停控制邏輯啟?？刂七壿嫯斢嬎銠C啟動時，一定要從第一個

31、節(jié)拍脈沖前當計算機啟動時，一定要從第一個節(jié)拍脈沖前沿開始工作，而在停機時，一定要在第四個節(jié)沿開始工作，而在停機時，一定要在第四個節(jié)拍脈沖結束后關閉時序產(chǎn)生器。只有這樣，才拍脈沖結束后關閉時序產(chǎn)生器。只有這樣，才能使送出去的脈沖都是完整的的脈沖。能使送出去的脈沖都是完整的的脈沖。=0 =0T4的上沿就是的上沿就是T1的上沿時刻的上沿時刻=1 啟動啟動 =0 停機停機啟?？刂七壿媶⑼？刂七壿?例例:時序產(chǎn)生器需要在一個時序產(chǎn)生器需要在一個CPU周期中產(chǎn)生三個節(jié)拍脈沖信周期中產(chǎn)生三個節(jié)拍脈沖信號號:T1(200ns),T2(400ns),T3(200ns),主脈沖源的頻率為主脈沖源的頻率為5MHZ,

32、請設計時序邏輯電路請設計時序邏輯電路(不考慮啟?？刂撇豢紤]啟停控制)脈沖源脈沖源23QQDCPC4CLRSRT3QQDCP+5VDCPQQC1C2C3QQDCPT1-T3為四個輸出節(jié)拍脈沖為四個輸出節(jié)拍脈沖,其其譯碼邏輯表達式為譯碼邏輯表達式為:T1=C1*C2 T2=C2 T3=T1T2C112345678910CPU周期周期CPU周期周期T1T2T3C4C1C2C3200ns400ns200ns5.3.3 5.3.3 控制器的時序控制方式控制器的時序控制方式1.1.同步控制方式同步控制方式( (集中控制方式集中控制方式):):對機器的所有指令采對機器的所有指令采用統(tǒng)一的時序信號。用相同數(shù)目

33、的機器周期用統(tǒng)一的時序信號。用相同數(shù)目的機器周期, ,相同數(shù)相同數(shù)目的節(jié)拍脈沖來形成每條指令的控制操作序列。目的節(jié)拍脈沖來形成每條指令的控制操作序列。 特點特點: :時序關系簡單時序關系簡單, ,但以犧牲速度為代價。但以犧牲速度為代價。2.2.異步控制方式異步控制方式( (分散控制方式分散控制方式):):每條指令、每個微操每條指令、每個微操作需要多少時間就占用多少時間，不采用統(tǒng)一的周期作需要多少時間就占用多少時間，不采用統(tǒng)一的周期和節(jié)拍，時間上的銜接通過應答方式和節(jié)拍，時間上的銜接通過應答方式( (握手方式握手方式) )實現(xiàn)。實現(xiàn)。 特點特點: :無時間浪費無時間浪費, ,但時序控制比較復雜。

34、但時序控制比較復雜。3.3.聯(lián)合控制方式聯(lián)合控制方式: :是同步控制與異步控制相結合。是同步控制與異步控制相結合。 情況（情況（1 1）大部分操作序列安排在固定的機器周期中，大部分操作序列安排在固定的機器周期中，對某些時間難以確定的操作則以執(zhí)行部件的對某些時間難以確定的操作則以執(zhí)行部件的“回答回答”信號作為本次操作的結束；信號作為本次操作的結束； 情況（情況（2 2）機器周期的節(jié)拍脈沖數(shù)固定，但是各條指機器周期的節(jié)拍脈沖數(shù)固定，但是各條指令周期的機器周期數(shù)不固定。令周期的機器周期數(shù)不固定。5.5 5.5 微程序控制器微程序控制器5.5.1 5.5.1 微程序控制器的組成和基本原理微程序控制器的

35、組成和基本原理指令的執(zhí)行有很強的指令的執(zhí)行有很強的階段性階段性，把控制信號以二進制的編碼，把控制信號以二進制的編碼形式存入存儲器，然后按順序一條一條的讀出，一條一條形式存入存儲器，然后按順序一條一條的讀出，一條一條的控制，最終完成一條指令的執(zhí)行，這就是的控制，最終完成一條指令的執(zhí)行，這就是微程序控制的微程序控制的思想思想。簡單來講就是控制信號的軟件化。簡單來講就是控制信號的軟件化。微程序控制的思想是英國劍橋大學微程序控制的思想是英國劍橋大學WILKES教授教授1951年提年提出的。出的。微程序控制是將程序設計的思想引入硬件邏輯控制，微程序控制是將程序設計的思想引入硬件邏輯控制，把控制信號編碼并

36、有效地存儲起來，將一條指令的執(zhí)行過把控制信號編碼并有效地存儲起來，將一條指令的執(zhí)行過程替換成一條條微指令的讀出和控制過程程替換成一條條微指令的讀出和控制過程，簡化了控制器，簡化了控制器的設計。的設計。缺點：缺點：每一條指令的執(zhí)行意味著若干次存儲器的讀操作，每一條指令的執(zhí)行意味著若干次存儲器的讀操作，使指令的執(zhí)行速度比組合邏輯方式要慢。使指令的執(zhí)行速度比組合邏輯方式要慢。ALU狀態(tài)寄存器狀態(tài)寄存器PSWACPCAR指令譯碼器指令譯碼器操作控制器操作控制器存儲器存儲器數(shù)據(jù)總線數(shù)據(jù)總線OPIR(AR)+1PC ARMREQR/WDBUS ARDBUS PCCDR ACAC DRDR ALUIRDRD

37、R IRIR(AR) DBUS+_DBUS DRDR DBUSCPU結構示意圖結構示意圖ALU DR5.5.25.5.2微程序控制的基本概念微程序控制的基本概念 1.1.微命令與微操作微命令與微操作 微命令微命令: : 構成控制信號序列的構成控制信號序列的最小單位最小單位, ,如如: : PC AR 。 微操作微操作: : 由微命令控制實現(xiàn)的最基本的操作。由微命令控制實現(xiàn)的最基本的操作。 2.2.微指令和微程序微指令和微程序 微指令微指令: :在機器的一個節(jié)拍中在機器的一個節(jié)拍中, ,一組實現(xiàn)一定操作功能的一組實現(xiàn)一定操作功能的微命令微命令, ,或者說或者說, ,控制存儲器中每個單元存放的微命

38、令信息控制存儲器中每個單元存放的微命令信息( (一串一串2 2進制編碼進制編碼) )組成一條微指令。組成一條微指令。 微程序微程序: :由微指令組成的序列稱為微程序由微指令組成的序列稱為微程序, ,一個微程序的一個微程序的功能對應一條機器指令的功能。功能對應一條機器指令的功能。 3. 3.機器指令機器指令: :指提供給使用者編程的基本單位指提供給使用者編程的基本單位,每每一條機器指令可以完成一個獨立的算術運算或邏一條機器指令可以完成一個獨立的算術運算或邏輯運算操作輯運算操作。一條機器指令對應一組微指令組成的微程序一條機器指令對應一組微指令組成的微程序。一條微指令可為多個機器指令服務一條微指令可

39、為多個機器指令服務。 4.4.控制存儲器控制存儲器CM(Control Memory) 用于存放全部指令的所有微程序用于存放全部指令的所有微程序,采用只讀存儲器采用只讀存儲器結構結構(固化固化) ?？刂拼鎯ζ鞯淖珠L等于微指令的長度控制存儲器的字長等于微指令的長度,其總容量決定于所有微程序的總長度其總容量決定于所有微程序的總長度。已知某計算機有已知某計算機有80條指令條指令 ,平均每條指令由平均每條指令由 12條條微指令組成微指令組成,其中有一條取指微指令是所有指令其中有一條取指微指令是所有指令共用的共用的,設微指令長度為設微指令長度為32位位,計算計算CM容量容量。 解解:微指令所占的二進制位

40、數(shù)微指令所占的二進制位數(shù) =(1+80*(12-1)*32=881*32 所以所以,CM容量可選容量可選1K*32(881*32) 例例: P.210第第6題題 5.微指令周期微指令周期:從控制從控制存儲器中讀取一條微指存儲器中讀取一條微指令并執(zhí)行這條微指令所令并執(zhí)行這條微指令所需的時間需的時間,通常通常一個微一個微指令周期與一個指令周期與一個CPU周周期的時間相等期的時間相等。微指令中的微命令可以微指令中的微命令可以用節(jié)拍脈沖來同步定時。用節(jié)拍脈沖來同步定時。有多個同步節(jié)拍脈沖的有多個同步節(jié)拍脈沖的微周期微周期,稱為多周期。稱為多周期。微周期微周期子周期子周期T1T2T3T4多周期節(jié)拍脈沖多

41、周期節(jié)拍脈沖T1T2T3T4T1T2T3T4讀微指令讀微指令執(zhí)行微指令執(zhí)行微指令微指令周期微指令周期CPU周期周期周期之間的關系周期之間的關系指令周期指令周期CPU周期周期微程序的執(zhí)行過程（四個過程）微程序的執(zhí)行過程（四個過程）1、取微指令階段、取微指令階段由于任何指令的執(zhí)行都是從取微指令開始的，由于任何指令的執(zhí)行都是從取微指令開始的，所以是公操作，與所有指令對應的微程序的首所以是公操作，與所有指令對應的微程序的首地址都相同，都是從地址都相同，都是從CM的固定單元取出第一條的固定單元取出第一條用于取指令的微指令。用于取指令的微指令。2、取數(shù)階段、取數(shù)階段根據(jù)尋址方式，確定微程序的流向。根據(jù)尋址

42、方式，確定微程序的流向。3、執(zhí)行階段、執(zhí)行階段根據(jù)操作碼確定各自執(zhí)行階段微程序的入口根據(jù)操作碼確定各自執(zhí)行階段微程序的入口4、微程序的最后一條微指令的次地址字段、微程序的最后一條微指令的次地址字段指向指向CM的取指令單元，又開始了下一段微的取指令單元，又開始了下一段微程序的執(zhí)行。程序的執(zhí)行。 微程序的執(zhí)行過程（四個過程）微程序的執(zhí)行過程（四個過程）5.6 5.6 微程序設計技術微程序設計技術 5.6.1 微命令的編碼方式微命令的編碼方式微命令編碼微命令編碼:對微指令中的操作控制字段采用的對微指令中的操作控制字段采用的 表示方法。表示方法。 1.直接表示法直接表示法(不譯碼法不譯碼法):將微指令

43、操作控制字段的每個將微指令操作控制字段的每個二進制位定義為一個微命令，直接送往相應的控制點。二進制位定義為一個微命令，直接送往相應的控制點。微命令微命令微命令字段微命令字段順序控制字段順序控制字段微指令寄存器微指令寄存器微指令微指令5.6.1 微命令的編碼方式微命令的編碼方式2. 字段直接譯碼法字段直接譯碼法:將微指令的控制字段分為若將微指令的控制字段分為若干小字段干小字段,把把相斥性相斥性微命令組合在同一字段中，微命令組合在同一字段中，而而相容性相容性微命令組合在不同的字段中微命令組合在不同的字段中,然后通過然后通過小組譯碼器對每一個微命令信號進行譯碼。小組譯碼器對每一個微命令信號進行譯碼。

44、譯碼譯碼譯碼譯碼譯碼譯碼微命令微命令微命令微命令微命令微命令微命令字段微命令字段順序控制字段順序控制字段微指令寄存器微指令寄存器3.混合表示法混合表示法:直接表示法和字段直接譯碼法的混合使用。直接表示法和字段直接譯碼法的混合使用。假設假設CPU結構見下頁，以結構見下頁，以ADD I D為例。它由五條微指令解釋執(zhí)行。為例。它由五條微指令解釋執(zhí)行。圖中每個小方框代表一條微指令，圖中每個小方框代表一條微指令，框內(nèi)為該微指令的全部微命令，框框內(nèi)為該微指令的全部微命令，框外右上角標明該微指令在外右上角標明該微指令在控存的地控存的地址址。 微指令格式如下微指令格式如下:ADDR,DBUS ARPC ARR

45、 ， +1DBUS DRDR IRIR(AR) DBUSDBUS ARR,DBUS DRIR12=1IR12=0DR ALU,+000000000100110001010010000011. 1 2 16判別測試字段判別測試字段下址字段下址字段PC ARDBUS DR控制字段控制字段順序控制字段順序控制字段ADD I D ; I=0為直接尋址為直接尋址,即即(AC)+(D) AC; I=1為間接尋址為間接尋址,即即(AC)+(D) AC5.6.2 微程序執(zhí)行順序的控制微程序執(zhí)行順序的控制(微地址產(chǎn)生方式微地址產(chǎn)生方式)方框圖表示機器指令周期方框圖表示機器指令周期ALU狀態(tài)寄存器狀態(tài)寄存器PSW

46、ACPCAR指令譯碼器指令譯碼器操作控制器操作控制器存儲器存儲器數(shù)據(jù)總線數(shù)據(jù)總線OPIR(AR)+1PC ARMREQR/WDBUS ARDBUS PCCDR ACAC DRDR ALUIRDRDR IRIR(AR) DBUS+_DBUS DRDR DBUSCPU結構示意圖結構示意圖ALU AC譯碼器工作原理框圖譯碼器工作原理框圖微地址形成電路微地址形成電路微地址寄存器微地址寄存器AR地址地址譯碼譯碼驅(qū)動驅(qū)動機器指令寄存器機器指令寄存器IR主存儲器器主存儲器器RAM譯譯 碼碼微操作控制字段微操作控制字段順序控制順序控制P字段字段.控制存儲器控制存儲器CM（ROM）微命令寄存器微命令寄存器IR微

47、命令微命令轉(zhuǎn)移地址來源轉(zhuǎn)移地址來源運行狀態(tài)運行狀態(tài)PSW指令操作碼指令操作碼R1.計數(shù)器方式計數(shù)器方式:順序執(zhí)行微指令時順序執(zhí)行微指令時,后續(xù)微指令后續(xù)微指令地址由現(xiàn)行微指令地址加一個增量地址由現(xiàn)行微指令地址加一個增量(通常為通常為1)而形成而形成;遇到轉(zhuǎn)移時遇到轉(zhuǎn)移時,由由轉(zhuǎn)移微指令轉(zhuǎn)移微指令給出轉(zhuǎn)移微給出轉(zhuǎn)移微地址使微地址按新的方式執(zhí)行。故：地址使微地址按新的方式執(zhí)行。故：順序執(zhí)順序執(zhí)行的微指令序列必須安排在控制存儲器的連行的微指令序列必須安排在控制存儲器的連續(xù)的單元中續(xù)的單元中。轉(zhuǎn)移微指令的一般格式簡化如下轉(zhuǎn)移微指令的一般格式簡化如下: 操作碼操作碼 轉(zhuǎn)移地址轉(zhuǎn)移地址轉(zhuǎn)移控制轉(zhuǎn)移控制5.

48、6.2 微程序執(zhí)行順序的控制微程序執(zhí)行順序的控制(微地址產(chǎn)生方式微地址產(chǎn)生方式)PC ARR,+1DBUS DRDR IRT=1000011P1=1(IR15IR14IR13=000)CCLA000011IR(AR) DBUSDBUS AR001011ADDT=1 001110 P2=1R,DBUS ARR,DBUS DRDR ALU, +T=1 000000 P1=0 P2=0001100IR12=1001110IR12=0001111010000010001IR(AR) DBUSDBUS ART=1 010110 P2=1R,DBUS ARAC DRDR DBUSW T=1 000000

49、P1=0 P2=0010011STA010100IR12=1010110010111011000LDAJMP地址轉(zhuǎn)移邏輯表達式為地址轉(zhuǎn)移邏輯表達式為:PC5=IR15 P1 T2 PC4=IR14 P1 T2 PC3=IR13 P1 T2 PC0=IR12 P2 T200000000000100001000000000T=1000100( 001 )( 010 )( 011 )( 100 )IR12=0微程序設計微程序設計IR(AR) DBUS DBUS ARR,DBUS DR DR ACT=1 011110 P2=1IR12=1R,DBUS ARIR12=0T=1 000000 P1=0 P

50、2=0011011011100011110011111100000100001轉(zhuǎn)移微指令，地址為轉(zhuǎn)移微指令，地址為6位。圖中有位。圖中有兩種轉(zhuǎn)移情兩種轉(zhuǎn)移情況況，用，用P1、P2來控制，來控制， 轉(zhuǎn)移微指令格式為：轉(zhuǎn)移微指令格式為：轉(zhuǎn)移微指令標志轉(zhuǎn)移微指令標志T轉(zhuǎn)移地址（轉(zhuǎn)移地址（A5A4A3A2A1A0）轉(zhuǎn)移控制轉(zhuǎn)移控制P1 P2轉(zhuǎn)移地址修改方案為轉(zhuǎn)移地址修改方案為: PC5 PC4 PC3 PC2 PC1 PC0PC5 PC4 PC3 PC2 PC1 PC0IR15IR14IR13IR12P1=1 P2=1計數(shù)器法的微程序控制器組成如下計數(shù)器法的微程序控制器組成如下:IR 指令寄存器指令寄

51、存器微地址轉(zhuǎn)移邏輯微地址轉(zhuǎn)移邏輯微程序計數(shù)器微程序計數(shù)器PCCM微指令寄存器微指令寄存器IRIR T P1 P2 T P1 P2時序時序微指令譯碼器微指令譯碼器IR15 IR14 IR13 IR12PC5 PC4 PC3PC ARAC DR微操作命令微操作命令P2P1P1P2T1T2說明說明:當當T=0時時,微指令寄存器微指令寄存器IRIR輸出微操作命令輸出微操作命令; ;當當T=1T=1時時, ,微指令寄存器微指令寄存器IRIR輸出微轉(zhuǎn)輸出微轉(zhuǎn)移指令移指令。T1和和T2用于定時一條微指令中的微命令用于定時一條微指令中的微命令;另外另外,T1=1時時,將轉(zhuǎn)移地址送至將轉(zhuǎn)移地址送至PC,PC,T

52、2=1時時,如果如果P1+P2=1,則修改則修改PCPCT2T2PC02.多路轉(zhuǎn)移方式多路轉(zhuǎn)移方式(下址字段法下址字段法/斷定法斷定法):當微程序不產(chǎn)生分支時當微程序不產(chǎn)生分支時,后續(xù)微指令地后續(xù)微指令地址由微指令的順序字段給出址由微指令的順序字段給出;否則有若干個后續(xù)地址可以選擇否則有若干個后續(xù)地址可以選擇,此時必須由順序此時必須由順序控制字段的控制字段的“判別測試判別測試”和和“狀態(tài)條件狀態(tài)條件”信息來選擇其中一個微地址。沒有信息來選擇其中一個微地址。沒有轉(zhuǎn)移指令。轉(zhuǎn)移指令。微指令格式如下微指令格式如下:其微程序組成原理圖如下其微程序組成原理圖如下:微命令字段微命令字段判別測試字段判別測試

53、字段(P字段字段)下地址字段下地址字段操作控制操作控制順序控制順序控制控制存儲器控制存儲器地址譯碼地址譯碼微地址寄存器微地址寄存器地址轉(zhuǎn)移地址轉(zhuǎn)移邏輯邏輯P字段字段控制字段控制字段OPIR狀態(tài)條件狀態(tài)條件其中其中:微地址寄存器對應下地址字段微地址寄存器對應下地址字段,P字段即為判別測試字段字段即為判別測試字段,控制字段即控制字段即為微命令字段為微命令字段,后兩部分組成微指令字段。后兩部分組成微指令字段。例例:已知已知MOV,ADD,COM,ADT四條指令微程序流程圖如下所示四條指令微程序流程圖如下所示:0000RS RDRS RDR2+R1 R2R2+R3 R2R2-R3 R2P(1)P(2)

54、RS+RDRDMOVADDCOMADT1000000010010000101010111111000001000000Ci=1Ci=0 (1) P(1)的條件碼是指令寄存器的的條件碼是指令寄存器的OP字段字段,即即IR7和和IR6, P(2)的條件碼是進位寄存器的條件碼是進位寄存器Ci,請設計出微程序控制器地址轉(zhuǎn)移邏輯圖。請設計出微程序控制器地址轉(zhuǎn)移邏輯圖。 (2)現(xiàn)設定控制存儲器現(xiàn)設定控制存儲器EPROM容量為容量為16個個單元單元,其字長符合微指令格式要求。請給出其字長符合微指令格式要求。請給出微程序流程圖中每條微指令的當前微地址微程序流程圖中每條微指令的當前微地址與下一微地址。與下一微地

55、址。100010000000取指令取指令1111下地址下地址當前微指令地址當前微指令地址 解解: (1)從流程圖可以看出從流程圖可以看出,P(1)處微程序出現(xiàn)四個分支處微程序出現(xiàn)四個分支,對應四個微地址對應四個微地址,因此用因此用OP碼修改微地址寄存器的最后兩個觸發(fā)器即可碼修改微地址寄存器的最后兩個觸發(fā)器即可;在在P(2)處微程序出現(xiàn)處微程序出現(xiàn)2路分支路分支,對對應兩個微地址。轉(zhuǎn)移邏輯表達式如下應兩個微地址。轉(zhuǎn)移邏輯表達式如下: A0=P1A0=P1* *T4T4* *IR6IR6A1=P1A1=P1* *T4T4* *IR7IR7A2=P2A2=P2* *T4T4* *CiCi 微地址轉(zhuǎn)移

56、邏輯電路如下微地址轉(zhuǎn)移邏輯電路如下: :QDQA3QQDA2QQA1QQA0T1CM3CM2CM1CM0T4P2CiP1IR7P1IR6S控制存儲器控制存儲器CM中取中取出的微指令中包含的出的微指令中包含的的下一條微指令地址的下一條微指令地址1 10 00 00 0初值初值解解: :因為因為EPROMEPROM容量為容量為1616單元單元, ,微地址寄存器微地址寄存器4 4位即可位即可, ,設為設為A3 - A0A3 - A0, ,七條微指令地址分配如下表所示七條微指令地址分配如下表所示: :微指令序號微指令序號當前微地址當前微地址下一微地址下一微地址1 12 23 34 4 5 5 6 6

57、7 700000000100010001001100110101010 101110111111111101000100100010000000000000000000000000001111111100000000000000005.6.3 5.6.3 微指令格式微指令格式 1.1.水平型微指令水平型微指令: :在一個在一個CPUCPU周期周期( (即微周期即微周期) )內(nèi)同時給出多個能內(nèi)同時給出多個能并行操作并行操作的微的微命令的微指令命令的微指令, ,均稱為水平型微指令。均稱為水平型微指令。 其格式為其格式為: :操作控制字段操作控制字段判別測試字段判別測試字段下址字段下址字段提供微命令

58、提供微命令提供下一條微指令的地址提供下一條微指令的地址2.2.垂直型微指令垂直型微指令: :采用采用完全編碼完全編碼方法方法, ,將全部微命令代碼化。將全部微命令代碼化。 其格式為其格式為: :微操作碼字段微操作碼字段源部件地址字段源部件地址字段 目的部件地址字段目的部件地址字段 下址字段下址字段水平型微指令與垂直型微指令的比較水平型微指令與垂直型微指令的比較: : * *水平型微指令并行操作能力強水平型微指令并行操作能力強 * *水平型微指令執(zhí)行一條指令的時間短：水平型微指令執(zhí)行一條指令的時間短：垂直型微指令要譯碼垂直型微指令要譯碼 * *由水平型微指令解釋指令的微程序由水平型微指令解釋指令

59、的微程序, , 微指令字較長微指令字較長, ,微程序短微程序短 * *水平型微指令用戶難以掌握水平型微指令用戶難以掌握例例:(P210.11):(P210.11)已知某機采用微程序控制方式已知某機采用微程序控制方式, ,控存容量為控存容量為512512* *4848位。位。微程序可在整個控存中實現(xiàn)轉(zhuǎn)移微程序可在整個控存中實現(xiàn)轉(zhuǎn)移, ,控制微程序轉(zhuǎn)移的條件共有控制微程序轉(zhuǎn)移的條件共有4 4個個, ,微指令采用水平型微指令微指令采用水平型微指令, ,后繼微指令地址采用斷定方式后繼微指令地址采用斷定方式( (多路轉(zhuǎn)移多路轉(zhuǎn)移方式方式) )。請問。請問: : (1) (1)微指令的三個字段分別應為多少

60、位微指令的三個字段分別應為多少位? ? (2) (2)畫出對應這種微指令格式的微程序控制器邏輯。畫出對應這種微指令格式的微程序控制器邏輯。 解解: :微指令格式為微指令格式為: : 微命令字段微命令字段判別測試字段判別測試字段下地址字段下地址字段操作控制操作控制順序控制順序控制假設假設判別測試字段判別測試字段中每一位作為一個判別標志中每一位作為一個判別標志, ,那末由于有那末由于有4 4個個轉(zhuǎn)移條件轉(zhuǎn)移條件, ,故該字段為故該字段為4 4位。因為控存容量為位。因為控存容量為512512單元單元, ,所以所以下地下地址字段址字段為為9 9位位 。微命令字段微命令字段則是則是(48-4-9)=35