嵌入式系統(tǒng)設(shè)計(jì)智慧樹知到期末考試答案2024年

嵌入式系統(tǒng)設(shè)計(jì)智慧樹知到期末考試答案2024年嵌入式系統(tǒng)設(shè)計(jì)需求分析階段的任務(wù)不應(yīng)該包括（）

A:確定功能與性能要求B:可靠性與安全性要求C:問題分析D:程序的設(shè)計(jì)答案:程序的設(shè)計(jì)在系統(tǒng)層的性能分析中，常常會(huì)考慮帶寬，在分析CPU、內(nèi)存和（）時(shí)考慮。

A:總線B:時(shí)鐘頻率C:I/O設(shè)備D:定時(shí)器答案:總線常用的總線包括地址總線、數(shù)據(jù)總線、時(shí)鐘和（）

A:控制總線B:就緒總線C:信號(hào)量D:轉(zhuǎn)換總線答案:控制總線下列操作，哪個(gè)是功耗最大的（）

A:執(zhí)行操作數(shù)是立即數(shù)的指令B:執(zhí)行操作數(shù)在寄存器的指令C:執(zhí)行操作數(shù)在內(nèi)存中的指令D:執(zhí)行操作數(shù)在Cache中的指令答案:執(zhí)行操作數(shù)在內(nèi)存中的指令下面關(guān)于DMA方式的描述，不正確的是（）。

A:DMA方式在外設(shè)與內(nèi)存進(jìn)行數(shù)據(jù)傳輸時(shí)不需要CPU干預(yù)B:采用DMA方式進(jìn)行數(shù)據(jù)傳輸時(shí)，首先需要進(jìn)行現(xiàn)場(chǎng)保護(hù)C:DMA方式執(zhí)行I/O交換要有專門的硬件電路D:DMA方式使外設(shè)接口可直接與內(nèi)存進(jìn)行高速的數(shù)據(jù)傳輸答案:采用DMA方式進(jìn)行數(shù)據(jù)傳輸時(shí)，首先需要進(jìn)行現(xiàn)場(chǎng)保護(hù)在嵌入式系統(tǒng)中，性能意味著（）。

A:CPU平均分配執(zhí)行時(shí)間給每個(gè)進(jìn)程B:滿足任務(wù)的最后時(shí)限C:每個(gè)任務(wù)都可以在CPU上執(zhí)行D:各個(gè)進(jìn)程的執(zhí)行時(shí)間均衡答案:滿足任務(wù)的最后時(shí)限在嵌入式軟件設(shè)計(jì)當(dāng)中，通常采用（）方式開發(fā)軟件。

A:直接開發(fā)板軟件設(shè)計(jì)方法B:運(yùn)行在PC機(jī)上設(shè)計(jì)方法C:仿真器設(shè)計(jì)方法D:宿主/目標(biāo)機(jī)的設(shè)計(jì)方法答案:宿主/目標(biāo)機(jī)的設(shè)計(jì)方法ARMCortexM4支持Thumb-2技術(shù)，Thumb-2是指（）位指令。

A:16位B:8位C:64位D:32位答案:32位關(guān)于匯編語言，對(duì)于偽指令的描述下面哪個(gè)不對(duì)（）。

A:定義常數(shù)B:直接一一對(duì)應(yīng)機(jī)器指令C:保存存儲(chǔ)的指令D:定義目前地址答案:直接一一對(duì)應(yīng)機(jī)器指令看門狗不是（）.

A:被系統(tǒng)定時(shí)復(fù)位B:I/O設(shè)備C:計(jì)時(shí)器D:計(jì)數(shù)器答案:計(jì)數(shù)器軟件需求分析階段的任務(wù)不應(yīng)該包括（）

A:結(jié)構(gòu)化程序設(shè)計(jì)B:可靠性與安全性要求C:確定功能與性能要求D:問題分析答案:結(jié)構(gòu)化程序設(shè)計(jì)在內(nèi)存訪問中，當(dāng)一個(gè)24位數(shù)據(jù)需要存儲(chǔ)到32位的存儲(chǔ)器單元中，可以（）存儲(chǔ)。

A:一個(gè)32位存儲(chǔ)單元存儲(chǔ)一個(gè)數(shù)據(jù)B:把數(shù)據(jù)類型修改成32位，然后存儲(chǔ)在存儲(chǔ)單元中C:將數(shù)據(jù)分成3部分，每一部分8位，分別存儲(chǔ)到三個(gè)存儲(chǔ)單元D:將存儲(chǔ)器換成24位的，然后存儲(chǔ)答案:一個(gè)32位存儲(chǔ)單元存儲(chǔ)一個(gè)數(shù)據(jù)進(jìn)程間發(fā)送消息可以是（）

A:阻塞和非阻塞B:P操作和V操作C:鏈表和隊(duì)列D:共享內(nèi)存和消息傳遞答案:阻塞和非阻塞CortexM4有（）個(gè)狀態(tài)寄存器，即可組合在一起使用，也可分開使用。

A:5個(gè)B:4個(gè)C:2個(gè)D:3個(gè)答案:3個(gè)在DMA訪問中，需要把總線的控制交給（）。

A:總線控制單元B:總線C:CPUD:DMA控制單元答案:DMA控制單元進(jìn)程是程序的一次執(zhí)行，它的狀態(tài)包括內(nèi)存的值和（）的值。

A:寄存器的值B:I/O設(shè)備寄存器的值C:總線的主控器D:Cache答案:寄存器的值一個(gè)嵌入式系統(tǒng)的軟件設(shè)計(jì)通常使用（）種語言進(jìn)行開發(fā)

A:C語言B:匯編語言C:C++語言D:匯編語言和高級(jí)語言答案:匯編語言和高級(jí)語言下面哪個(gè)是ARM匯編指令的條件碼。

A:BB:ADDC:EQD:LDR答案:EQ進(jìn)程間完成信息交換有（）兩個(gè)途徑。

A:共享存儲(chǔ)區(qū)和消息傳遞B:開/關(guān)中斷和信息郵箱C:郵箱機(jī)制和數(shù)據(jù)共享機(jī)制D:非占先式內(nèi)核和占先式內(nèi)核機(jī)制答案:共享存儲(chǔ)區(qū)和消息傳遞硬件設(shè)計(jì)從完全現(xiàn)成的方案到高度定制的設(shè)計(jì)，硬件平臺(tái)的設(shè)計(jì)復(fù)雜性差異很大。在自己設(shè)計(jì)硬件時(shí)，可以使用PLD、ASIC或者（）。

A:VHDLB:網(wǎng)表C:VerilogD:FPGA答案:FPGA若每一條指令都可以分解為取指、分析和執(zhí)行三步。已知取指時(shí)間t取指＝4△t，分析時(shí)間t分析＝3△t，執(zhí)行時(shí)間t執(zhí)行＝5△t。如果按照流水線方式執(zhí)行，執(zhí)行完100條指令需要（）△t。

A:508B:510C:507D:504答案:507下列哪個(gè)方式是I/O訪問的方式

A:忙等I/O方式B:寫寄存器C:讀寄存器D:CPU讀寫存儲(chǔ)器內(nèi)容答案:忙等I/O方式在ARM的編程模式中，程序計(jì)數(shù)器PC被保存在（）中。

A:r13B:r14C:r15D:r0答案:r15在編譯過程中，對(duì)表達(dá)式a*2,可以優(yōu)化成（）。

A:2*aB:a>>1C:a<<1D:a+a答案:a1嵌入式系統(tǒng)應(yīng)用軟件一般在宿主機(jī)上開發(fā)，在目標(biāo)機(jī)上運(yùn)行，因此需要一個(gè)（）環(huán)境。

A:交互平臺(tái)B:交互操作系統(tǒng)C:分布式計(jì)算D:交叉編譯答案:交叉編譯計(jì)算平臺(tái)包括微處理器、I/O設(shè)備和存儲(chǔ)器，通過（）把它們連接起來。

A:DMAB:郵箱C:通訊協(xié)議D:總線答案:總線在嵌入式軟件組件中，循環(huán)緩沖區(qū)通常用（）數(shù)據(jù)結(jié)構(gòu)表示。

A:數(shù)組B:圖結(jié)構(gòu)C:樹結(jié)構(gòu)D:鏈表答案:數(shù)組CPU哪些寄存器通常對(duì)用戶不可見的（）

A:狀態(tài)寄存器B:通用寄存器C:IRD:PC答案:IR關(guān)于匯編語言，下面描述不正確的是（）。

A:用匯編語言編寫的程序稱為匯編語言源程序B:匯編程序是把匯編語言源程序翻譯成機(jī)器語言目標(biāo)程序的一種系統(tǒng)軟件C:將匯編語言源程序轉(zhuǎn)換成目標(biāo)程序的過程稱為鏈接過程D:用匯編語言寫成的語句，必須按照嚴(yán)格的語法規(guī)則答案:將匯編語言源程序轉(zhuǎn)換成目標(biāo)程序的過程稱為鏈接過程在程序級(jí)功耗分析中，（）分析時(shí)最能改善程序的功耗

A:算術(shù)計(jì)算的指令B:內(nèi)存訪問的設(shè)計(jì)C:循環(huán)D:分支語句答案:內(nèi)存訪問的設(shè)計(jì)在ARM內(nèi)存管理中，通常頁的大小為（）

A:4kbB:8kbC:16kbD:32kb答案:4kb嵌入式計(jì)算機(jī)基本架構(gòu)包括CPU、IO和（）

A:cacheB:仿真器C:存儲(chǔ)器D:模擬信號(hào)答案:存儲(chǔ)器下列哪些情況可能減少功耗（）

A:降低電壓B:在高頻率下使用C:泄漏D:切換答案:降低電壓CPU能夠與下列哪個(gè)操作并行？

A:多條指令在CPU并行執(zhí)行B:中斷服務(wù)子例程與CPU運(yùn)行的任務(wù)C:CPU任務(wù)的執(zhí)行與CPU對(duì)存儲(chǔ)器的訪問D:CPU計(jì)算與I/O設(shè)備操作答案:CPU計(jì)算與I/O設(shè)備操作嵌入式系統(tǒng)的實(shí)時(shí)性可分為軟實(shí)時(shí)和（）

A:截止時(shí)限B:周期C:軟實(shí)時(shí)D:硬實(shí)時(shí)答案:硬實(shí)時(shí)I/O編程有2種方式：特殊指令和內(nèi)存映射，其中ARM采用的是（）

A:特殊指令和內(nèi)存映射B:通用指令C:特殊指令D:內(nèi)存映射答案:內(nèi)存映射下流哪種方式更適合流水線處理器高效執(zhí)行？（）

A:CISCB:RISCC:超長(zhǎng)指令D:超標(biāo)量答案:RISC邏輯分析器通常有2種工作模式：狀態(tài)模式和（）。

A:工作模式B:空閑模式C:定時(shí)模式D:自帶模式答案:定時(shí)模式ARMv7CortexM4指令支持（）。

A:只支持32位的arm指令B:ARM、thumb指令C:只支持16位的thumb指令D:支持thumb-1和thumb-2指令集答案:支持thumb-1和thumb-2指令集下面關(guān)于DMA方式的描述，不正確的是（）。

A:DMA方式使外設(shè)接口可直接與內(nèi)存進(jìn)行高速的數(shù)據(jù)傳輸B:采用DMA方式進(jìn)行數(shù)據(jù)傳輸時(shí)，首先需要進(jìn)行現(xiàn)場(chǎng)保護(hù)C:DMA方式執(zhí)行I/O交換要有專門的硬件電路D:DMA方式在外設(shè)與內(nèi)存進(jìn)行數(shù)據(jù)傳輸時(shí)不需要CPU干預(yù)答案:采用DMA方式進(jìn)行數(shù)據(jù)傳輸時(shí)，首先需要進(jìn)行現(xiàn)場(chǎng)保護(hù)下列方法中，不能完成Cache的優(yōu)化（）。

A:簡(jiǎn)化條件判斷B:數(shù)據(jù)填充C:改變數(shù)組的訪問順序D:循環(huán)嵌套優(yōu)化答案:簡(jiǎn)化條件判斷流水線能夠（）指令的延時(shí)。

A:減少B:不變C:增加D:不確定答案:不變循環(huán)緩沖區(qū)常應(yīng)用于（）中

A:數(shù)字計(jì)算B:數(shù)字信號(hào)處理C:響應(yīng)系統(tǒng)D:并發(fā)系統(tǒng)答案:數(shù)字信號(hào)處理初始化后，總線的主控制器是（）。

A:CPUB:DMA控制單元C:總線D:總線控制單元答案:CPU中斷向量表通常存儲(chǔ)的是（）

A:中斷的優(yōu)先級(jí)B:中斷服務(wù)子例程C:中斷服務(wù)子例程入口D:中斷優(yōu)先級(jí)存儲(chǔ)地址答案:中斷服務(wù)子例程入口在操作系統(tǒng)中，運(yùn)用信號(hào)量完成資源的共享，對(duì)信號(hào)量?jī)H能操作的兩種原語是（）。

A:輸入操作、輸出操作B:存操作、取操作C:讀操作、寫操作D:P操作、V操作答案:P操作、V操作在操作系統(tǒng)中，除賦初值外，對(duì)信號(hào)量?jī)H能操作的兩種原語是（）。

A:P操作、V操作B:輸入操作、輸出操作C:存操作、取操作D:讀操作、寫操作答案:P操作、V操作在高級(jí)語言被翻譯成可執(zhí)行代碼時(shí)，通常先轉(zhuǎn)換成（），然后在此基礎(chǔ)上翻譯成機(jī)器指令。

A:中間格式B:二進(jìn)制代碼C:另一種高級(jí)語言D:匯編代碼答案:中間格式在GPS系統(tǒng)集成后的錯(cuò)誤很難發(fā)現(xiàn)，是由于（）。

A:調(diào)試工具少B:系統(tǒng)龐大C:無顯示設(shè)備D:外部環(huán)境很難確定答案:調(diào)試工具少數(shù)據(jù)的傳輸主要在哪些部件之間傳輸（）

A:存儲(chǔ)器與存儲(chǔ)器之間B:CPU與I/O設(shè)備之間C:存儲(chǔ)器與I/O設(shè)備之間D:CPU與存儲(chǔ)器之間答案:CPU與I/O設(shè)備之間###CPU與存儲(chǔ)器之間###存儲(chǔ)器與I/O設(shè)備之間###存儲(chǔ)器與存儲(chǔ)器之間對(duì)于嵌入式系統(tǒng)的性能分析，通常在下列哪些不同的抽象層次上？（）

A:平臺(tái)層B:程序?qū)覥:硬件層D:CPU答案:CPU###平臺(tái)層###程序?qū)忧度胧綄?shí)時(shí)操作系統(tǒng)常用的調(diào)度方法有（）

A:EDFB:時(shí)間片調(diào)度算法C:RMSD:輪詢答案:RMS###EDF###輪詢?cè)谙到y(tǒng)體系結(jié)構(gòu)的設(shè)計(jì)中，通常要考慮哪些元件（）

A:通訊協(xié)議B:存儲(chǔ)器C:CPUD:總線答案:CPU###存儲(chǔ)器###總線在CortexM4匯編指令集中，下面哪條（些）指令完成將內(nèi)存數(shù)據(jù)取到寄存器中？（）

A:STRB:LDRC:STMIAD:LDMIA答案:LDMIA###LDR影響CPU性能的的因素有：（）

A:pipelineB:內(nèi)存訪問時(shí)間C:周期時(shí)間D:Cache訪問時(shí)間答案:周期時(shí)間###內(nèi)存訪問時(shí)間###Cache訪問時(shí)間###pipeline需求主要包括（）

A:非功能需求B:功耗需求C:功能需求D:性能需求答案:功能需求###非功能需求I/O操作的方式有忙等方式、（）。

A:特殊指令方法B:DMA方式C:中斷驅(qū)動(dòng)方式D:I/O通道方式答案:中斷驅(qū)動(dòng)方式###DMA方式###I/O通道方式電源管理特征有：（）

A:時(shí)間電源管理特征B:動(dòng)態(tài)電源管理特征C:靜態(tài)電源管理特征D:隨機(jī)電源管理特征答案:靜態(tài)電源管理特征###動(dòng)態(tài)電源管理特征在系統(tǒng)體系結(jié)構(gòu)的設(shè)計(jì)中，通常要考慮哪些元件（）

A:通訊協(xié)議B:存儲(chǔ)器C:CPUD:總線答案:CPU###存儲(chǔ)器###總線CPS的3C是指（）

A:ComputingB:ConnectingC:CommunicationD:Control答案:Computing###Control###Communication在規(guī)格設(shè)計(jì)中，輸入/輸出包括哪些信息？

A:實(shí)時(shí)性B:功能C:數(shù)據(jù)特性D:設(shè)備類型E:數(shù)據(jù)類型答案:數(shù)據(jù)類型###數(shù)據(jù)特性###設(shè)備類型###功能在選擇哪個(gè)cache單元的內(nèi)容被淘汰，騰出空間存儲(chǔ)新內(nèi)存的內(nèi)容時(shí)，通常有（）策略

A:隨機(jī)替換B:最近最少使用C:替換函數(shù)D:低地址替換答案:隨機(jī)替換###最近最少使用嵌入式系統(tǒng)的實(shí)時(shí)性有哪些類型？

A:軟實(shí)時(shí)B:硬實(shí)時(shí)答案:軟實(shí)時(shí)###硬實(shí)時(shí)Cache的作用是（）

A:提高內(nèi)存性能B:減少內(nèi)存的平均訪問時(shí)間C:減少內(nèi)存訪問次數(shù)D:擴(kuò)展內(nèi)存答案:擴(kuò)展內(nèi)存;減少內(nèi)存訪問次數(shù);減少內(nèi)存的平均訪問時(shí)間有（）機(jī)制允許中斷處理更多的設(shè)備。

A:優(yōu)先級(jí)B:軟中斷C:外部中斷D:向量答案:優(yōu)先級(jí)###向量影響CPU性能的的因素有（）

A:內(nèi)存訪問時(shí)間B:流水線C:Cache訪問時(shí)間D:周期時(shí)間答案:周期時(shí)間;內(nèi)存訪問時(shí)間;Cache訪問時(shí)間;流水線I/O設(shè)備與CPU的接口是一組寄存器，分為（）

A:狀態(tài)寄存器B:控制寄存器C:代碼寄存器D:數(shù)據(jù)寄存器答案:狀態(tài)寄存器I/O編程支持哪些形式？

A:內(nèi)存映射B:特殊的I/O指令C:DMAD:偽指令答案:內(nèi)存映射###特殊的I/O指令RISC指令集與CISC相比，它的特點(diǎn)是（）。

A:指令長(zhǎng)度固定B:采用流水線技術(shù)C:尋址方式相對(duì)較少D:存儲(chǔ)器訪問只能通過專用的指令訪問答案:指令長(zhǎng)度固定###存儲(chǔ)器訪問只能通過專用的指令訪問###尋址方式相對(duì)較少###采用流水線技術(shù)英文縮寫VLSI的英文全稱為VeryLargeScaleIntegrationCircuit

A:對(duì)B:錯(cuò)答案:對(duì)黑盒測(cè)試就是指功能測(cè)試。

A:對(duì)B:錯(cuò)答案:錯(cuò)由于寫操作，造成Cache與內(nèi)存內(nèi)容的不一致，所以只能在每次有寫操作時(shí)，同時(shí)寫Cache和內(nèi)存

A:對(duì)B:錯(cuò)答案:錯(cuò)對(duì)于共享內(nèi)存，2個(gè)進(jìn)程同時(shí)寫數(shù)據(jù)沒問題，但同時(shí)讀數(shù)據(jù)會(huì)出現(xiàn)問題。

A:對(duì)B:錯(cuò)答案:錯(cuò)在編譯過程中，將其翻譯成機(jī)器指令，有時(shí)會(huì)有幾種可能的翻譯，需要從中選擇合適的指令來翻譯

A:對(duì)B:錯(cuò)答案:對(duì)一個(gè)嵌入式軟件的創(chuàng)建過程從用高級(jí)語言編寫代碼，然后編譯，形成匯編代碼，通過匯編程序形成目標(biāo)代碼，然后連接器形成可執(zhí)行的二進(jìn)制代碼，最后裝載到目標(biāo)機(jī)上運(yùn)行

A:錯(cuò)B:對(duì)答案:對(duì)在CortexM4中，寄存器R15是連接寄存器；

A:錯(cuò)B:對(duì)答案:錯(cuò)循環(huán)緩沖區(qū)通常用于處理不按規(guī)律到達(dá)的數(shù)據(jù)流

A:對(duì)B:錯(cuò)答案:錯(cuò)考慮嵌入式系統(tǒng)設(shè)計(jì)的困難主要來自于測(cè)試的復(fù)雜性

A:對(duì)B:錯(cuò)答案:對(duì)硬實(shí)時(shí)嵌入式操作系統(tǒng)若時(shí)間不滿足，則會(huì)導(dǎo)致性能的下降。

A:對(duì)B:錯(cuò)答案:錯(cuò)由工作集過大造成的高速緩存未命中叫做容量未命中。

A:對(duì)B:錯(cuò)答案:對(duì)CortexM4的程序狀態(tài)寄存器的bit27-31保持當(dāng)前指令運(yùn)算結(jié)果狀態(tài)，其中N表示是否為負(fù)數(shù)，Z表示是否為零；

A:錯(cuò)B:對(duì)答案:對(duì)由于無法預(yù)知數(shù)據(jù)到達(dá)與離開的時(shí)間，因此可以利用彈性緩沖區(qū)來存儲(chǔ)數(shù)據(jù)。

A:對(duì)B:錯(cuò)答案:對(duì)在嵌入式實(shí)時(shí)操作系統(tǒng)中，為了滿足實(shí)時(shí)性的要求，通常會(huì)有一個(gè)定時(shí)器中斷

A:對(duì)B:錯(cuò)答案:對(duì)裝載是指將代碼塊加載到內(nèi)存的相對(duì)地址中。

A:對(duì)B:錯(cuò)答案:錯(cuò)ARMCortexM4支持混合指令集，融合了16位和32位指令

A:對(duì)B:錯(cuò)答案:對(duì)在將數(shù)據(jù)從內(nèi)存移到CPU執(zhí)行時(shí)，只需要考慮數(shù)據(jù)從總線移到Cache的性能。

A:對(duì)B:錯(cuò)答案:錯(cuò)JTAG標(biāo)準(zhǔn)可用于芯片內(nèi)部測(cè)試。

A:錯(cuò)B:對(duì)答案:錯(cuò)ARM處理器中，程序狀態(tài)寄存器PSR無法存儲(chǔ)諸如是否為零等的條件。

A:錯(cuò)B:對(duì)答案:錯(cuò)CortexM4是面向低成本應(yīng)用提供優(yōu)化的一款芯片。

A:對(duì)B:錯(cuò)答案:對(duì)ARMv7CortexM4匯編指令（非偽指令）是一條匯編指令對(duì)應(yīng)一條機(jī)器指令

A:對(duì)B:錯(cuò)答案:對(duì)在嵌入式系統(tǒng)的存儲(chǔ)結(jié)構(gòu)中，存取速度最快的是寄存器組。

A:錯(cuò)B:對(duì)答案:對(duì)異常是內(nèi)部檢查到的錯(cuò)誤，可預(yù)料，一旦出現(xiàn)，通過中斷向量表查到異常服務(wù)子例程進(jìn)行處理。

A:對(duì)B:錯(cuò)答案:錯(cuò)循環(huán)展開和循環(huán)折疊不改變被訪問的數(shù)組元素的次序。

A:對(duì)B:錯(cuò)答案:錯(cuò)在Cortex-M4中PSR的條件碼有4個(gè)：N，Z，C和V

A:錯(cuò)B:對(duì)答案:錯(cuò)在總線協(xié)議中最常用的協(xié)議是四握手協(xié)議。

A:錯(cuò)B:對(duì)答案:對(duì)ARMCortexM4是五級(jí)流水。

A:錯(cuò)B:對(duì)答案:錯(cuò)ARM9是三級(jí)流水；

A:對(duì)B:錯(cuò)答案:錯(cuò)在嵌入式系統(tǒng)中，通常都是單速率計(jì)算

A:錯(cuò)B:對(duì)答案:錯(cuò)匯編指令通常與機(jī)器指令是一條匯編指令翻譯成多條機(jī)器指令關(guān)系。

A:錯(cuò)B:對(duì)答案:錯(cuò)STM32F103系列芯片中，AHB、APB1和APB2分別支持的最高頻率為（）

A:32MHz18MHz18MHzB:72MHz72MHz36MHzC:32MHz32MHz18MHzD:72MHz36MHz72MHz答案:72MHz36MHz72MHz（）寄存器的目的就是用來允許對(duì)GPIO寄存器進(jìn)行原子的讀/修改操作

A:GPIOX_IDR和GPIOX_ODRB:GPIOX_BSRR和GPIOX_LCKRC:GPIOX_CRL和GPIOX_CRHD:GPIOX_BSRR和GPIOX_BRR答案:GPIOX_BSRR和GPIOX_BRR所有的GPIO引腳有一個(gè)內(nèi)部微弱的上拉和下拉，當(dāng)它們被配置為（）時(shí)可以是激活的或者非激活的

A:開漏B:輸出C:輸入D:推挽答案:輸入對(duì)于GPIO的輸出數(shù)據(jù)寄存器ODR，以下說法錯(cuò)誤的是（）

A:可以通過修改ODR寄存器的值來改變引腳輸出電平B:ODR寄存器可以用來設(shè)置上拉或下拉輸入模式C:ODR寄存器的讀寫操作可以進(jìn)行位操作D:ODR寄存器為32位寄存器，但只有低16位有對(duì)應(yīng)功能答案:ODR寄存器的讀寫操作可以進(jìn)行位操作STM32F103采用的是（）內(nèi)核

A:CORTEX-A9B:CORTEX-M4C:CORTEX-M3D:CORTEX-A53答案:CORTEX-M3若外部按鍵連接到地，通過GPIO檢測(cè)按鍵有無按下時(shí)，應(yīng)當(dāng)將相應(yīng)的IO口配置為（）

A:模擬輸入B:浮空輸入C:下拉輸入D:上拉輸入答案:上拉輸入若中斷分組為2組，以下哪個(gè)中斷可以打斷正在執(zhí)行的搶占優(yōu)先級(jí)為1，響應(yīng)優(yōu)先級(jí)為2的中斷？（）

A:搶占優(yōu)先級(jí)為2，響應(yīng)優(yōu)先級(jí)為3的中斷B:搶占優(yōu)先級(jí)為1，響應(yīng)優(yōu)先級(jí)為1的中斷C:搶占優(yōu)先級(jí)為2，響應(yīng)優(yōu)先級(jí)為1的中斷D:搶占優(yōu)先級(jí)為0，響應(yīng)優(yōu)先級(jí)為3的中斷答案:搶占優(yōu)先級(jí)為0，響應(yīng)優(yōu)先級(jí)為3的中斷一般而言，嵌入式系統(tǒng)的構(gòu)架可以分為4個(gè)部分：分別是（處理器）、存儲(chǔ)器、輸入/輸出和軟件，一般軟件亦分為操作系統(tǒng)相關(guān)和（應(yīng)用軟件）兩個(gè)主要部分。Cortex-M3的提供的流水線是（）

A:8級(jí)B:3級(jí)C:5級(jí)D:2級(jí)答案:3級(jí)以下對(duì)于STM32ADC描述正確的是（）

A:STM32ADC是一個(gè)8位連續(xù)近似數(shù)字到模擬的轉(zhuǎn)換器B:STM32ADC是一個(gè)8位連續(xù)近似模擬到數(shù)字的轉(zhuǎn)換器C:STM32ADC是一個(gè)12位連續(xù)近似模擬到數(shù)字的轉(zhuǎn)換器D:STM32ADC是一個(gè)12位連續(xù)近似數(shù)字到模擬的轉(zhuǎn)換器答案:STM32ADC是一個(gè)12位連續(xù)近似模擬到數(shù)字的轉(zhuǎn)換器以下哪種操作不會(huì)影響定時(shí)器的溢出頻率（）

A:改變自動(dòng)重裝載寄存器ARR的值B:改變向上計(jì)數(shù)模式到向下計(jì)數(shù)模式C:改變預(yù)分頻器PSC的值D:改變定時(shí)器工作時(shí)鐘TIMxCLK的頻率答案:改變向上計(jì)數(shù)模式到向下計(jì)數(shù)模式STM32F103ZET6共有（）組GPIO引腳

A:6B:8C:7D:5答案:7STM32嵌套向量中斷控制器(NVIC)具有（）個(gè)可編程的優(yōu)先等級(jí)。

A:43B:36C:16D:72答案:16以下關(guān)于UART傳輸數(shù)據(jù)說法不正確的是（）

A:可不包含奇偶校驗(yàn)位B:每一幀中的數(shù)據(jù)位字長(zhǎng)必須為8位C:必須包含起始位和停止位D:必須提前約定好波特率答案:每一幀中的數(shù)據(jù)位字長(zhǎng)必須為8位以下關(guān)于STM32時(shí)鐘系統(tǒng)說法錯(cuò)誤的是（）

A:可使用低速內(nèi)部時(shí)鐘LSI作為RTC的時(shí)鐘源B:可使用高速外部時(shí)鐘HSE作為系統(tǒng)的時(shí)鐘源C:不可使用外部高速時(shí)鐘HSE作為RTC的時(shí)鐘源D:當(dāng)外部時(shí)鐘失效時(shí)可自動(dòng)轉(zhuǎn)為使用高速內(nèi)部時(shí)鐘HSI作為系統(tǒng)的時(shí)鐘源答案:不可使用外部高速時(shí)鐘HSE作為RTC的時(shí)鐘源固件庫(kù)中的標(biāo)志狀態(tài)（FlagStatus）類型被賦予以下兩個(gè)值（）

A:ENABLE或者DISABLEB:SET或者RESTEC:SUCCESS或者ERRORD:YES或者NO答案:SET或者RESTE以下關(guān)于STM32的USART說法錯(cuò)誤的是（）

A:發(fā)送使能和接收使能可分開設(shè)置B:可以通過設(shè)置波特率寄存器產(chǎn)生不同的波特率C:使能RXNE中斷可在每次發(fā)送完成后產(chǎn)生中斷請(qǐng)求D:USART1掛接在APB2總線上答案:使能RXNE中斷可在每次發(fā)送完成后產(chǎn)生中斷請(qǐng)求ARR寄存器為定時(shí)器中的（）

A:控制寄存器B:中斷使能寄存器C:預(yù)裝載寄存器D:計(jì)數(shù)器寄存器答案:預(yù)裝載寄存器下列關(guān)于占空比說法錯(cuò)誤的是（）

A:占空比是指在一段連續(xù)工作時(shí)間內(nèi)脈沖占用的時(shí)間與總時(shí)間的比值B:脈沖寬度1μs，信號(hào)周期4μs的脈沖序列占空比為0.25C:改變占空比可以改變PWM波的周期D:可以通過改變占空比的方式控制直流電機(jī)的轉(zhuǎn)速答案:改變占空比可以改變PWM波的周期GPIO相關(guān)寄存器中，對(duì)BRR寄存器的某一位寫1，可以起到（）的效果

A:對(duì)相應(yīng)的ODR位進(jìn)行置位B:對(duì)相應(yīng)的ODR位進(jìn)行復(fù)位C:不會(huì)影響相應(yīng)的ODR位D:使引腳輸出高電平答案:對(duì)相應(yīng)的ODR位進(jìn)行復(fù)位和PC系統(tǒng)機(jī)相比嵌入式系統(tǒng)不具備以下哪個(gè)特點(diǎn)（）。

A:可執(zhí)行多任務(wù)B:系統(tǒng)內(nèi)核小C:系統(tǒng)精簡(jiǎn)D:專用性強(qiáng)答案:可執(zhí)行多任務(wù)當(dāng)使用STM32的外部中斷線時(shí)，相應(yīng)的引腳必須配置成輸入模式。（）

A:錯(cuò)B:對(duì)答案:對(duì)使用外部中斷時(shí)不需要進(jìn)行NVIC的配置。（）

A:錯(cuò)B:對(duì)答案:錯(cuò)8080并口通信協(xié)議中，CS是片選信號(hào)線，D/C（或R/S）線是數(shù)據(jù)/命令選擇線。（）

A:錯(cuò)B:對(duì)答案:對(duì)讀/寫24C02時(shí)，主機(jī)發(fā)送的設(shè)備地址是不相同的。（）

A:錯(cuò)B:對(duì)答案:對(duì)在向上計(jì)數(shù)模式中，計(jì)數(shù)器從0計(jì)數(shù)到自動(dòng)裝載值，然后重新從0開始計(jì)數(shù)并且產(chǎn)生一個(gè)計(jì)數(shù)器溢出事件。（）

A:錯(cuò)B:對(duì)答案:對(duì)ADC的外部通道在轉(zhuǎn)換時(shí)又分為規(guī)則通道和注入通道兩種。（）

A:對(duì)B:錯(cuò)答案:對(duì)STM32F103中定時(shí)器使用的時(shí)鐘都是來源于APB1總線上的36MHz時(shí)鐘。（）

A:錯(cuò)B:對(duì)答案:錯(cuò)STM32f103系列有3個(gè)ADC，精度為12位，每個(gè)ADC最多有16個(gè)外部通道。（）

A:對(duì)B:錯(cuò)答案:對(duì)STM32生成PWM時(shí)，其周期由ARR寄存器的值決定，占空比由CCR寄存器的值決定。（）

A:對(duì)B:錯(cuò)答案:對(duì)OLED片選信號(hào)CS引腳有效電平為低電平。（）

A:對(duì)B:錯(cuò)答案:對(duì)SSD1306的顯存總共為128*64bit大小，并將這些顯存分為了8頁。（）

A:對(duì)B: