第8章C54x的硬件設(shè)計(jì)

第8章

TMS320C54x的硬件設(shè)計(jì)內(nèi)容提要

DSP系統(tǒng)的硬件設(shè)計(jì)，在設(shè)計(jì)思路和資源組織上與一般的CPU和MCU有所不同。本章主要介紹基于TMS320C54x芯片的DSP系統(tǒng)硬件設(shè)計(jì)，內(nèi)容有：

●硬件設(shè)計(jì)概述

●DSP系統(tǒng)的基本設(shè)計(jì)●

DSP的電平轉(zhuǎn)換電路設(shè)計(jì)●

DSP存儲(chǔ)器和I/O的擴(kuò)展●

DSP與A/D和D/A轉(zhuǎn)換器的接口●

DSP系統(tǒng)的硬件設(shè)計(jì)實(shí)例

首先介紹硬件設(shè)計(jì)概述，給出DSP系統(tǒng)硬件設(shè)計(jì)過程；然后介紹DSP系統(tǒng)的基本設(shè)計(jì)和電平轉(zhuǎn)換電路設(shè)計(jì)。在基本設(shè)計(jì)中，講述了DSP芯片的電源電路、復(fù)位電路和時(shí)鐘電路的設(shè)計(jì)方法，并在此基礎(chǔ)上介紹了電平轉(zhuǎn)換電路；接著介紹了存儲(chǔ)器和I/O的擴(kuò)展以及DSP與數(shù)/模、模/數(shù)轉(zhuǎn)換器的接口；最后通過兩個(gè)設(shè)計(jì)實(shí)例，介紹了DSP芯片應(yīng)用系統(tǒng)的設(shè)計(jì)、調(diào)試和開發(fā)過程。

2023/3/91DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.1硬件設(shè)計(jì)概述

8.2

DSP系統(tǒng)的基本設(shè)計(jì)8.3

DSP的電平轉(zhuǎn)換電路設(shè)計(jì)8.4

DSP存儲(chǔ)器和I/O的擴(kuò)展8.5

DSP與A/D和D/A轉(zhuǎn)換器的接口8.6

DSP系統(tǒng)的硬件設(shè)計(jì)實(shí)例2023/3/92DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.1硬件設(shè)計(jì)概述

DSP系統(tǒng)的硬件設(shè)計(jì)又稱為目標(biāo)板設(shè)計(jì)，是在考慮算法需求、成本、體積和功耗核算的基礎(chǔ)上完成的，一個(gè)典型的DSP目標(biāo)板主要包括：

DSP芯片及DSP基本系統(tǒng)程序和數(shù)據(jù)存儲(chǔ)器數(shù)/模和模/數(shù)轉(zhuǎn)換器模擬控制與處理電路各種控制口和通信口電源處理電路和同步電路2023/3/93DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.1硬件設(shè)計(jì)概述

一個(gè)典型的DSP目標(biāo)板結(jié)構(gòu)如下圖。

防混疊濾波器防混疊濾波器平滑濾波器平滑濾波器ADCADCDACDACTMS320C54x通信口控制口RAMEPROM信號(hào)預(yù)處理、MUX、程控放大等2023/3/94DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.1硬件設(shè)計(jì)概述

系統(tǒng)硬件設(shè)計(jì)過程：

確定硬件方案器件選型原理圖設(shè)計(jì)PCB圖設(shè)計(jì)硬件調(diào)試第一步：確定硬件實(shí)現(xiàn)方案；

在考慮系統(tǒng)性能指標(biāo)、工期、成本、算法需求、體積和功耗核算等因素的基礎(chǔ)上，選擇系統(tǒng)的最優(yōu)硬件實(shí)現(xiàn)方案。

第二步：器件的選擇；一個(gè)DSP硬件系統(tǒng)除了DSP芯片外，還包括ADC、DAC、存儲(chǔ)器、電源、邏輯控制、通信、人機(jī)接口、總線等基本部件。2023/3/95DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.1硬件設(shè)計(jì)概述

第二步：器件的選擇；①

DSP芯片的選擇

選擇DSP芯片要綜合多種因素，折衷考慮。

首先要根據(jù)系統(tǒng)對運(yùn)算量的需求來選擇；

其次要根據(jù)系統(tǒng)所應(yīng)用領(lǐng)域來選擇合適的DSP芯片；

最后要根據(jù)DSP的片上資源、價(jià)格、外設(shè)配置以及與其他元部件的配套性等因素來選擇。②

ADC和DAC的選擇

A/D轉(zhuǎn)換器的選擇應(yīng)根據(jù)采樣頻率、精度以及是否要求片上自帶采樣、多路選擇器、基準(zhǔn)電源等因素來選擇；

D/A轉(zhuǎn)換器應(yīng)根據(jù)信號(hào)頻率、精度以及是否要求自帶基準(zhǔn)電源、多路選擇器、輸出運(yùn)放等因素來選擇。2023/3/96DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.1硬件設(shè)計(jì)概述

第二步：器件的選擇；③

存儲(chǔ)器的選擇

常用的存儲(chǔ)器有SRAM、EPROM、E2PROM和FLASH等?？梢愿鶕?jù)工作頻率、存儲(chǔ)容量、位長(8/16/32位)、接口方式(串行還是并行)、工作電壓(5V/3V)等來選擇。

④

邏輯控制器件的選擇

系統(tǒng)的邏輯控制通常是用可編程邏輯器件來實(shí)現(xiàn)。

首先確定是采用CPLD還是FPGA；

其次根據(jù)自己的特長和公司芯片的特點(diǎn)選擇哪家公司的哪個(gè)系列的產(chǎn)品；

最后還要根據(jù)DSP的頻率來選擇所使用的PLD器件。2023/3/97DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.1硬件設(shè)計(jì)概述

第二步：器件的選擇；⑤

通信器件的選擇

通常系統(tǒng)都要求有通信接口。

首先要根據(jù)系統(tǒng)對通信速率的要求來選擇通信方式。

一般串行口只能達(dá)到19kb/s，而并行口可達(dá)到1Mb/s以上，若要求過高可考慮通過總線進(jìn)行通信；

然后根據(jù)通信方式來選擇通信器件。

⑥

總線的選擇

常用總線：PCI、ISA以及現(xiàn)場總線(包括CAN、3xbus等)。

可以根據(jù)使用的場合、數(shù)據(jù)傳輸要求、總線的寬度、傳輸頻率和同步方式等來選擇。2023/3/98DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.1硬件設(shè)計(jì)概述

第二步：器件的選擇；⑦

人機(jī)接口

常用的人機(jī)接口主要有鍵盤和顯示器。

通過與其他單片機(jī)的通信構(gòu)成；

與DSP芯片直接構(gòu)成。

⑧

電源的選擇

主要考慮電壓的高低和電流的大小。

既要滿足電壓的匹配，又要滿足電流容量的要求。

2023/3/99DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.1硬件設(shè)計(jì)概述

系統(tǒng)硬件設(shè)計(jì)過程：

確定硬件方案器件選型原理圖設(shè)計(jì)PCB圖設(shè)計(jì)硬件調(diào)試第三步：原理圖設(shè)計(jì)；

從第三步開始就進(jìn)入系統(tǒng)的綜合。在原理圖設(shè)計(jì)階段必須清楚地了解器件的特性、使用方法和系統(tǒng)的開發(fā)，必要時(shí)可對單元電路進(jìn)行功能仿真。第一步：確定硬件實(shí)現(xiàn)方案；

第二步：器件的選擇；2023/3/910DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.1硬件設(shè)計(jì)概述

第三步：原理圖設(shè)計(jì)；

原理圖設(shè)計(jì)包括：

系統(tǒng)結(jié)構(gòu)設(shè)計(jì)

可分為單DSP結(jié)構(gòu)和多DSP結(jié)構(gòu)、并行結(jié)構(gòu)和串行結(jié)構(gòu)、全DSP結(jié)構(gòu)和DSP/MCU混合結(jié)構(gòu)等；

模擬數(shù)字混合電路的設(shè)計(jì)

主要用來實(shí)現(xiàn)DSP與模擬混合產(chǎn)品的無逢連接。

包括信號(hào)的調(diào)理、A/D和D/A轉(zhuǎn)換電路、數(shù)據(jù)緩沖等。

2023/3/911DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.1硬件設(shè)計(jì)概述

第三步：原理圖設(shè)計(jì)；

原理圖設(shè)計(jì)包括：

存儲(chǔ)器的設(shè)計(jì)是利用DSP的擴(kuò)展接口進(jìn)行數(shù)據(jù)存儲(chǔ)器、程序存儲(chǔ)器和I/O空間的配置。

通信接口的設(shè)計(jì)

電源和時(shí)鐘電路的設(shè)計(jì)

控制電路的設(shè)計(jì)

包括狀態(tài)控制、同步控制等。

在設(shè)計(jì)時(shí)要考慮存儲(chǔ)器映射地址、存儲(chǔ)器容量和存儲(chǔ)器速度等。

2023/3/912DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.1硬件設(shè)計(jì)概述

系統(tǒng)硬件設(shè)計(jì)過程：

確定硬件方案器件選型原理圖設(shè)計(jì)PCB圖設(shè)計(jì)硬件調(diào)試第三步：原理圖設(shè)計(jì)；

PCB圖的設(shè)計(jì)要求設(shè)計(jì)人員既要熟悉系統(tǒng)的工作原理，還要清楚布線工藝和系統(tǒng)結(jié)構(gòu)設(shè)計(jì)。第一步：確定硬件實(shí)現(xiàn)方案；

第二步：器件的選擇；第四步：PCB設(shè)計(jì)；

第五步：硬件調(diào)試；

2023/3/913DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.2DSP系統(tǒng)的基本設(shè)計(jì)

一個(gè)完整的DSP系統(tǒng)通常是由DSP芯片和其他相應(yīng)的外圍器件構(gòu)成。

本節(jié)主要以TMS320C54x系列芯片為例，介紹DSP硬件系統(tǒng)的基本設(shè)計(jì)，包括:

電源電路復(fù)位電路時(shí)鐘電路2023/3/914DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.2DSP系統(tǒng)的基本設(shè)計(jì)為了降低芯片功耗，’C54x系列芯片大部分都采用低電壓設(shè)計(jì)，并且采用雙電源供電，即8.2.1

電源電路的設(shè)計(jì)

內(nèi)核電源CVDDI/O電源DVDD

——采用3.3V、2.5V，或1.8V電源；——采用3.3V供電。2023/3/915DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.2.1

電源電路的設(shè)計(jì)

內(nèi)核電源CVDD：采用1.8V。

主要為芯片的內(nèi)部邏輯提供電壓。

包括CPU、時(shí)鐘電路和所有的外設(shè)邏輯。

I/O電源DVDD：采用3.3V。

主要供I/O接口使用。1.電源電壓和電流要求

為了獲得更好的電源性能，’C5402芯片采用雙電源供電方式?？芍苯优c外部低壓器件接口，而無需額外的電平變換電路。

2023/3/916DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)理想情況下，兩電源應(yīng)同時(shí)加電。若不能做到同時(shí)加電，應(yīng)先對DVDD加電，然后再對CVDD加電。

內(nèi)部靜電保護(hù)電路：

1.電源電壓和電流要求

’C5402芯片的加電次序：DVDDCVDD

要求:

DVDD電壓不超過CVDD電壓2V；CVDD電壓不超過DVDD電壓0.5V。2023/3/917DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)

內(nèi)核電源CVDD所消耗的電流主要取決于CPU的激活度。

1.電源電壓和電流要求

’C5402芯片的電流消耗主要取決于器件的激活度。

外設(shè)消耗的電流取決于正在工作的外設(shè)及其速度。

時(shí)鐘電路消耗一小部分電流，而且是恒定的，與CPU和外設(shè)的激活程度無關(guān)。

I/O電源DVDD消耗的電流取決于外部輸出的速度、數(shù)量以及輸出端的負(fù)載電容。2023/3/918DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.2.1

電源電路的設(shè)計(jì)

2.電源電壓的產(chǎn)生

DSP芯片采用的供電方式，主要取決于應(yīng)用系統(tǒng)中提供什么樣的電源。在實(shí)際中，大部分?jǐn)?shù)字系統(tǒng)所使用的電源可工作于5V或3.3V，因此有兩種產(chǎn)生芯片電源電壓的方案。

第一種方案：

5V電源通過兩個(gè)電壓調(diào)節(jié)器，分別產(chǎn)生3.3V和1.8V電壓。

電壓調(diào)節(jié)器1電壓調(diào)節(jié)器2DVDD(3.3V)CVDD(1.8V)5V

第二種方案：

電壓調(diào)節(jié)器DVDD(3.3V)CVDD(1.8V)3.3V使用一個(gè)電壓調(diào)節(jié)器，產(chǎn)生1.8V電壓，而DVDD直接取自3.3V電源。2023/3/919DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.2.1

電源電路的設(shè)計(jì)

3.電源解決方案

產(chǎn)生電源的芯片:

Maxim公司：MAX604、MAX748；

TI公司：TPS71xx、TPS72xx、TPS73xx等系列。

這些芯片可分為:線性穩(wěn)壓芯片開關(guān)電源芯片

——

使用方法簡單，電源紋波電壓較低，對系統(tǒng)的干擾較小，但功耗高。

——

電源效率高，但電源所產(chǎn)生的紋波電壓較高，容易對系統(tǒng)產(chǎn)生干擾。2023/3/920DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)3.電源解決方案DSP系統(tǒng)電源方案有以下幾種：

采用3.3V單電源供電

可選用TI公司的TPS7133、TPS7233和TPS7333；Maxim公司的MAX604、MAX748。采用可調(diào)電壓的單電源供電

可選用TI公司的TPS7101、TPS7201和TPS7301。

采用雙電源供電

可選用TI公司的TPS73HD301、TPS73HD325、TPS73HD318等芯片。2023/3/921DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)①

采用3.3V單電源供電由MAX748芯片構(gòu)成的電源。

V+MAX748V+SHENV+REFLXNCLXNCLXNCGNDSSGNDCCOUTVcc1000pF0.047F330pF22H22H+3.3V12345678910111213141516

電源電壓：3.3V

最大電流：2A2023/3/922DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)②

采用可調(diào)電壓的單電源供電

TI公司的TPS7101、TPS7201和TPS7301等芯片提供了可調(diào)節(jié)的輸出電壓，其調(diào)節(jié)范圍為1.2V~9.75V，可通過改變兩個(gè)外接電阻阻值來實(shí)現(xiàn)。TPS7301INRESETENOUTFBGND

VI250k0.1FR1R210FCSR=1至系統(tǒng)復(fù)位V0>2.7V<0.5V2023/3/923DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)②

采用可調(diào)電壓的單電源供電

輸出電壓與外接電阻的關(guān)系式：

Vref為基準(zhǔn)電壓，典型值為1.182V。R1和R2為外接電阻，通常所選擇的阻值使分壓器電流近似為7A。輸出電壓V0與外電阻R1和R2的編程表:輸出電壓V0

R1

R2

輸出電壓V0

R1

R2

1.5V45k

169k

3.6V348k

169k

1.8V88k

169k

4V402k

169k

2.5V191k

169k

5V549k

169k

3.3V309k

169k

6.4V750k

169k

2023/3/924DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)③

采用雙電源供電

TI公司提供的雙電源芯片：

TPS73HD301TPS73HD325TPS73HD318

固定的輸出電壓:3.3V

可調(diào)的輸出電壓:1.2V~9.75V

—

固定的輸出電壓:3.3V和2.5V

—

固定的輸出電壓:3.3V和1.8V

每路電源的最大輸出電流為750mA，并且提供兩個(gè)寬度為200ms的低電平復(fù)位脈沖。2023/3/925DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)③

采用雙電源供電由TPS73HD318芯片組成的雙電源電路。NC1RESETNCNC1GNDNC1ENFB/SENSE1IN1OUT1IN1OUTNC2RESETNCNC2GNDNC2EN2SENSE2IN2OUT2IN2OUTNCNCNCNCC333F3.3V1234567910111213171516814CVDD

TMS320VC5402DVDDGND&18192021222324252627281.8VD2D3C233FC11FC01F5VR1100kR2100kPGRESETtoDSPTPS73HD318DL5817DL4148DL4148D12023/3/926DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.2DSP系統(tǒng)的基本設(shè)計(jì)8.2.2

復(fù)位電路的設(shè)計(jì)

’C54x的復(fù)位輸入引腳RS為處理器提供了一種硬件初始化的方法,它是一種不可屏蔽的外部中斷,可在任何時(shí)候?qū)Α疌54x進(jìn)行復(fù)位。

當(dāng)系統(tǒng)上電后，RS引腳應(yīng)至少保持5個(gè)時(shí)鐘周期穩(wěn)定的低電平，以確保數(shù)據(jù)、地址和控制線的正確配置。復(fù)位后(RS回到高電平)，CPU從程序存儲(chǔ)器的FF80H單元取指，并開始執(zhí)行程序。2023/3/927DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.2.2

復(fù)位電路的設(shè)計(jì)

’C54x的復(fù)位分為軟件復(fù)位和硬件復(fù)位。

軟件復(fù)位：是通過執(zhí)行指令實(shí)現(xiàn)芯片的復(fù)位。

硬件復(fù)位：是通過硬件電路實(shí)現(xiàn)復(fù)位。

硬件復(fù)位有以下幾種方法:

上電復(fù)位

手動(dòng)復(fù)位

自動(dòng)復(fù)位

2023/3/928DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.2.2

復(fù)位電路的設(shè)計(jì)1.

上電復(fù)位電路上電復(fù)位電路是利用RC電路的延遲特性來產(chǎn)生復(fù)位所需要的低電平時(shí)間。

由RC電路和施密特觸發(fā)器組成。TMS320C54xRS11C

RVCC74HC142023/3/929DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)1.

上電復(fù)位電路上電瞬間,由于電容C上的電壓不能突變,使RS仍為低電平,芯片處于復(fù)位狀態(tài),同時(shí)通過電阻R對電容C進(jìn)行充電,充電時(shí)間常數(shù)由R和C的乘積確定。

為了使芯片正常初始化，通常應(yīng)保證RS低電平的時(shí)間至少持續(xù)3個(gè)外部時(shí)鐘周期。但在上電后,系統(tǒng)的晶體振蕩器通常需要100~200ms的穩(wěn)定期,因此由RC決定的復(fù)位時(shí)間要大于晶體振蕩器的穩(wěn)定期。

為了防止復(fù)位不完全，RC參數(shù)可選擇大一些。

2023/3/930DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)1.

上電復(fù)位電路復(fù)位時(shí)間可根據(jù)充電時(shí)間來計(jì)算。電容電壓：VC=VCC(1-e-t/)

時(shí)間常數(shù)：=RC

復(fù)位時(shí)間：

設(shè)VC=1.5V為閾值電壓,選擇R

=100k,C

=4.7F,電源電壓VCC

=5V，可得復(fù)位時(shí)間t

=167ms。

隨后的施密特觸發(fā)器保證了低電平的持續(xù)時(shí)間至少為167ms，從而滿足復(fù)位要求。2023/3/931DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.2.2

復(fù)位電路的設(shè)計(jì)2.手動(dòng)復(fù)位電路手動(dòng)復(fù)位電路是通過上電或按鈕兩種方式對芯片進(jìn)行復(fù)位。TMS320C54xRSCRVCCR1

電路參數(shù)與上電復(fù)位電路相同。

當(dāng)按鈕閉合時(shí)，電容C通過按鈕和R1進(jìn)行放電，使電容C上的電壓降為0；

當(dāng)按鈕斷開時(shí)，電容C的充電過程與上電復(fù)位相同，從而實(shí)現(xiàn)手動(dòng)復(fù)位。

2023/3/932DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.2.2

復(fù)位電路的設(shè)計(jì)3.自動(dòng)復(fù)位電路由于實(shí)際的DSP系統(tǒng)需要較高頻率的時(shí)鐘信號(hào),在運(yùn)行過程中極容易發(fā)生干擾現(xiàn)象，嚴(yán)重時(shí)可能會(huì)造成系統(tǒng)死機(jī)，導(dǎo)致系統(tǒng)無法正常工作。

為了解決這種問題，除了在軟件設(shè)計(jì)中加入一些保護(hù)措施外，硬件設(shè)計(jì)還必須做出相應(yīng)的處理。

目前，最有效的硬件保護(hù)措施是采用具有監(jiān)視功能的自動(dòng)復(fù)位電路，俗稱“看門狗”電路。2023/3/933DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)3.自動(dòng)復(fù)位電路自動(dòng)復(fù)位電路除了具有上電復(fù)位功能外，還能監(jiān)視系統(tǒng)運(yùn)行。

當(dāng)系統(tǒng)發(fā)生故障或死機(jī)時(shí)可通過該電路對系統(tǒng)進(jìn)行自動(dòng)復(fù)位。

基本原理：是通過電路提供的監(jiān)視線來監(jiān)視系統(tǒng)運(yùn)行。當(dāng)系統(tǒng)正常運(yùn)行時(shí)，在規(guī)定的時(shí)間內(nèi)給監(jiān)視線提供一個(gè)變化的高低電平信號(hào)，若在規(guī)定的時(shí)間內(nèi)這個(gè)信號(hào)不發(fā)生變化，自動(dòng)復(fù)位電路就認(rèn)為系統(tǒng)運(yùn)行不正常，并對系統(tǒng)進(jìn)行復(fù)位。2023/3/934DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)3.自動(dòng)復(fù)位電路自動(dòng)復(fù)位電路的設(shè)計(jì)方案：

用555定時(shí)器和計(jì)數(shù)器組成；

采用專用的自動(dòng)復(fù)位集成電路。

如Maxim公司的MAX706、MAX706R芯片。

MAX706R是一種能與具有3.3V工作電壓的DSP芯片相匹配的自動(dòng)復(fù)位電路。2023/3/935DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)3.自動(dòng)復(fù)位電路由MAX706R組成的自動(dòng)復(fù)位電路如圖：MAX706RMRWDOVCCRESGNDWDIPFIPFO12345678RSVCC至DSP的復(fù)位端CLK來自DSP的輸出端2023/3/936DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)3.自動(dòng)復(fù)位電路引腳6為系統(tǒng)提供的監(jiān)視信號(hào)CLK，來自DSP芯片某個(gè)輸出端，是一個(gè)通過程序產(chǎn)生的周期不小于10Hz的脈沖信號(hào)。

引腳7為低電平復(fù)位輸出信號(hào)，是一個(gè)不小于1.6s的復(fù)位脈沖，用來對DSP芯片復(fù)位。

當(dāng)DSP處于不正常工作時(shí)，由程序所產(chǎn)生的周期脈沖CLK將會(huì)消失,自動(dòng)復(fù)位電路將無法接收到監(jiān)視信號(hào)，MAX706R芯片將通過引腳7產(chǎn)生復(fù)位信號(hào)，使系統(tǒng)復(fù)位，程序重新開始運(yùn)行，強(qiáng)迫系統(tǒng)恢復(fù)正常工作。2023/3/937DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.2DSP系統(tǒng)的基本設(shè)計(jì)8.2.3

時(shí)鐘電路的設(shè)計(jì)

時(shí)鐘電路用來為’C54x芯片提供時(shí)鐘信號(hào)，由一個(gè)內(nèi)部振蕩器和一個(gè)鎖相環(huán)PLL組成，可通過芯片內(nèi)部的晶體振蕩器或外部的時(shí)鐘電路驅(qū)動(dòng)。

1.時(shí)鐘信號(hào)的產(chǎn)生

’C54x時(shí)鐘信號(hào)的產(chǎn)生有兩種方法：

使用外部時(shí)鐘源；

使用芯片內(nèi)部的振蕩器。2023/3/938DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)1.時(shí)鐘信號(hào)的產(chǎn)生(1)

使用外部時(shí)鐘源

將外部時(shí)鐘信號(hào)直接加到DSP芯片的X2/CLKIN引腳，而X1引腳懸空。VDD外部晶振

X2/CLKINX1

外部時(shí)鐘源可以采用頻率穩(wěn)定的晶體振蕩器，具有使用方便，價(jià)格便宜，因而得到廣泛應(yīng)用。2023/3/939DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)1.時(shí)鐘信號(hào)的產(chǎn)生(2)使用芯片內(nèi)部的振蕩器在芯片的X1和X2/CLKIN引腳之間接入一個(gè)晶體,用于啟動(dòng)內(nèi)部振蕩器。C1C2晶體

X1

X2/CLKINC1=C2=20pF2023/3/940DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)2.鎖相環(huán)PLL

鎖相環(huán)PLL具有頻率放大和時(shí)鐘信號(hào)提純的作用，利用PLL的鎖定特性可以對時(shí)鐘頻率進(jìn)行鎖定,為芯片提供高穩(wěn)定頻率的時(shí)鐘信號(hào)。

鎖相環(huán)還可以對外部時(shí)鐘頻率進(jìn)行倍頻，使外部時(shí)鐘源的頻率低于CPU的機(jī)器周期，以降低因高速開關(guān)時(shí)鐘所引起的高頻噪聲?！疌54x的鎖相環(huán)有兩種形式：

硬件配置的PLL：

軟件可編程PLL：

用于’C541、’C542、’C543、’C545和’C546；

用于’C545A、’C546A、’C548、’C549、’C5402、’C5410和’C5420。2023/3/941DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)2.鎖相環(huán)PLL硬件配置的PLL是通過設(shè)定’C54x的3個(gè)時(shí)鐘模式引腳(CLKMD1、CLKMD2和CLKMD3)的狀態(tài)來選擇時(shí)鐘方式。(1)

硬件配置的PLL

上電復(fù)位時(shí)，’C54x根據(jù)這三個(gè)引腳的電平，決定PLL的工作狀態(tài)，并啟動(dòng)PLL工作。2023/3/942DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)(1)

硬件配置的PLL硬件PLL的配置方式引腳狀態(tài)時(shí)鐘方式CLKMD1CLKMD2CLKMD3方案一方案二000工作頻率=外部時(shí)鐘源3工作頻率=外部時(shí)鐘源5110工作頻率=外部時(shí)鐘源2工作頻率=外部時(shí)鐘源4100工作頻率=內(nèi)部時(shí)鐘器3工作頻率=內(nèi)部時(shí)鐘器5010工作頻率=外部時(shí)鐘源1.5工作頻率=外部時(shí)鐘源4.5001工作頻率=外部時(shí)鐘源2工作頻率=外部時(shí)鐘源2111工作頻率=內(nèi)部時(shí)鐘器2工作頻率=內(nèi)部時(shí)鐘器2101工作頻率=外部時(shí)鐘源1工作頻率=外部時(shí)鐘源1011停止工作停止工作注意：①

時(shí)鐘方式的選擇方案是針對不同的

’C54x芯片而言。

②

停止工作方式等效于IDLE3省電方式。

2023/3/943DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)(1)

硬件配置的PLL

進(jìn)行硬件配置時(shí)，其工作頻率的是固定的。

若不使用PLL，則對內(nèi)部或外部時(shí)鐘分頻，CPU的時(shí)鐘頻率等于內(nèi)部振蕩器頻率或外部時(shí)鐘頻率的一半；

若使用PLL，則對內(nèi)部或外部時(shí)鐘倍頻，CPU的時(shí)鐘頻率等于內(nèi)部振蕩器或外部時(shí)鐘源頻率乘以系數(shù)N，

即時(shí)鐘頻率=(PLL×N)

2023/3/944DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)2.鎖相環(huán)PLL軟件配置的PLL具有高度的靈活性。它是利用編程對時(shí)鐘方式寄存器CLKMD的設(shè)定，來定義PLL時(shí)鐘模塊中的時(shí)鐘配置。

軟件PLL的時(shí)鐘定標(biāo)器提供各種時(shí)鐘乘法器系數(shù)，并能直接接通和關(guān)斷PLL。

軟件PLL的鎖定定時(shí)器可以用于延遲轉(zhuǎn)換PLL的時(shí)鐘方式，直到鎖定為止。(2)

軟件配置的PLL2023/3/945DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)(2)

軟件配置的PLL

①

時(shí)鐘方式寄存器CLKMD15~121110~3210CLKMD0058HPLLMULPLLDIVPLLCOUNTPLLON/OFFPLLNDIVPLLSTATUS

用來定義PLL時(shí)鐘模塊中的時(shí)鐘配置，為用戶提供各種時(shí)鐘乘系數(shù)，并能直接通斷PLL。

PLL乘數(shù)PLL乘數(shù)PLLMUL：為PLL的倍頻乘數(shù)，讀/寫位。

與PLLDIV和PLLNDIV一起決定PLL的頻率。

PLLMULPLL除數(shù)PLL除數(shù)PLLDIV：為PLL的分頻除數(shù)，讀/寫位。

與PLLMUL和PLLNDIV一起決定PLL的頻率。

PLLDIVPLL計(jì)數(shù)器PLL計(jì)數(shù)器PLLCOUNT：PLL的減法計(jì)數(shù)器，讀/寫位。

用來對PLL開始工作到鎖定時(shí)鐘信號(hào)之前的一段時(shí)間進(jìn)行計(jì)數(shù)定時(shí)，以保證頻率轉(zhuǎn)換的可靠性。

PLLCOUNTPLL通/斷位PLL通/斷位PLLON/OFF：PLL的通/斷位，讀/寫位。

與PLLNDIV一起決定PLL是否工作。

PLLON/OFFPLLNDIVPLL狀態(tài)PLLON/OFFPLLNDIVPLL狀態(tài)00斷開10工作01工作11工作PLLON/OFF時(shí)鐘發(fā)生器選擇位時(shí)鐘發(fā)生器選擇位PLLNDIV：時(shí)鐘發(fā)生器選擇位，讀/寫位。

用來決定時(shí)鐘發(fā)生器的工作方式。與PLLMUL和PLLDIV位同時(shí)定義頻率的乘數(shù)。

當(dāng)PLLNDIV=0時(shí)，采用分頻DIV方式；

當(dāng)PLLNDIV=1時(shí)，采用倍頻PLL方式。PLLNDIVPLL工作狀態(tài)位PLL工作狀態(tài)位PLLSTATUS：PLL的工作狀態(tài)位，只讀位。

用來指示時(shí)鐘發(fā)生器的工作方式。

當(dāng)PLLSTATUS=0時(shí)，時(shí)鐘發(fā)生器工作于分頻DIV方式；當(dāng)PLLSTATUS=1時(shí)，時(shí)鐘發(fā)生器工作于倍頻PLL方式。PLLSTATUS2023/3/946DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)(2)

軟件配置的PLL

②

軟件PLL的工作方式

通過軟件編程，可以使軟件PLL實(shí)現(xiàn)兩種工作方式：

PLL方式，即倍頻方式。

芯片的工作頻率等于輸入時(shí)鐘CLKIN乘以PLL的乘系數(shù)，共有31個(gè)乘系數(shù)，取值范圍為0.25~15。

DIV方式，即分頻方式。

對輸入時(shí)鐘CLKIN進(jìn)行2分頻或4分頻。2023/3/947DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)(2)

軟件配置的PLL

③

軟件PLL的乘系數(shù)

軟件PLL的乘系數(shù)可通過PLLNDIV、PLLDIV和PLLMUL的不同組合確定。PLLNDIV

PLLDIV

PLLMUL

PLL乘系數(shù)

001111XX00110~14150~14150或偶數(shù)奇數(shù)

0.50.25PLLMUL+11(PLLMUL+1)2PLLMUL4

2023/3/948DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)(2)

軟件配置的PLL

③

軟件PLL的乘系數(shù)

根據(jù)PLLNDIV、PLLDIV和PLLMUL的不同組合，軟件PLL共有31個(gè)乘系數(shù)，分別為:

0.25、0.5、0.75、1、1.25、

1.5、1.75、2、

2.25、2.5、

2.75、3、3.25、3.5、3.75、4、4.5、5、5.5、6、

6.5、7、7.5、8、9、10、11、12、

13、14、15。2023/3/949DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)(2)

軟件配置的PLL

④

復(fù)位時(shí)鐘方式

當(dāng)芯片復(fù)位后，時(shí)鐘方式寄存器CLKMD的值是由3個(gè)外部引腳(CLKMD1、CLKMD2和CLKMD3)的狀態(tài)設(shè)定，從而確定了芯片的時(shí)鐘方式。

’C5402復(fù)位時(shí)設(shè)置的時(shí)鐘方式:CLKMD1

CLKMD2

CLKMD3

CLKMD的復(fù)位值時(shí)鐘方式000E007H

PLL×15

0019007H

PLL×10

0104007H

PLL×5

1001007H

PLL×2

110F007H

PLL×1

1110000H

2分頻(PLL無效)

101F000H

4分頻(PLL無效)

011——保留

2023/3/950DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)(2)

軟件配置的PLL

④

復(fù)位時(shí)鐘方式

通常，DSP系統(tǒng)的程序需要從外部低速EPROM中調(diào)入，可以采用較低工作頻率的復(fù)位時(shí)鐘方式，待程序全部調(diào)入內(nèi)部快速RAM后，再用軟件重新設(shè)置CLKMD寄存器的值，使’C54x工作在較高的頻率上。

例如，外部時(shí)鐘頻率為10MHz,CLKMD1~CLKMD3=111,時(shí)鐘方式為2分頻。

復(fù)位后,工作頻率為10MHz÷2=5MHz。

用軟件重新設(shè)置CLKMD寄存器，就可以改變DSP的工作頻率,如設(shè)定CLKMD=9007H，則工作頻率為10×10MHz=100MHz。

2023/3/951DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)(2)

軟件配置的PLL

⑤

倍頻切換

若要改變PLL的倍頻，必須先將PLL的工作方式從倍頻方式(PLL方式)切換到分頻方式(DIV方式)，然后再切換到新的倍頻方式。

實(shí)現(xiàn)倍頻切換的步驟：

步驟1：復(fù)位PLLNDIV，選擇DIV方式；步驟2：檢測PLL的狀態(tài)，讀PLLSTATUS位；步驟3：根據(jù)所要切換的倍頻，確定乘系數(shù)；步驟4：由所需要的牽引時(shí)間，設(shè)置PLLCOUNT的當(dāng)前值；步驟5：設(shè)定CLKMD寄存器。2023/3/952DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)(2)

軟件配置的PLL

⑤

倍頻切換

【例8.2.1】

從某一倍頻方式切換到PLL×1方式。必須先從倍頻方式切換到分頻方式，然后再切換到PLL×1方式。

其程序如下：

STM#00H，CLKMD

Status：LDMCLKMD，AAND#01H，A

BCStatus，ANEQ

STM#03EFH，CLKMD

；切換到DIV方式

；測試PLLSTATUS位

；若A≠0，則轉(zhuǎn)移，

；表明還沒有切換到DIV方式

；若A=0，則順序執(zhí)行，

；已切換到DIV方式

STM#03EFH，CLKMD；切換到PLL×1方式注意：2分頻與4分頻之間也不能直接切換。2023/3/953DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.3DSP的電平轉(zhuǎn)換電路設(shè)計(jì)

5V

CMOS、5V

TTL和3.3V

TTL電平的轉(zhuǎn)換標(biāo)準(zhǔn)：

1.各種電平的轉(zhuǎn)換標(biāo)準(zhǔn)5V5V3.3V4.43.52.51.50.5000.40.81.52.02.40.40.81.52.02.40VCCVOHVIHVTVILVOLGNDVCCVOHVIHVTVILVOLGNDVCCVOHVIHVTVILVOLGND5V

CMOS5V

TTL標(biāo)準(zhǔn)TTL3.3V

TTLLVT,LVC,LVVOH:

輸出高電平的下限值；VOL:

輸出低電平的上限值；VIH:

輸入高電平的下限值；VIL:

輸入低電平的上限值。

5V

TTL和3.3V

TTL:

轉(zhuǎn)換標(biāo)準(zhǔn)相同

5V

CMOS和3.3V

TTL:

存在電平匹配的問題2023/3/954DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.3DSP的電平轉(zhuǎn)換電路設(shè)計(jì)

一個(gè)系統(tǒng)同時(shí)存在3.3V和5V系列芯片時(shí)，必須考慮它們之間的電壓兼容性的問題。2.

3.3V與5V電平轉(zhuǎn)換的形式

①

3.3V的芯片是否能承受5V電壓；②

驅(qū)動(dòng)器件的輸出邏輯電平與負(fù)載器件要求的輸入邏輯電平是否匹配；③

驅(qū)動(dòng)電路允許輸出的最大電流是否大于負(fù)載器件所要求的輸入電流。2023/3/955DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)驅(qū)動(dòng)器件與負(fù)載器件的接口條件2.

3.3V與5V電平轉(zhuǎn)換的形式驅(qū)動(dòng)負(fù)載器件器件

說

明

|IOH|

≥

NIIHIOL≥

|NIIL|VOH≥VIHVOL

≤VIL

驅(qū)動(dòng)器件輸出高電平電流|IOH|大于等于負(fù)載器件所需的總電流NIIH

驅(qū)動(dòng)器件輸出低電平電流IOL大于等于負(fù)載器件所需的總電流|NIIL|

驅(qū)動(dòng)器件輸出高電平電壓VOH大于等于負(fù)載器件輸入高電平電壓VIH

驅(qū)動(dòng)器件輸出低電平電壓VOL小于等于負(fù)載器件輸入低電平電壓VIL

其中

IOH:輸出高電平電流；IOL:輸出低電平電流；

IIH:輸入高電平電流；IIL:輸入低電平電流；

VOH:輸出高電平下限電壓；VOL:輸出低電平上限電壓；

VIH:輸入高電平下限電壓；

VIL:輸入低電平上限電壓；

N:驅(qū)動(dòng)器件所帶負(fù)載器件的數(shù)量。

2023/3/956DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)根據(jù)不同的應(yīng)用場合，3.3V與5V電平轉(zhuǎn)換有四種形式:

2.

3.3V與5V電平轉(zhuǎn)換的形式5V

TTL器件驅(qū)動(dòng)3.3V器件(LVC)3.3V

TTL器件(LVC)驅(qū)動(dòng)5V

TTL器件5V

CMOS器件驅(qū)動(dòng)3.3V器件(LVC)3.3V

TTL器件(LVC)驅(qū)動(dòng)5V

CMOS器件5VTTL3.3VLVC5VTTL3.3VLVC5VCMOS3.3VLVC5VCMOS3.3VLVC2023/3/957DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)2.

3.3V與5V電平轉(zhuǎn)換的形式(1)

5V

TTL器件驅(qū)動(dòng)3.3V

TTL器件(LVC)

5VTTL3.3VLVC

電平轉(zhuǎn)換標(biāo)準(zhǔn)相同，接口電平匹配。

只要3.3V器件能承受5V電壓，并且滿足接口電流條件，可以直接連接驅(qū)動(dòng)，否則需加驅(qū)動(dòng)電路。

2023/3/958DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)2.

3.3V與5V電平轉(zhuǎn)換的形式(2)

3.3V

TTL器件(LVC)驅(qū)動(dòng)5V

TTL器件5VTTL3.3VLVC電平轉(zhuǎn)換標(biāo)準(zhǔn)相同，并滿足接口電平條件。只要滿足接口電流條件，可以直接連接驅(qū)動(dòng)，否則加驅(qū)動(dòng)電路。

2023/3/959DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)2.

3.3V與5V電平轉(zhuǎn)換的形式(3)

5V

CMOS器件驅(qū)動(dòng)3.3V

TTL器件(LVC)電平轉(zhuǎn)換標(biāo)準(zhǔn)不相同的，但滿足接口電平的要求，即VOH≥VIH，VOL≤VIL。

只要采用能承受5V電壓的LVC器件，且滿足接口電流的要求，可以直接驅(qū)動(dòng)，否則需加驅(qū)動(dòng)電路。

5VCMOS3.3VLVC2023/3/960DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)2.

3.3V與5V電平轉(zhuǎn)換的形式(4)

3.3V

TTL器件(LVC)驅(qū)動(dòng)5V

CMOS器件電平轉(zhuǎn)換標(biāo)準(zhǔn)不相同，接口電平不滿足要求。不能直接驅(qū)動(dòng)，需加入雙電源供電的接口電路,如:TI公司的SN74ALVC164245、SN74LVC4245等。5VCMOS3.3VLVC2023/3/961DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.3DSP的電平轉(zhuǎn)換電路設(shè)計(jì)

3.

DSP與外圍器件的接口(1)

DSP芯片與3V器件的接口

從目前的趨勢來看，使用低電壓的3V系列芯片已成為發(fā)展方向，所以在設(shè)計(jì)DSP系統(tǒng)時(shí)應(yīng)盡量選用3V的芯片。這樣既可以設(shè)計(jì)成一個(gè)低功耗的系統(tǒng),也避免了混合系統(tǒng)設(shè)計(jì)中的電平轉(zhuǎn)換問題。

DSP與3V器件的接口比較簡單，由于兩者電平一致，可以直接驅(qū)動(dòng)。如DSP芯片可以直接與3V的Flash存儲(chǔ)器連接。

2023/3/962DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)3.

DSP與外圍器件的接口(2)

DSP芯片與5V器件的接口

DSP與5V器件的接口屬于混合系統(tǒng)的設(shè)計(jì)。設(shè)計(jì)時(shí)要分析它們之間的電平轉(zhuǎn)換標(biāo)準(zhǔn)，是否滿足電壓的兼容性和接口條件。

以TMS320LC549與Am27C010EPROM接口為例，介紹接口設(shè)計(jì)的方法。

①

分析電平轉(zhuǎn)換標(biāo)準(zhǔn)

電平器件

VOHVOL

VIH

VIL

TMS320LC5492.4V0.4V2.0V0.8VAm27C0102.4V

0.45V

2.0V

0.8V

電平轉(zhuǎn)換標(biāo)準(zhǔn)一致，’C549到Am27C010單方向的地址線和信號(hào)線可以直接連接。

’C549不能承受5V電壓，從Am27C010到’C549方向的數(shù)據(jù)線不能直接連接，需加一個(gè)緩沖器。

2023/3/963DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)(2)

DSP芯片與5V器件的接口

②

緩沖器的選擇

可以選擇雙電壓供電的緩沖器，也可以選擇3.3V單電壓供電并能承受5V電壓的緩沖器，如選擇74LVC16245緩沖器。

74LVC16245器件是一個(gè)雙向收發(fā)器，可以用作2個(gè)8位或1個(gè)16位收發(fā)器。工作電壓為2.7~3.6V。

74LVC16245的功能表

OEDIR

功

能

LLH

LH×

B→

AA→

B隔

離

OE：輸出使能控制端，用來選擇器件工作(雙側(cè)相互隔離)；

DIR：數(shù)據(jù)方向控制端。用來控制數(shù)據(jù)的傳輸方向。

2023/3/964DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)(2)

DSP芯片與5V器件的接口

③

接口電路

Am27C010是EPROM存儲(chǔ)器，數(shù)據(jù)總線是單向的，從Am27C010流向DSP芯片。Am27C010

D0~D7A0~A16CEOE

TMS320VC5402D0~D7A0~A16MSTRB74LVC162452023/3/965DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.4DSP存儲(chǔ)器和I/O的擴(kuò)展

對于數(shù)據(jù)運(yùn)算量和存儲(chǔ)容量要求較高的系統(tǒng)，在應(yīng)用DSP芯片作為核心器件時(shí),由于芯片自身的內(nèi)存和I/O資源有限，往往需要存儲(chǔ)器和I/O的擴(kuò)展。

在進(jìn)行DSP外部存儲(chǔ)器擴(kuò)展之前，必須了解DSP片上存儲(chǔ)資源，并根據(jù)應(yīng)用需求來擴(kuò)展存儲(chǔ)空間。當(dāng)片上存儲(chǔ)資源不能滿足系統(tǒng)設(shè)計(jì)的要求時(shí)，就需要進(jìn)行外部存儲(chǔ)器擴(kuò)展。

2023/3/966DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.4DSP存儲(chǔ)器和I/O的擴(kuò)展外部存儲(chǔ)器主要分為兩類。

ROM

RAM

包括EPROM、E2PROM和FLASH等。

分為靜態(tài)RAM(SRAM)和動(dòng)態(tài)RAM(DRAM)

ROM主要用于存儲(chǔ)用戶的程序和系統(tǒng)常數(shù)表,一般映射在程序存儲(chǔ)空間。

RAM常選擇速度較高的快速RAM,既可以用作程序空間的存儲(chǔ)器,也可以用作數(shù)據(jù)空間的存儲(chǔ)器。2023/3/967DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.4DSP存儲(chǔ)器和I/O的擴(kuò)展

’C54x的地址總線有16~23條，芯片的型號(hào)不同其配置的地址總線也不同。

’C5402芯片共有20根地址線，最多可以擴(kuò)展1M字外部程序存儲(chǔ)空間，其中高4位地址線(A19~A16)是受XPC寄存器控制。

擴(kuò)展程序存儲(chǔ)器時(shí),除了考慮地址空間分配外,關(guān)鍵是存儲(chǔ)器讀寫控制和片選控制與DSP的外部地址總線、數(shù)據(jù)總線及控制總線的時(shí)序配合。

8.4.1

程序存儲(chǔ)器的擴(kuò)展2023/3/968DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)程序存儲(chǔ)器有三種工作方式:8.4.1

程序存儲(chǔ)器的擴(kuò)展1.程序存儲(chǔ)器的工作方式

①讀操作

程序存儲(chǔ)器只能進(jìn)行讀操作。

②維持操作

③編程操作

當(dāng)編程電源加規(guī)定的電壓，片選和讀允許端加要求的電平，通過編程器可將數(shù)據(jù)固化到存儲(chǔ)器中，完成編程操作。

若存儲(chǔ)器的片選信號(hào)CE和輸出使能信號(hào)OE為低電平時(shí)，地址線所選中單元的內(nèi)容出現(xiàn)在數(shù)據(jù)總線上，實(shí)現(xiàn)讀操作。

當(dāng)片選信號(hào)CE為高電平時(shí)，存儲(chǔ)器處于維持狀態(tài)，芯片的地址和數(shù)據(jù)總線為高阻狀態(tài)，存儲(chǔ)器不占用地址和數(shù)據(jù)總線。2023/3/969DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.4.1

程序存儲(chǔ)器的擴(kuò)展2.擴(kuò)展程序存儲(chǔ)器①注意事項(xiàng)

根據(jù)應(yīng)用系統(tǒng)的容量選擇存儲(chǔ)芯片容量；

根據(jù)CPU工作頻率，選取滿足最大讀取時(shí)間、電源容差、工作溫度等性能的芯片；

選擇邏輯控制芯片，以滿足程序擴(kuò)展、數(shù)據(jù)擴(kuò)展和I/O擴(kuò)展的兼容；

與5V存儲(chǔ)器擴(kuò)展時(shí)，要考慮電平轉(zhuǎn)換。2023/3/970DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)2.擴(kuò)展程序存儲(chǔ)器②FLASH存儲(chǔ)器

FLASH存儲(chǔ)器與EPROM相比，具有更高的性能價(jià)格比，而且體積小、功耗低、可電擦寫、使用方便，并且3.3V的FLASH可以直接與DSP芯片連接。

AT29LV1024是1M位的FLASH存儲(chǔ)器。

地址線：A0~A15；

控制線：

數(shù)據(jù)線：I/O0~I/O15；

CE—片選信號(hào)；

WE—編程寫信號(hào)；OE—輸出使能信號(hào)。2023/3/971DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)2.擴(kuò)展程序存儲(chǔ)器③存儲(chǔ)器擴(kuò)展

擴(kuò)展連接圖：

’C54xDBABR/WPS1616

AT29LV1024I/OAWECEOE

原理：

當(dāng)PS=0時(shí)，CE=0，進(jìn)行讀操作；

當(dāng)PS=1時(shí)，CE=1，

地址和數(shù)據(jù)線呈高阻。

若只擴(kuò)展一片程序存儲(chǔ)器，可將CPU存儲(chǔ)器選通信號(hào)MSTRB與存儲(chǔ)器輸出使能OE連接。

當(dāng)PS=0，MSTRB=0時(shí)，可對存儲(chǔ)器進(jìn)行讀操作。

2023/3/972DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.4DSP存儲(chǔ)器和I/O的擴(kuò)展8.4.2

數(shù)據(jù)存儲(chǔ)器的擴(kuò)展1.

數(shù)據(jù)存儲(chǔ)器ICSI64LV16

ICSI64LV16是一種高速數(shù)據(jù)存儲(chǔ)器，其容量64K字×16。

地址線：A15~A0；

控制線：

數(shù)據(jù)線：I/O15~I/O0；CE—片選信號(hào)；OE—讀選通信號(hào)；WE—寫選通信號(hào)；UB—高字節(jié)選通信號(hào)；LB—低字節(jié)選通信號(hào)。2023/3/973DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.4.2

數(shù)據(jù)存儲(chǔ)器的擴(kuò)展1.

數(shù)據(jù)存儲(chǔ)器ICSI64LV16

結(jié)構(gòu)圖：譯碼器存儲(chǔ)器陣列I/O列控制I/O電路控制電路A15~A0I/O15~I/O8I/O7~I/O0CEWEOEUBLBICSI64LV16結(jié)構(gòu)2023/3/974DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.4.2

數(shù)據(jù)存儲(chǔ)器的擴(kuò)展1.

數(shù)據(jù)存儲(chǔ)器ICSI64LV16

ICSI64LV16功能表

WECEOEUBLBI/O15~I/O8

I/O7~I/O0

工作模式

×H

×××高阻

高阻

未選中

H×LL

H××H

×H

高阻高阻

高阻高阻

禁止輸出

HHH

LLL

LLL

HLLLHL高阻數(shù)據(jù)輸出數(shù)據(jù)輸出

數(shù)據(jù)輸出高阻數(shù)據(jù)輸出

讀操作

LLL

LLL

×××HLL

LHL

高阻數(shù)據(jù)輸入數(shù)據(jù)輸入

數(shù)據(jù)輸入高阻數(shù)據(jù)輸入

寫操作

2023/3/975DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.4.2

數(shù)據(jù)存儲(chǔ)器的擴(kuò)展2.

存儲(chǔ)器擴(kuò)展連接

’C54x

DBABR/WDS

ICSI64LV16I/O15~0A15~0WECEUBLBOE16162023/3/976DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.4DSP存儲(chǔ)器和I/O的擴(kuò)展8.4.3

I/O的擴(kuò)展應(yīng)用

在實(shí)際應(yīng)用中，許多DSP系統(tǒng)需要輸入和輸出接口。鍵盤和顯示器作為常用的輸入輸出設(shè)備，在便攜式儀器、手機(jī)等產(chǎn)品中得到了廣泛地應(yīng)用。使用液晶模塊和非編碼鍵盤可以很方便地作為I/O設(shè)備與DSP芯片連接。

下面以TMS320VC5402芯片、EPSON的液晶顯示模塊TCM—A0902和非編碼鍵盤為例，介紹DSP芯片的I/O擴(kuò)展和軟件驅(qū)動(dòng)程序的設(shè)計(jì)。

2023/3/977DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.4.3

I/O的擴(kuò)展應(yīng)用1.顯示器連接與驅(qū)動(dòng)

復(fù)位端，低電平有效；

(1)液晶模塊TCM-A0902的引腳CS：

片選信號(hào)，低電平有效；

RD：讀信號(hào)端，高電平有效；

WR：

寫信號(hào)端，低電平有效；

A0：寄存器選擇端；

當(dāng)A0=0時(shí)，選擇命令寄存器；當(dāng)A0=1時(shí)，選擇數(shù)據(jù)寄存器。

DB7~DB0：數(shù)據(jù)線。

RESET：

2023/3/978DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.4.3

I/O的擴(kuò)展應(yīng)用1.顯示器連接與驅(qū)動(dòng)(2)連接圖

TMS320VC5402

DB7~0RSR/WIOSTRBA12

A13TCM-A0902DB7~DB0RESETRDWRCSA0≥118命令端口地址：

COMMP=CFFFH

數(shù)據(jù)端口地址：

DATAP=EFFFH

2023/3/979DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)(3)驅(qū)動(dòng)程序

LD#lcd_data,DPNOPST#DTYSET,lcd_dataCALLwritecommST#031H,lcd_dataCALLwritddataST#PDINV,lcd_dataCALLwritecommST#SLPOFF,lcd_dataCALLwritecomm初始化液晶程序

；設(shè)定頁指針lcd_data；送DTYSET命令字#DTYSET；調(diào)寫命令字子程序writecomm:PORTWlcd_data,COMMPCALLdelayRET

；寫命令字子程序

；輸出命令字

；調(diào)延時(shí)子程序

；子程序返回；送顯示數(shù)據(jù)031H；調(diào)寫數(shù)據(jù)子程序writedata:PORTWlcd_data,DATAPCALLdelayRET；送PDINV命令字#PDINV；調(diào)寫命令字子程序；送SLPOFF命令字#SLPOFF；調(diào)寫命令字子程序；設(shè)置液晶亮度程序ST#VOLCTL,lcd_dataCALLwritecommST#010H,lcd_dataCALLwritedata；送設(shè)定亮度命令字#VOLCTL；調(diào)寫命令字子程序；送亮度數(shù)據(jù)010H；調(diào)寫數(shù)據(jù)子程序

；寫數(shù)據(jù)子程序

；輸出顯示數(shù)據(jù)

；調(diào)延時(shí)子程序

；子程序返回2023/3/980DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)8.4.3

I/O的擴(kuò)展應(yīng)用2.鍵盤的連接與驅(qū)動(dòng)鍵盤作為常用的輸入設(shè)備應(yīng)用十分廣泛。它是由若干個(gè)按鍵所組成的開關(guān)陣列，分為編碼鍵盤和非編碼鍵盤兩種。

編碼鍵盤除了設(shè)有按鍵外，還包括有識(shí)別按鍵閉合產(chǎn)生鍵碼的硬件電路，只要有按鍵閉合，硬件電路就能產(chǎn)生這個(gè)按鍵的鍵碼，并產(chǎn)生一個(gè)脈沖信號(hào)，以通知CPU接收鍵碼。這種鍵盤的使用比較方便，不需要編寫很多的程序，但使用的硬件電路比較復(fù)雜。

非編碼鍵盤是由一些按鍵排列成的行列式開關(guān)矩陣。按鍵的作用只是簡單地實(shí)現(xiàn)開關(guān)的接通和斷開，在相應(yīng)的程序配合下才能產(chǎn)生按鍵的鍵碼。

非編碼鍵盤硬件電路極為簡單，幾乎不需要附加什么硬件電路，故能廣泛用于各種微處理器所組成的系統(tǒng)中。

2023/3/981DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)2.鍵盤的連接與驅(qū)動(dòng)

由于’C5402芯片的I/O資源有限，常用鎖存器擴(kuò)展成I/O口來組成非編碼鍵盤。

常用的鎖存器有74HC573。

邏輯符號(hào)：

OEVcc1D1Q2D2Q3D74HC5733Q4D4Q5D5Q6D6Q7D7Q8D8QGNDLE真值表：

輸

入輸

出OE

LE

DQL

H

HL

H

LL

L

XH

X

XHLQ0Z(1)鎖存器74HC5732023/3/982DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)2.鍵盤的連接與驅(qū)動(dòng)

通過74HC573鎖存器擴(kuò)展的鍵盤由行鎖存器、列鎖存器和3×5矩陣式鍵盤組成。(2)擴(kuò)展鍵盤的組成

兩端口的地址分別為：

讀鍵盤端口地址：RKEYP=7FFFH；

寫鍵盤端口地址：WKEYP=BFFFH。

該鍵盤占用兩個(gè)I/O端口，分別為：

行鎖存器為輸出口，作為寫鍵盤端口；列鎖存器為輸入口，作為讀鍵盤端口。

2023/3/983DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)2.鍵盤的連接與驅(qū)動(dòng)

連接圖：(2)擴(kuò)展鍵盤的組成TMS320VC5402

IOSTRBA14DB7~0A15ISHC573OEQ1Q2LEQ3Q4DBQ5HC573QBD1D2OED3

LE≥1VddVddGND≥12023/3/984DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)2.鍵盤的連接與驅(qū)動(dòng)(3)工作原理

’C5402

IOSTRBA14DB7~0A15ISHC573OEQ1Q2LEQ3Q4DBQ5≥1HC573QBD1D2OED3

LE≥1VddVddGND

①

按鍵的識(shí)別

寫端口輸出，WKEYP=00000H；

讀端口輸入，讀RKEYP。

判斷RKEYP值。

如果RKEYP=111，則無按鍵按下；

如果RKEYP≠111，則有按鍵按下。

2023/3/985DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)(3)工作原理

’C5402

IOSTRBA14DB7~0A15ISHC573OEQ1Q2LEQ3Q4DBQ5≥1HC573QBD1D2OED3

LE≥1VddVddGND

①

按鍵的識(shí)別

②行掃描確定按鍵的位置行掃描：依次給每行線輸入0信號(hào)，檢測所對應(yīng)的列信號(hào)。

從WKEYP口依次輸出行代碼:

11110—X0；11101—X1；11011—X2；10111—X3；01111—X4。由RKEYP口讀入狀態(tài)

查詢讀入的數(shù)據(jù)，確定列代碼。110—Y0；101—Y1；011—Y2。

2023/3/986DSP原理及應(yīng)用第8章TMS320C54x的硬件設(shè)計(jì)(3)工作原理

’C5402

IOSTRBA14DB7~0A15ISHC573OEQ1Q2LEQ3Q4DBQ5≥1HC573QBD1D2OED3

LE≥1VddVddGND

①

按鍵的識(shí)別

②行掃描確定按鍵的位置

③

按鍵防抖

檢測到有按鍵按下后，延遲10~20ms，然后再進(jìn)行行掃描。

④確定鍵值

鍵值=[行碼][列碼]例如：確定X鍵的鍵值。X

X鍵的行代碼X2=11011，

列代碼Y1=101，

X鍵碼=X2