國開（中央電大）《計算機組成原理》網(wǎng)上形考任務試題及答案

國開（中央電大）《計算機組成原理》網(wǎng)上形考任務試題及答案國開（中央電大）《計算機組成原理》網(wǎng)上形考任務試題及答案形考任務一一、單項選擇題（每小題6分，共36分1.下列數(shù)中最小的數(shù)。(B)A.（1010011）2B.（42）8C.（10011000）BCDD.（5A）162.某計算機字長16位，采用補碼定點小數(shù)表示，符號位為1位，數(shù)值位為 15位，則可表示的最大正小數(shù)為 ，最小負小數(shù)(C)兩個補碼數(shù)相加，在符號位相同時有可能產(chǎn)生溢出，符號位不同。(D)會產(chǎn)生溢出也有可能產(chǎn)生溢出C.不一定會產(chǎn)生溢出4.已知原=010100，[X]= A.010100B.001011C.1010115.已知原=110100，[X]= A.110100B.001011C.1010116.已知原=110100，[X]= A.101100B.001100C.101011二、多項選擇題（每小題9分，共36分）機器數(shù)中，零的表示形式不唯一的A.原碼B.補碼C.移碼ASCII編(BC)87128共有256個字符有64個控制字符相對補碼而言，移。A.僅用于表示小數(shù)B.僅用于浮點數(shù)的階碼部分C.僅用于浮點數(shù)的尾數(shù)部分D.1表示正號，0表示負號當碼距d=4時，海明校驗碼具。A.檢錯能力糾錯能力1112122三、判斷題出。對數(shù)。錯置。對兩補碼相加，采用1溢出。錯形考任務二一、單選題加法器采用并行進位的目的A.提高加法器的速度B.C.優(yōu)化加法器結(jié)構組成一個運算器需要多個部件，但下面所列 不是組成運器的部件。A.狀態(tài)寄存器B.數(shù)據(jù)總線C.算術邏輯運算單元D.地址寄存器運算器的主要功能是進A.邏輯運算算術運算浮點數(shù)范圍和精度取決A.階碼的位數(shù)和尾數(shù)的位數(shù)B.階碼采用的編碼和尾數(shù)的位數(shù)C.階碼和尾數(shù)采用的編碼D.階碼采用的位數(shù)和尾數(shù)的編碼邏輯運算中的“邏輯加”是A.與運算B.或運算C.非運算D.異或運算下列說法正確的是。采用雙符號位補碼進行加減運算可以避免溢出C.只有將兩個正數(shù)相加時才有可能產(chǎn)生溢出D.只有帶符號數(shù)的運算才有可能產(chǎn)生溢出二、多選題請從下面表示浮點運算器的描述中選出描述正確的句子是 A.浮點運算器可用兩個定點運算器部件來實現(xiàn)B.階碼部件可實現(xiàn)加、減、乘、除四種運算C對于階碼和尾數(shù)都用補碼表示的浮點數(shù)，判斷運算結(jié)果是否規(guī)格化，錯誤的方法。A.階符和數(shù)符相同B.階符和數(shù)符相異C.數(shù)符與尾數(shù)小數(shù)點后第一位數(shù)字相同D.數(shù)符與尾數(shù)小數(shù)點后第一位數(shù)字相異三、判斷題運算器內(nèi)部寄存器的個數(shù)與系統(tǒng)運行的速度無關。（）錯MIPS計算機的運算器部件，主要由128個寄存器組成的寄存器堆和一個執(zhí)行數(shù)據(jù)運算的ALU（）對運算器芯片Am2901包含三組三位控制信號，分別用來控制8（）對數(shù)。（）錯計算機硬件能直接識別和運行的只能程序。A.機器語言B.匯編語言C.高級語言D.VHDL輸入輸出指令的功能。A.進行算術運算和邏輯運算CPU進行CPU和I/O指令執(zhí)行時無需訪問內(nèi)存尋找操作數(shù)的尋址方式。A.直接尋址方式B.間接尋址方式C.變址尋址方式變址尋址方式中，操作數(shù)的有效地址等于 內(nèi)容加上形地址。A.基址寄存器B.變址寄存器C.堆棧寄存器D.程序計數(shù)器相對尋址方式中，若指令中地址碼為X，則操作數(shù)地址。（B）A.XB.(PC)+X+X+X堆棧尋址的原則。A.先進先出B.后進后出C.后進先出指令中用到的數(shù)據(jù)可以來。A.通用寄存器B.微程序存儲器CF.磁盤指令系統(tǒng)中采用不同的尋址方式的目的。A.降低指令譯碼的難度B.提高指令讀取的速度C.實現(xiàn)程序控制三、判斷題一個指令周期通常包含讀取指令、指令譯碼、ALU執(zhí)行、內(nèi)存5（）錯計算機的指令越多，功能越強越好。錯址。（）錯上形式地址。（）對形考任務四一、單選題控制器的功能。A.執(zhí)行語言翻譯B.C.支持匯編程序在控制器中，部件 能提供指令在內(nèi)存中的地址，服務讀取指令，并接收下條將被執(zhí)行的指令的地址。IPARIRPC每一條指令的執(zhí)行時通常有①讀取指令、②執(zhí)行指令、③分指令等幾個步驟，他們的執(zhí)行順序應該。A.①讀取指令、②執(zhí)行指令、③分析指令B.①讀取指令、③分析指令、②執(zhí)行指令C.③分析指令、②執(zhí)行指令、①讀取指令D.②執(zhí)行指令、①讀取指令、③分析指令硬連線控制器中，使用 來區(qū)別指令不同的執(zhí)行步驟。A.節(jié)拍發(fā)生器B.指令寄存器CD.控制信號形成部件微程序控制器中，機器指令與微指令的關系。A.一條微指令由若干條機器指令組成 B.一段機器指令組成的程可由一條微指令來執(zhí)行每一條機器指令由一條微指令來執(zhí)行每一條機器指令由一段用微指令編成的微程序來解釋執(zhí)6.指令流水線需要處理3個方面問題。B.結(jié)構相關、數(shù)據(jù)相關、邏輯相關C.結(jié)構相關、邏輯相關、控制相關中央處理器包。A.運算器控制器CD.輸入輸出接口下列的。（ABC）取指令操作是控制器固有的功能，不需要根據(jù)指令要求進行指令長度相同的情況下，所有取指令的操作都是相同的 C.單線CPU中，一條指令讀取后PC的值是下一條指令的地址D.計算機中一個字的長度是16位三、判斷題程序計數(shù)器PC主要用于解決指令的執(zhí)行次序。對微程序控制器的運行速度一般要比硬連線控制器更快。錯制信號。（）錯不同階段并行完成流水線中不同指令的不同功能。（）對形考任務五一、單選題下列部件（設備）中，存取速度最快的。A.光盤存儲器B.CPUC.軟盤存儲器某SRAM芯片，其容量為1K×8位，加上電源端和接地端，該芯片引出線的最少數(shù)目應。A.23B.25C.50D.20在主存和CPU之間增加Cache的目的。A.擴大主存的容量CPUCPU代替CPU中的寄存器工作RAM芯片串聯(lián)的目的是，并聯(lián)的目的。A.增加存儲器字長，提高存儲器速度B.增加存儲單元數(shù)量，增加存儲器字長C.提高存儲器速度，增加存儲單元數(shù)量D.降低存儲器的平均價格，增加存儲器字長和輔助存儲器相比，主存儲器的特點。A.容量小，速度快，成本高B.容量小，速度快，成本低C.容量小，速度慢，成本高采用虛擬存儲器的目的是為。（B）A.給用戶提供比主存容量大得多的物理編程空B.給用戶提供比主存容量大得多的邏輯編程空間C.提高主存的速度D.擴大輔存的存取空間二、多選題停電后存儲的信息將會丟。A.靜態(tài)存儲器動態(tài)存儲器對主存儲器的基本操作包。A.讀出信息B.寫入信息C.清除信息存儲芯片中包括存儲體、讀寫電路、地址譯碼電路和控制電路。（）對使用高速緩存是為了提高主存的容量。錯使用高速緩存是為了提高主存的容量。錯在Cache的地址映像中，全相聯(lián)映像是指主存中的任意一字塊Cache（）對形考任務六一、單選題在數(shù)據(jù)傳送過程中，數(shù)據(jù)由串行變并行或由并行變串行，這轉(zhuǎn)換是由接口電路中實現(xiàn)的。鎖存器移位寄存器C在獨立編址方式下，存儲單元和I/O設備是靠來區(qū)分的。（A）AB.不同的數(shù)據(jù)和指令代碼C.數(shù)據(jù)寄存器隨著CPU速度的不斷提升，程序查詢方式很少被采用的原因是 。（D）B.硬件結(jié)構簡單C.CPU與外設串行工作D.CPU與外設并行工作中斷允許觸發(fā)器用。A.表示外設是否提出了中斷請求B.CPU是否響應了中斷請求C.CPU是否正在進行中斷處理D.開放或關閉可屏蔽硬中斷在采用DMA方式的I/O系統(tǒng)中，其基本思想是之間建直接的數(shù)據(jù)通路。A.CPU與外設B.主存與外設C.CPU與主存D.外設與外設周期挪用方式常用的輸入輸出中。A.直接存