基于 DSP 的信號處理系統(tǒng)的硬件設計

1、基于 DSP 的信號處理系統(tǒng)的硬件設計張曉潔，楊春金 武漢理工大學信息工程學院，武漢（430070） E-mail：zljlj8384163 摘要：本論文簡述了信號相位差測量技術，以數(shù)字信號處理器為核心的處理平臺，實現(xiàn)了 一種基于 DSP 的相關分析法測量相位差的方法。根據(jù) DSP 的功能特點設計了一種適合低頻 信號的數(shù)據(jù)采集和數(shù)據(jù)通信電路；探討了相關分析算法測量信號相位差的特點以及數(shù)據(jù)處理影響，設計了合適的算法.關鍵詞：DSP；相位差；相關分析1引言DSP 是一種具有特殊結構的微處理器。DSP 的內部采用程序總線和數(shù)據(jù)總線分開的總 線結構，具有專門的處理器，廣泛采用流水線操作，提供特殊的數(shù)字

2、信號指令，可以用來快 速的實現(xiàn)各種數(shù)字信號處理算法。根據(jù)數(shù)字信號處理的要求，DSP 一般具有以下特點:(l ) 在一個指令周期內，可完成一次乘法和一次加法。(2) 程序和數(shù)據(jù)空間分開，可以同時訪問指令和數(shù)據(jù)。(3) 片內具有快速 RAM，通?？赏ㄟ^獨立的數(shù)據(jù)總線，在兩塊芯片中同時訪問。(4) 具有低開銷或無開銷的循環(huán)及跳轉的硬件支持(5) 快速的中斷處理和硬件 I/O 接口支持。(6) 具有單周期內操作的多個硬件地址產生器。(7) 可以并行執(zhí)行多個操作。(8) 支持流水線操作，使取值、譯碼、取操作數(shù)和執(zhí)行等操作可以重疊執(zhí)行。目前主流的 DSP 生產廠家有 TI，ADI 公司、朗訊公司和摩托羅拉

3、公司，產品線覆蓋了 從低端的 8 位定點運算到高端的 32 位定點和浮點運算。DSP 主要適用于需要大量重復運算 的場合，目前廣泛應用于通訊、醫(yī)療儀器、多媒體和雷達信號處理等領域1。2相位差信號同頻信號的相位差是現(xiàn)代社會應用中重要的測試參數(shù)，相位差的測量是電氣測量的一項 基本內容，其含義為兩個同頻率周期信號的相位差值2。在實際工作中我們可以根據(jù)原聲和 回聲信號的相位差測量兩物體之間的距離、障礙物形狀和溫度等。此外，同頻率正弦信號的 相位差測量在工業(yè)自動化、智能控制及通訊電子等許多領域都有著廣泛的應用，如電工領域 中的電機功角測試，介質材料損耗角的確定等等。因此如何精確的測量出兩個同頻信號的相

4、位差就顯得猶為重要。 相位差測量方法分析傳統(tǒng)的測量相位差的方法很多，有示波器測量法，將相位差轉化為時間間隔法，電壓測 量法等。通常的測量方法是對兩個輸入信號進行調理，應用過零檢測的方發(fā)使其變換成兩個 方波，然后對這兩個方波進行比較得到鑒相脈沖，即相位差脈寬。再由鑒相脈沖來控制計數(shù) 器的開停，即用高頻時鐘脈沖去填充兩個信號的相位差，從而實現(xiàn)相位差的測量。而計數(shù)電路計數(shù)是以時鐘信號的上升沿為觸發(fā)信號的，所以由這種方法測得 內的時鐘脈沖個數(shù) N，僅僅反映了 內所包含的時鐘脈沖上升沿的個數(shù)，N *Tclk 也就無法準確的反映鑒相脈寬T 。這是由計數(shù)方法本身所帶來的誤差，在相位差測量中是無法避免的。當相

5、位差脈寬遠遠大于用于計數(shù)的高頻時鐘脈沖周期時，這個誤差完全可以忽略不計。在實際的測量電路中，由于受限于電子元器件物理特性的影響，前端的信號調理電路和 過零檢測電路勢必會帶來方波信號相對于輸入信號過零點的偏移，所以得到的方波信號的相 位實際上是原始輸入信號的相位和調理電路及過零檢測電路導致相位差的綜合相位。這些都 是相位差測量中不得不考慮的誤差。除了過零檢測法，頻譜分析法是將信號變換到頻域范圍 內進行比較，為了達到一定的精度，其采樣點不能太少，由此引起的計算量很大，而且存在 “柵欄效應”和“泄漏”現(xiàn)象3。采用相關分析算法測量信號的相位差，可以克服這些缺點。特別是對于相關函數(shù)具有很強的噪聲抑制能力

6、，將比傳統(tǒng)的過零檢測法和頻譜分析法具有優(yōu)越性，它具有測量準確，抗 干擾能力強和響應速度快等特點4。 相位差測量原理如圖 1 所示，u1 (t ) 為被測信號，u2 (t ) 為延時后的被測信號，u1 (t ) 顯然和 u2 (t ) 的頻率 相同。由上圖可以看出，T1 為延時的時間，T 為被測信號的周期，那么測得T1 和T 的比值，112 = 360o * (T / T ) 可以計算得到u (t ) 和 u (t ) 的相位差。u1 u2T1T 相關分析法圖 1 被測信號 u1 (t ) 和 u2 (t ) 波形圖相關分析算法是利用兩同頻正弦信號的互相關函數(shù)零時刻值與其相位差的余弦值成正 比的

7、原理獲得相位差5。由于相關函數(shù)具有很強的噪聲抑制能力，它具有測量準確，抗干擾 能力強和響應速度快等特點。信號的相關是指信號與信號之間的關聯(lián)程度，進而說明了信號變化的快慢。在描述同一 信號變化的快慢時用自相關來描述，自相關函數(shù)如公式6（2-1）：Rx (t1 , t2 ) = x1 x2 f ( x1, x2 ; t1 , t2 )dx1dx2 在描述不同信號變化的快慢時用互相關來描述，互相關函數(shù)如公式（2-3）：Rxy (t1 , t2 ) = xyf ( x,y; t1 , t2 )dxdy 由于噪聲通常與信號不相關，因而相關函數(shù)有很好的噪聲抑制能力。（2-2）（2-3）相關分析測量法基于兩

8、同頻正弦信號的互相關函數(shù)零時刻值與其相位差的余弦值成正比的原理獲得相位差。特別是對于低頻信號的相位差測量由于其抑噪能力而降低了誤差。 假設有兩個同頻且疊有噪聲的信號 x(t ) 和 y(t ) ：x(t) = A sin(t + 1 ) + N x (t)y(t ) = B sin(t + 2 ) + N y (t ) 其中 N x (t ) 和 N y (t ) 為噪聲，兩信號的互相關函數(shù)為：（2-4）（2-5）TR ( ) = 1x(t ) y(t + )dtTxy01 TT= A sin(t + ) + N(t)B sin(t + ) + N(t )dt（2-6）當 = 0 時，Rxy0

9、1 T(0) =T 0T1xx(t ) y(t )dt2y（2-7）= 1 A sin(t + ) + N(t)B sin(t + ) + N(t )dtT1x2y0由于噪聲與信號不相關，且兩噪聲也不相關，并利用三角函數(shù)的正交性可得到：TR (0) = 1AB sin 2 (t ) cosdt = AB cos( )（2-8）xy即有：T0cos = cos(1 2 ) = 2 *212Rxy (0)AB（2-9）R = arccos 2 * xy(0)（2-10）AB由此可知，計算出兩個信號的幅值A，B，以及它們在 = 0 的互相關函數(shù) Rxy (0) ，即可求 出相位差 。但對于A，B不能

10、用常規(guī)的方法求得，因為信號疊加有噪聲。為此，我們用自相關的方法得到A，B的值。性能分析：由于噪聲信號通常與有效信號的相關性很小，因而此方法有很好的噪聲抑制 能力。此方法不存在像時間差法那樣的由于過零比較帶來的誤差，也沒有“相-幅”特性，且 前級電路簡單，當采樣點的個數(shù)為很多個周期的時候，非整周期采樣帶來的誤差可以減小。 但是，由于 A/D 變換器的量化位數(shù)是有限的，所以存在量化誤差，另外由于信號在傳輸過 程中有噪聲疊加，會引起隨機誤差。要想高精度的測量相位值，就必須整周期采樣。2.4相位差測量方法的比較和精度分析傳統(tǒng)相位差測量方法的測量誤差主要來自對模擬信號的處理過程中，如模擬濾波器在濾 除干

11、擾的同時由于元件參數(shù)的離散性，測量元件受環(huán)境的影響以及元件老化帶來的影響都會 引入測量誤差；又如信號經過比較器時由于比較器門限電壓的存入而造成測量誤差，這些誤 差都很難準確估量，也很難消除。傳統(tǒng)的相位差測量方法無法應用于要求精度高、相位信號微弱以及高背景噪聲條件下。相比之下，基于 DSP 信號處理和相位差測量技術在以下方面有很大的優(yōu)勢。（1）基于 DSP 的測量方法在理論上可以達到很高的測量精度。 我們考慮測量信號的初相： N 12 nm N x(n) sin() = arctan n =1 （2-11） N 1=2 nm x(n) cos() n =1N由式（2-11）可以看出，決定測量誤差

12、的最大因素不是對信號的采樣速度和采樣點數(shù)，而是對 x(n) 采樣量化誤差和對 cos(2 nm / N ) 和 sin(2 nm / N ) 計算時的舍入，他們都歸結于 DSP 的有限字長效應。例如，假設采用 12 位的 A/D，量化誤差為 1/4096，而等式右邊的分子分母對誤差都呈同方向變化，因此最終得到的計算結果的誤差已經很小了。（2）基于 DSP 的測量，很大一部分用軟件代替了傳統(tǒng)的硬件測量，這樣不僅消除了硬 件之間信號傳遞的干擾和不可靠性，而且節(jié)省了測量系統(tǒng)的成本。同時，軟件代替硬件之后 使系統(tǒng)不受溫度和時間老化等因素的影響，濾波器和求解器性能穩(wěn)定。3. 硬件設計 系統(tǒng)功能本論文設計

13、的 DSP 信號處理系統(tǒng)的主要功能是：首先由基準信號模塊產生指定頻率的 標準正弦信號，通過 AD 器件，按要求對輸入的模擬低頻信號進行采樣，將數(shù)據(jù)存儲到 DSP 的內部存儲區(qū)，然后進行算法的處理，這些處理包括低頻信號的預處理、相位差算法等的實 現(xiàn)。、系統(tǒng)的硬件設計主要考慮在滿足系統(tǒng)的功能和設計要求條件下，以及芯片的元器件市 場供貨情況，選擇、確定系統(tǒng)硬件組成。信號處理系統(tǒng)主要由 DSP 芯片和周圍功能模塊組 成。DSP 芯片選用低功耗、功能強大的 TMS320C5416 DSP 芯片，配合周圍的模塊，包括電 源模塊、擴展存儲器模塊、AD 轉換模塊、系統(tǒng)復位模塊、時鐘電路、串口通信模塊等，實 現(xiàn)

14、了一個 DSP 信號處理的硬件最小系統(tǒng)。 系統(tǒng)功能系統(tǒng)的組成原理框圖如圖 2 所示。本系統(tǒng)主要由 DSP 的供電電路、時鐘電路、復位電 路、存儲器接口、A/D 接口、多通道緩沖串口以及仿真接口組成。信號進入 AD 轉換器，串 行 AD 將模擬信號保持、采樣、量化后，由 DSP 的多通道串口 McBSP 將數(shù)據(jù)傳輸?shù)?DSP 內部處理。DSP 芯片在完成數(shù)據(jù)處理功能的同時，還負責對 AD 的初始化，對電源和復位模 塊協(xié)調等任務。電源模塊提供處理系統(tǒng)所需的兩種電壓：3.3V、1.8V，同時保證提供足夠的 負載電流?？梢钥焖僮x取的 SRAM 芯片作為程序空間使用，在程序啟動階段，F(xiàn)LASH 芯片 內

15、部的程序源代碼和固定數(shù)據(jù)，被系統(tǒng)啟動程序 Bootloader 搬移到外部程序區(qū)(即 SRAM)內， 高速運行。AD 轉換器負責按設定的采樣率、精度和增益將模擬信號轉化為數(shù)字信號，通過 串口傳輸給 DSP 處理器。3.3硬件具體設計圖 2 系統(tǒng)結構圖 內部存儲器設置C5416 DSP 片內提供了 32K×16bit 的 ROM 和 128K×16bit 的 SRAM。其中 ROM 內部包 含的 Bootloader 程序在系統(tǒng)上電時能把外部存儲器中的源程序調到內部存儲器中，允許源程 序存放在速度較慢的外部存儲器中，降低了硬件資源的成本，片內 ROM 由廠家定制，位于 程序空

16、間的 0xF0000xFFFF。片內 RAM 分為兩個大小都為 64K 的塊，其中 DARAM 和 SARAM 各有 8 塊 8K×16bit。在 DARAM 中，其中的 4 塊定位在數(shù)據(jù)空間 0x00800x7FFF（當 OVLY=1 時，可以被映射到程序/數(shù)據(jù)空間）。剩下的 4 塊 DARAM 被定位到程序空間0x180000x1FFFF。通過設置 DROM=1 可使定位在程序空間的 0x180000x1FFFF 的 RAM 映射到數(shù)據(jù)空間。在一個周期內它支持兩次讀操作，或者一次讀操作和一次寫操作。SARAM 被定位到程序空間 0x280000x2FFFF 和 0x380000x

17、3FFFF。對于一般應用，正常工作時 盡量采用內部 RAM，需做如下設置：（1）設置 MP / MC = 0 ，使芯片工作在微計算機方式下。（2）設置 OVLY = 1 ，使片內的 0x00800x7FFF 既映射在程序區(qū)，又映射在數(shù)據(jù)區(qū)。（3）設置 DROM = 1 ，以便在數(shù)據(jù)區(qū)訪問片內的 ROM 區(qū)。 信號采集模塊根據(jù)方案設計，本文的系統(tǒng)選用 AD7328 作為數(shù)據(jù)采集的 A/D 轉換芯片。AD7328 是美 國模擬器件公司（Analog Devices）生產的具有輸入高阻抗的 8 通道 13 位 ADC，軟件設置 輸入范圍為±2.5V、±5V、±10V，并

18、且功耗降低了 85%，最大的采樣率是 1MSPS，完全能夠 滿足我們的采樣要求。其外圍接口的電路如圖 3 所示。圖 3 AD7328 的連接電路圖AD7328 采用的是串行數(shù)據(jù)接收與發(fā)送方式，根據(jù) AD7328 的接口時序圖，C5416 DSP的 McBSP 串行接口工作于 SPI 模式時可直接與 AD7328 進行連接而不需要其他的外圍電路。 論文中利用 C5416 的 McBSP0 口與 AD7328 進行連接，采用的時鐘停止模式配置為： CLKSTP=11，CLKXP=1。如圖 3-6 所示，AD7328 芯片的 CS 引腳連接到 DSP 的 BFSX0 作為片選信號，當CS 為 低電平

19、時表示選通 AD 芯片；DIN 引腳連接到 BDX0 作為接收數(shù)據(jù)線；DOUT 引腳連接到 BDR0 作為輸出數(shù)據(jù)線；SCLK 引腳連接到 BCLKX0，以 DSP 產生的時鐘頻率為基準。AD7328 利用寫寄存器命令來控制選擇采樣的端口，由于 AD7328 芯片本身設計的原因， 當寫第一個命令字時，接收到的數(shù)據(jù)不準確，寫第二個命令字時，接收到的數(shù)據(jù)為第一幀數(shù) 據(jù)，因此其采集的一幀數(shù)據(jù)應予以丟棄。 外部存儲器模塊SST39VF160 是一個 1M×16 的 CMOS 多功能 Flash（MPF）器件，由 SST 特有的高性 能 SuperFlash 技術制造而成， SST39VF16

20、0 的寫（編程或擦除）操作電源電壓為 3.3V。由 于 SST39VF160 芯片讀寫使能都是低電平有效，因此我們采用 74HC32（或門）和一個反相 器來控制 FALSH 的讀寫，其接口電路示意圖如圖 4 所示。圖 4 SST39VF160 與 DSP 的接口示意圖C5416 的 DS 引腳與 FLASH 芯片的 CE 連接作為片選信號。 R/ W 是高電平時為 DSP 的讀信號，通過一個反相器成為低電平信號，再與 MSTRB 經過或門產生 FLASH 的讀信號。 R/ W 是低電平時為 DSP 的寫信號，它直接與 MSTRB 經過或門產生 FLASH 的寫信號。 基準信號產生模塊 本模塊主

21、要目的是為了產生指定頻率的標準正弦波信號，產生的信號連接到 AD 芯片的其中一路輸入端口作為基準信號。生成正弦信號的方法很多，可以通過軟件編程實現(xiàn)，也可以使用信號發(fā)生芯片?？紤]到系統(tǒng)的實時性要求，為了不增加 DSP 算法的復雜度，我們選 用了 AD9833，它是基于可編程信號發(fā)生器。AD9833 是 ADI 公司生產的一款低功耗，可編程波形發(fā)生器，能夠產生正弦波、三角波、 方波輸出。波形發(fā)生器廣泛應用于各種測量，激勵和時域響應領域。AD9833 無需外接元件， 輸出頻率和相位都可通過軟件編程，易于調節(jié)。頻率寄存器是 28 位的，主頻時鐘為 25 MHz 時，精度為 Hz；主頻時鐘為 1 MHz

22、 時，精度可以達到 04 Hz。AD9833 是一塊完全集成的 DDS（Direct Digital Frequency Synthesis）電路，僅需要 1 個外部參考時鐘、1 個低精度電阻器和一些解耦電容器就能產生高達 12.5 MHz 的正弦波7。 除了產生射頻信號外，該電路還廣泛應用于各種調制解調方案，這些方案全都用在數(shù)字領域。 采用 DSP 技術能夠把復雜的調制解調算法簡單化，而且很精確。圖 5 給出了 AD9833 的外 部硬件電路連接圖。圖 5 AD9833 的外部連接電路圖外接有源晶體振蕩器的輸出送給 AD9833 作為主頻時鐘，DSP 的串口采用主動工作方 式，即用 SDAT

23、A 口發(fā)送數(shù)據(jù)，為了與 AD9833 的時序相配合，DSP 的接口時鐘（SCLK 信 號）方式選擇有延時的下降沿，F(xiàn)SYNC1 作為電路選通信號，F(xiàn)SYNC1 為低電平時 AD9833 被選通。4總結論文主要探討了相關分析算法測量信號相位差的特點以及數(shù)據(jù)處理影響，設計了合適的 算法,介紹了 DSP 硬件平臺的基本構成，分別介紹了基于 DSP 芯片的主要硬件模塊設計，如 外部存儲器模塊，信號采集模塊，基準信號采集模塊，每個模塊都給出了詳細的說明。參考文獻1Eyre J, Bier J. The evolution of DSP processors. Signal Processing Maga

24、zine, IEEE, 2000. 17(2):4351 2張鵬，徐進，曹建榮一種基于數(shù)字分析的相位差測量方法計算機測量與控制2004.12(3)3Togami M, Sumiyoshi T, Amano A. Stepwise Phase Difference Restoration Method for Sound SourceLocalization using Multiple Microphone Pairs. Acoustics. 200:111711204劉燦濤，趙偉，袁俊基于數(shù)字相關原理的相位差測量新方法計量學報，2002.23(3) 5何冬明，楊新志，薛忠杰基于算法的 DSP 硬件結