終極內(nèi)存技術(shù)指南（完整進階版）

為電腦中必不可少的三大件之一(其余的兩個是主板與CPU)，內(nèi)存是決定系統(tǒng)性能的關(guān)像一個臨時的倉庫，負責(zé)數(shù)據(jù)的中轉(zhuǎn)、暫存……名的ave也不過，從這期間(2001年初至今)各媒體讀者對這類文章的反映來看，喜歡內(nèi)存技術(shù)的玩當(dāng)時控制內(nèi)存與CPU之間數(shù)據(jù)交換的北橋芯片也因此將內(nèi)存總線的數(shù)據(jù)位寬等同于CPU數(shù)據(jù)總線的位寬，而這個位寬就稱之為物理Bank(PhysicalBank，下文簡稱P-Bank)的位寬。U kitkkM簡單地說，SDRAM的內(nèi)部是一個存儲陣列。因為如果是管道式存儲(就如排隊買票)，就很樣，先指定一個行(Row)，再指定一個列(Column)，我們就可以準確地找到所需要的單片尋址的基本原理。對于內(nèi)存，這個單元格可稱為存儲單元,那么這個表格(存儲陣列)叫什么呢？它就是邏輯Bank(LogicalBank，下文簡稱L-Bank)。中的存儲單元稱為Word(此處代表位的集合而不是字節(jié)的集合)。存儲單元數(shù)量=行數(shù)×列數(shù)(得到一個L-Bank的存儲單元數(shù)量)×L-Bank的數(shù)量M單位是兆(英文簡寫M，精確值是1048576，芯片容量表示方法多種不同的設(shè)計呢？這主要是為了滿足不同領(lǐng)域的需則沒有任何限制。高位寬的芯片可以讓DIMM的設(shè)計簡單一些(因為所用的芯芯片容量相同時，這種DIMM的容量就肯定比不上采用低位寬芯片的模組，因d能只考慮一種位寬的設(shè)計，而是要顧及多種位寬，然后盡量給出一個通的不同，數(shù)量也不同)。被選中的芯片將同時接收或讀取數(shù)據(jù)，所以要有一個片選信號。3、最后就是對被選中的芯片進行統(tǒng)一的行/列(存儲單元)尋址。地址線數(shù)量要根據(jù)芯片SDRAM128Mbit(32M×4)SDRAM內(nèi)部結(jié)構(gòu)圖(點擊放大)預(yù)充電和刷新的含義在下文有講述，關(guān)鍵的階段就在于模式寄存器(MR，ModeRegister)活動狀態(tài)(Active)，然后再確定列。雖然之前要進行片選和L-Bank的定址，但它們與行由于是二進制表示法，所以共有4096個行(212=4096)，A0-A11的不同數(shù)值就確定了具體kSDRAM中，行地址與列地址線是共用的。不過，讀/寫的命令是怎么發(fā)出的LX表示高低電平均沒有影響)。此表中，除了自刷新命令外，所有命讀寫操作示意圖，讀取命令與列地址一塊發(fā)出(當(dāng)WE#為低電平是即為寫命令)SCAS存儲陣列電子元件響應(yīng)時間(從一種狀態(tài)到另一種狀態(tài)變化的過程)所制定的延遲。tRCD(DQ)輸出到內(nèi)存總線上了。但是在CAS發(fā)出之后，仍要經(jīng)過一定的時間才能有數(shù)據(jù)輸出，CAS讀取命令發(fā)出到第一筆數(shù)據(jù)輸出的這段時間，被定義為CL(CASLatency，CAS潛時，WE#為有效狀態(tài)。了保證數(shù)據(jù)的可靠寫入，都會留出足夠的寫入/校正時間(tWR，WriteRecoveryTime)，這個操作也被稱作寫回(WriteBack)。tWR至少占用一個時鐘周期或再多一點(時鐘頻率突發(fā)(Burst)是指在同一行中相鄰的存儲單元連續(xù)進行數(shù)據(jù)傳輸?shù)姆绞剑B續(xù)傳輸所涉及到存儲單元(列)的數(shù)量就是突發(fā)長度(BurstLengths，簡稱BL)。個存儲單元進行尋址，如果要連續(xù)讀/寫就還要對當(dāng)前存儲單元的下一送列地址與讀/寫命令(行地址不變，所以不用再對行O存就會依次地自動對后面相應(yīng)數(shù)量的存儲單元進行讀/寫操作而不再需但每次都要發(fā)送列地址與命令信息，控制資源占用極大控制好兩段突發(fā)讀取命令的間隔周期(與BL相同)即可做到連續(xù)的突發(fā)傳輸設(shè)定。突發(fā)讀/單一寫，表示讀操作是突發(fā)傳輸，寫操作則只是一個個行，準備打開新行的操作就是預(yù)充電(Precharge)。預(yù)充電可以通過命令控制，也可以通存儲體位線電壓的比較來判斷邏輯值的)，以準備新行的工作。具體而言，就是將S-AMP需入一個指定的電壓(即1/2電容電壓)，而不是接地，以幫助重寫時的比較與判斷。(上圖可點擊放大)預(yù)充電能與讀操作同時進行預(yù)充電能與讀操作同時進行都要考慮寫回延遲操作而使讀/寫操作后都有一定的延遲，但從本文的介紹中(上圖可點擊放大)延遲對于SRAM(靜態(tài)內(nèi)存，無需刷新仍能保留數(shù)據(jù))取得成本優(yōu)勢的同時所付出的代價。EDataI/OMask，簡稱DQM)技術(shù)。通過DQM，內(nèi)存可以控制(上圖可點擊放大)(上圖可點擊放大)貨物基地(主板)連接著物資(數(shù)據(jù))的供求方?；氐呢浳镎{(diào)度廠房(北橋芯片)掌管著若干個用于臨時供貨/生產(chǎn)與存儲的倉庫基地(P-Bank)，它們通常隸屬于某一倉儲集團(DIMM)，這種基地與調(diào)度廠房之間必須由64條傳送帶聯(lián)系著(P-Bank位寬)，每條傳送帶一次只能運送一個標準的貨物(1bit數(shù)據(jù))，而且一次至少要傳送64個標準貨物，這是它們之間的約定，倉庫基地必須滿足。(上圖可點擊放大)k的規(guī)模都相當(dāng)大，每個大倉庫為基地提供16條傳送帶(芯片位寬為16bit)， 的儲藏間(列)，每個儲藏間可以放置16個標準貨物，雖然子倉庫的規(guī)模很大，倉庫基地有一個區(qū)號(片選)，另外還有四個子倉庫號碼(L-Bank地址)，是所工作。每個子倉庫都有一個自己的生產(chǎn)車間(讀出放大器)負責(zé)指定貨物的生產(chǎn)，并且每個大倉庫都有一個外運站(數(shù)據(jù)輸出寄存器)和寄存托運處(數(shù)據(jù)輸入寄存運工運送到指定儲藏間。那么它是如何與調(diào)度廠房協(xié)同工作的度人員開根據(jù)貨主的要求給指定的子倉庫打電話，電話號碼是：區(qū)號+子倉庫號碼+樓層分機(片選+L-Bank尋址+行有效/選通)。那一層的搬運工接到電話后就開始準備工作。2、當(dāng)搬運工點亮所有儲藏間的門牌(tRCD)之后，調(diào)度人員會告訴搬運工，貨物在經(jīng)過指定的時間后開始將貨物扔到傳送帶上，傳送真正出現(xiàn)在送往調(diào)度廠房的傳送帶上的這段時間稱之為“輸出潛伏期”(CL)，而出延遲”(tAC)，它體現(xiàn)了值班人員的反應(yīng)時間和生產(chǎn)車間的效率，也影響著倉庫基地所在集團(DIMM)的名聲。工作的同時，由于電話對于編號相同的子倉庫是并聯(lián)的，所以其物還要送回儲藏間保管，這是必須的，但如果沒有要充電命令)，這一切必須要在指定時間里(tRP)完成，然后才能給新的樓層打電后，就將這一層中所有房間的貨物都拿到生產(chǎn)車間進行翻新 話(關(guān)閉行)就可以休息了，他們稱這種工作為“貨物清理返運”(預(yù)充電)。這A)。時，調(diào)度員在向子倉庫發(fā)送貨物的同時就給指定的樓層打的時間了，他們稱之為貨物堆放時間(tWR)，必須給足搬運工們這一時間，而不干其他的工作，否則他們會令貨物丟失并罷工……DRAM描述，謹供輔助性理解本專題，嚴謹?shù)牟僮餍碌腻e誤概念。)影響性能的主要時序參數(shù)能遇到的幾種情況(分析寫入操作時k此時可直接發(fā)送列尋址命令，數(shù)據(jù)讀取前的總耗時僅為CL，這就是所謂的背靠背(Backto時就是tRP+tRCD+CL，這種情況我們稱之為頁錯失(PM，PageMiss)。PHR的方法(上圖可點擊放大)k三、增加PFHR的方法在進行預(yù)充電前盡可能多的接收多個工作命令，以達到背靠背的效果，此時就只剩下CL所造成的讀取延遲了(寫入時沒有延遲)。ns右)，否則工作行的數(shù)據(jù)將有丟失的危險。那么這也就意味著一個工作行從有效(選通)開始，可以有120000ns的持續(xù)工作時間而不用進行預(yù)充電。顯然，只要北橋 PFHR里的同時打開不是指對多行同時尋址 是北橋所支持的最大值但還不到理論極限的話，就需要一個替換策果只有一個L-Bank，那么除非是背靠背式的操作(PFH)，否則tRP、tRCD、CL(讀取時)頁命中率之間的關(guān)系了。PHR基本上可以等于“(L-Bank數(shù)-1)/L-Bank數(shù)”。五、讀/寫延遲不同對性能所造成的影響(上圖可點擊放大)L(上圖可點擊放大)Z而定六、BL對性能的影響L/寫操作。(上圖可點擊放大)0頁：如日中天——DDRSDRAM(上)(上圖可點擊放大)DDR基本原理(上圖可點擊放大)DRAM部總線位寬)=2×芯片位寬(也可稱為芯片I/O總線位寬)的設(shè)計，就是所謂的兩位預(yù)取 (2-bitPrefetch)，有的公司則貼切的稱之為2-nPrefetch(n代表芯片位寬)。二、DDRSDRAM與SDRAM的不同(上圖可點擊放大)Set1頁：如日中天——DDRSDRAM(下)操作，所以輸出時的同步很難控制，只能限制在一定的時間范圍內(nèi)，數(shù)據(jù)在各處是，由于各數(shù)據(jù)信號都會有一個邏輯電平保持周期，即使發(fā)送時不同步，在(上圖可點擊放大)WRITECommandtothefirstcorrespondingrisingedgeofDQS)，對于這個時間大家另外，DDR內(nèi)存的數(shù)據(jù)真正寫入由于要經(jīng)過更多步驟的處理，所以寫回時間(tWR)也明顯同步就是一種正/負延遲，如果延遲不可避免，那么若是ement一個是時鐘比較法(CC，ClockComparator)。CFM是測量外部時鐘的頻率周期，然后以此正12頁：昔日貴族——RambusDRAM(一)DDRSDRAMRambusDRAM稱RDRAM)之間的恩怨，很多人現(xiàn)在還是津津樂道。的sDRAM(上圖可點擊放大)為例進行介紹)。MemoryModule，Rambus接口內(nèi)存模組)，如果主板允許，完全可以設(shè)計一個超長的內(nèi)存插tyRDRAM的結(jié)構(gòu)簡介(上圖可點擊放大)U13頁：昔日貴族——RambusDRAM(二)北橋動態(tài)寫入(如芯片地址、自刷新模式等)，有的則是出廠時就設(shè)置好不能更改的(如刷都分為兩種，一種是正常的讀/寫操作命令，一種是芯片操作命令(如數(shù)據(jù)掩碼、預(yù)充電、刷新、電源管理等)?，F(xiàn)在我們就看看行與列讀/寫命令包都包含哪些信息。息組成14頁：昔日貴族——RambusDRAM(三)多通道模組s (寫)與合并(讀)，兩個通道的RIMM缺一不可并要求結(jié)構(gòu)完全一致，因為尋址信號是一(上圖可點擊放大)s系統(tǒng)結(jié)構(gòu)B、極低電壓的差分RSL信號(DRSL)，降低電源消耗并保證信號質(zhì)量與制造成本。信號電C、八倍數(shù)據(jù)流技術(shù)(ODR，OctalDataRate)。目前采用黃石技術(shù)的RDRAM，時鐘頻率仍D、固定相位技術(shù)(FlexPhase)，使內(nèi)存生產(chǎn)者不再費力的去調(diào)校PCB的設(shè)計以減少延遲/15頁：昔日貴族——RambusDRAM(四)鐘周期(加上命令包時間)，即30ns，共計80ns。顯然，時鐘頻率越高，延遲就會越短。(上圖可點擊放大)較這個對比表是東芝公司經(jīng)過反復(fù)實驗而得出的結(jié)論，它是通過一些典型的操作(如寫-讀-讀)，結(jié)合不同頁命中情況下的時序，以及刷新對內(nèi)存操作的影響等分析而得出的。由于芯片組還很難找到(至少850E不支持)。在820時代，RDRAM已經(jīng)完成，不會有大的改動，所以通過這些“試驗性”芯片，我們?nèi)钥烧莆誅DR量時，內(nèi)部時鐘必須降低(除非數(shù)據(jù)傳輸不是情況，如果不滿足要求，則通過設(shè)定突發(fā)長度的地址線來傳送上拉/下拉電阻等級(加一檔不過，據(jù)一些廠商的技術(shù)人員介紹，一般情況下有DQS#(差分DQS時)就基本可以保證同nation(上圖可點擊放大)模組進行終結(jié)操作S有效命令發(fā)出，避免造成命令沖突而被迫延后的情況發(fā)生，但讀/寫操作并沒有因此AdditiveLatency)，與CL一樣，單位為時鐘周期數(shù)。AL+CL被定義為讀取潛伏期(RL，ReadLatency)，相應(yīng)的，DDR-Ⅱ還對寫入潛伏期(WL，WriteLatency)制定了標準，WL(上圖可點擊放大)三星公司展示的DDR-333(下)與DDR-400(上)內(nèi)存模組I工作(時鐘)頻率下保證數(shù)據(jù)的可靠。只有當(dāng)DDR-Ⅱ依靠自身的特有功能與設(shè)計來獲得更CSP——WLP(WaferLevelPackaging，晶圓級封裝)，它是比CSP更為貼近芯片尺寸的封功能的芯片統(tǒng)一封裝(如一顆嵌入式CPU+DRAM芯片)。(