PCB經(jīng)典百問(wèn)復(fù)習(xí)進(jìn)程

1、Good is good, but better carries it.精益求精，善益求善。PCB經(jīng)典百問(wèn)-PCB經(jīng)典百問(wèn).txt老子忽悠孩子叫教育，孩子忽悠老子叫欺騙，互相忽悠叫代溝。男人這花花世界，我要用什么顏色來(lái)吸引你。Q:請(qǐng)問(wèn)就你個(gè)人觀點(diǎn)而言：針對(duì)模擬電路（微波、高頻、低頻）、數(shù)字電路（微波、高頻、低頻）、模擬和數(shù)字混合電路（微波、高頻、低頻），目前PCB設(shè)計(jì)哪一種EDA工具有較好的性能價(jià)格比（含仿真）？可否分別說(shuō)明。A:限于本人應(yīng)用的了解，無(wú)法深入地比較EDA工具的性能價(jià)格比，選擇軟件要按照所應(yīng)用范疇來(lái)講，我主張的原則是夠用就好。常規(guī)的電路設(shè)計(jì)，INNOVEDA的PADS就非常不錯(cuò)，

2、且有配合用的仿真軟件，而這類設(shè)計(jì)往往占據(jù)了70%的應(yīng)用場(chǎng)合。在做高速電路設(shè)計(jì)，模擬和數(shù)字混合電路，采用Cadence的解決方案應(yīng)該屬于性能價(jià)格比較好的軟件，當(dāng)然Mentor的性能還是非常不錯(cuò)的，特別是它的設(shè)計(jì)流程管理方面應(yīng)該是最為優(yōu)秀的。以上觀點(diǎn)純屬個(gè)人觀點(diǎn)！Q:當(dāng)一個(gè)系統(tǒng)中既存在有RF小信號(hào)，又有高速時(shí)鐘信號(hào)時(shí)，通常我們采用數(shù)/模分開(kāi)布局，通過(guò)物理隔離、濾波等方式減少電磁干擾，但是這樣對(duì)于小型化、高集成以及減小結(jié)構(gòu)加工成本來(lái)說(shuō)當(dāng)然不利，而且效果仍然不一定滿意，因?yàn)椴还苁菙?shù)字接地還是模擬接地點(diǎn)，最后都會(huì)接到機(jī)殼地上去，從而使得干擾通過(guò)接地耦合到前端，這是我們非常頭痛的問(wèn)題，想請(qǐng)教專家這方面的措

3、施。A:既有RF小信號(hào)，又有高速時(shí)鐘信號(hào)的情況較為復(fù)雜，干擾的原因需要做仔細(xì)的分析，并相應(yīng)的嘗試用不同的方法來(lái)解決。要按照具體的應(yīng)用來(lái)看，可以嘗試一下以下的方法。0：存在RF小信號(hào)，高速時(shí)鐘信號(hào)時(shí)，首先是要將電源的供應(yīng)分開(kāi)，不宜采用開(kāi)關(guān)電源，可以選用線性電源。1：選擇RF小信號(hào)，高速時(shí)鐘信號(hào)其中的一種信號(hào)，連接采用屏蔽電纜的方式，應(yīng)該可以。2：將數(shù)字的接地點(diǎn)與電源的地相連（要求電源的隔離度較好）,模擬接地點(diǎn)接到機(jī)殼地上。3：嘗試采用濾波的方式去除干擾。Q:線路板設(shè)計(jì)如果考慮EMC，必定提高不少成本。請(qǐng)問(wèn)如何盡可能的答道EMC要求，又不致帶太大的成本壓力？謝謝。A:在實(shí)際應(yīng)用中僅僅依靠印制板設(shè)計(jì)

4、是無(wú)法從根本上解決問(wèn)題的，但是我們可以通過(guò)印制板來(lái)改善它：合理的器件布局，主要是感性的器件的放置，盡可能的短的布線連接，同時(shí)合理的接地分配，在可能的情況下將板上所有器件的Chassisground用專門(mén)的一層連接在一起，設(shè)計(jì)專門(mén)的并與設(shè)備的外殼緊密相連的結(jié)合點(diǎn)。在選擇器件時(shí)，應(yīng)就低不就高，用慢不用快的原則。Q:我希望PCB方面：1.做PCB的自動(dòng)布線。2.（1）+熱分析3.（1）+時(shí)序分析4.（1）+阻抗分析5.（1）+（2）+（3）6.（1）+（3）+（4）7.（1）+（2）+（3）+（4）我應(yīng)當(dāng)如何選擇，才能得到最好的性價(jià)比。我希望PLD方面：VHDL編程-仿真-綜合-下載等步驟，我是分別

5、用獨(dú)立的工具好？還是用PLD芯片廠家提供的集成環(huán)境好？A:目前的pcb設(shè)計(jì)軟件中，熱分析都不是強(qiáng)項(xiàng)，所以并不建議選用，其它的功能1.3.4可以選擇PADS或Cadence性能價(jià)格比都不錯(cuò)。PLD的設(shè)計(jì)的初學(xué)者可以采用PLD芯片廠家提供的集成環(huán)境，在做到百萬(wàn)門(mén)以上的設(shè)計(jì)時(shí)可以選用單點(diǎn)工具。網(wǎng)絡(luò)通信設(shè)備的系統(tǒng)電源供應(yīng)設(shè)計(jì)z_ming009發(fā)表于2006-4-2913:03PCB技術(shù)返回版面2Q:pcb設(shè)計(jì)中需要注意哪些問(wèn)題？A:PCB設(shè)計(jì)時(shí)所要注意的問(wèn)題隨著應(yīng)用產(chǎn)品的不同而不同。就象數(shù)字電路與仿真電路要注意的地方不盡相同那樣。以下僅概略的幾個(gè)要注意的原則。1、PCB層疊的決定；包括電源層、地層、走

6、線層的安排，各走線層的走線方向等。這些都會(huì)影響信號(hào)品質(zhì)，甚至電磁輻射問(wèn)題。2、電源和地相關(guān)的走線與過(guò)孔(via)要盡量寬，盡量大。3、不同特性電路的區(qū)域配置。良好的區(qū)域配置對(duì)走線的難易，甚至信號(hào)質(zhì)量都有相當(dāng)大的關(guān)系。4、要配合生產(chǎn)工廠的制造工藝來(lái)設(shè)定DRC(DesignRuleCheck)及與測(cè)試相關(guān)的設(shè)計(jì)(如測(cè)試點(diǎn))。其它與電氣相關(guān)所要注意的問(wèn)題就與電路特性有絕對(duì)的關(guān)系，例如，即便都是數(shù)字電路，是否注意走線的特性阻抗就要視該電路的速度與走線長(zhǎng)短而定。Q:在高速PCB設(shè)計(jì)時(shí)我們使用的軟件都只不過(guò)是對(duì)設(shè)置好的EMC、EMI規(guī)則進(jìn)行檢查，而設(shè)計(jì)者應(yīng)該從那些方面去考慮EMC、EMI的規(guī)則呢怎樣設(shè)置規(guī)

7、則呢我使用的是CADENCE公司的軟件。A:一般EMI/EMC設(shè)計(jì)時(shí)需要同時(shí)考慮輻射(radiated)與傳導(dǎo)(conducted)兩個(gè)方面.前者歸屬于頻率較高的部分(30MHz)后者則是較低頻的部分(30MHz).所以不能只注意高頻而忽略低頻的部分.一個(gè)好的EMI/EMC設(shè)計(jì)必須一開(kāi)始布局時(shí)就要考慮到器件的位置,PCB迭層的安排,重要聯(lián)機(jī)的走法,器件的選擇等,如果這些沒(méi)有事前有較佳的安排,事后解決則會(huì)事倍功半,增加成本.例如時(shí)鐘產(chǎn)生器的位置盡量不要靠近對(duì)外的連接器,高速信號(hào)盡量走內(nèi)層并注意特性阻抗匹配與參考層的連續(xù)以減少反射,器件所推的信號(hào)之斜率(slewrate)盡量小以減低高頻成分,選擇

8、去耦合(decoupling/bypass)電容時(shí)注意其頻率響應(yīng)是否符合需求以降低電源層噪聲.另外,注意高頻信號(hào)電流之回流路徑使其回路面積盡量小(也就是回路阻抗loopimpedance盡量小)以減少輻射.還可以用分割地層的方式以控制高頻噪聲的范圍.最后,適當(dāng)?shù)倪x擇PCB與外殼的接地點(diǎn)(chassisground)。Q:線路板設(shè)計(jì)如果考慮EMC，必定提高不少成本。請(qǐng)問(wèn)如何盡可能的答道EMC要求，又不致帶太大的成本壓力？謝謝。A:PCB板上會(huì)因EMC而增加的成本通常是因增加地層數(shù)目以增強(qiáng)屏蔽效應(yīng)及增加了ferritebead、choke等抑制高頻諧波器件的緣故。除此之外，通常還是需搭配其它機(jī)構(gòu)上

9、的屏蔽結(jié)構(gòu)才能使整個(gè)系統(tǒng)通過(guò)EMC的要求。以下僅就PCB板的設(shè)計(jì)技巧提供幾個(gè)降低電路產(chǎn)生的電磁輻射效應(yīng)。1、盡可能選用信號(hào)斜率(slewrate)較慢的器件，以降低信號(hào)所產(chǎn)生的高頻成分。2、注意高頻器件擺放的位置，不要太靠近對(duì)外的連接器。3、注意高速信號(hào)的阻抗匹配，走線層及其回流電流路徑(returncurrentpath)，以減少高頻的反射與輻射。4、在各器件的電源管腳放置足夠與適當(dāng)?shù)娜ヱ詈想娙菀跃徍碗娫磳雍偷貙由系脑肼?。特別注意電容的頻率響應(yīng)與溫度的特性是否符合設(shè)計(jì)所需。5、對(duì)外的連接器附近的地可與地層做適當(dāng)分割，并將連接器的地就近接到chassisground。6、可適當(dāng)運(yùn)用ground

10、guard/shunttraces在一些特別高速的信號(hào)旁。但要注意guard/shunttraces對(duì)走線特性阻抗的影響。7、電源層比地層內(nèi)縮20H，H為電源層與地層之間的距離。Q:在高速PCB設(shè)計(jì)時(shí)為了防止反射就要考慮阻抗匹配，但由于PCB的加工工藝限制了阻抗的連續(xù)性而仿真又仿不到，在原理圖的設(shè)計(jì)時(shí)怎樣來(lái)考慮這個(gè)問(wèn)題？另外關(guān)于IBIS模型，不知在那里能提供比較準(zhǔn)確的IBIS模型庫(kù)。我們從網(wǎng)上下載的庫(kù)大多數(shù)都不太準(zhǔn)確，很影響仿真的參考性。A:在設(shè)計(jì)高速PCB電路時(shí)，阻抗匹配是設(shè)計(jì)的要素之一。而阻抗值跟走線方式有絕對(duì)的關(guān)系，例如是走在表面層(microstrip)或內(nèi)層(stripline/do

11、ublestripline)，與參考層(電源層或地層)的距離，走線寬度，PCB材質(zhì)等均會(huì)影響走線的特性阻抗值。也就是說(shuō)要在布線后才能確定阻抗值。一般仿真軟件會(huì)因線路模型或所使用的數(shù)學(xué)算法的限制而無(wú)法考慮到一些阻抗不連續(xù)的布線情況，這時(shí)候在原理圖上只能預(yù)留一些terminators(端接)，如串聯(lián)電阻等，來(lái)緩和走線阻抗不連續(xù)的效應(yīng)。真正根本解決問(wèn)題的方法還是布線時(shí)盡量注意避免阻抗不連續(xù)的發(fā)生。IBIS模型的準(zhǔn)確性直接影響到仿真的結(jié)果?；旧螴BIS可看成是實(shí)際芯片I/Obuffer等效電路的電氣特性資料，一般可由SPICE模型轉(zhuǎn)換而得(亦可采用測(cè)量，但限制較多)，而SPICE的資料與芯片制造有絕

12、對(duì)的關(guān)系，所以同樣一個(gè)器件不同芯片廠商提供，其SPICE的資料是不同的，進(jìn)而轉(zhuǎn)換后的IBIS模型內(nèi)之資料也會(huì)隨之而異。也就是說(shuō)，如果用了A廠商的器件，只有他們有能力提供他們器件準(zhǔn)確模型資料，因?yàn)闆](méi)有其它人會(huì)比他們更清楚他們的器件是由何種工藝做出來(lái)的。如果廠商所提供的IBIS不準(zhǔn)確，只能不斷要求該廠商改進(jìn)才是根本解決之道。Q:通常Protel比較流行，市面上的書(shū)也多。請(qǐng)介紹一下Protel,PowerPCB,orCAD等軟件的優(yōu)劣和適用場(chǎng)合。謝謝。A:我沒(méi)有太多使用這些軟件的經(jīng)驗(yàn),以下僅提供幾個(gè)比較的方向：1、使用者的接口是否容易操作；2、推擠線的能力(此項(xiàng)關(guān)系到繞線引擎的強(qiáng)弱)；3、鋪銅箔編輯

13、銅箔的難易；4、走線規(guī)則設(shè)定是否符合設(shè)計(jì)要求；5、機(jī)構(gòu)圖接口的種類；6、零件庫(kù)的創(chuàng)建、管理、調(diào)用等是否容易；7、檢驗(yàn)設(shè)計(jì)錯(cuò)誤的能力是否完善；Q:首先謝謝專家對(duì)本人上一個(gè)問(wèn)題的解答。這次想請(qǐng)教關(guān)于仿真的問(wèn)題。關(guān)于RF電路的PCB仿真，特別是涉及到EMC方面的仿真，我們正在尋求合適的工具。目前在用的Agilent的ADS工具不少人覺(jué)得技術(shù)支持不夠。A:提供兩個(gè)廠商給你參考：1、APSim()2、Ansoft()Q:（1）PROTEL98中如何干預(yù)自動(dòng)布線的走向？（2）PROTEL98中PCB板上已經(jīng)有手工布線，如何設(shè)置，在自動(dòng)布線時(shí)才能不改變PCB板上已經(jīng)布好的線條？A:抱歉，我沒(méi)有使用Prote

14、l的經(jīng)驗(yàn)所以無(wú)法給你建議。Q:當(dāng)一塊PCB板中有多個(gè)數(shù)/模功能塊時(shí)，常規(guī)做法是要將數(shù)/模地分開(kāi)，并分別在一點(diǎn)相連。這樣，一塊PCB板上的地將被分割成多塊，而且如何相互連接也大成問(wèn)題。但有人采用另外一種辦法，即在確保數(shù)/模分開(kāi)布局，且數(shù)/模信號(hào)走線相互不交叉的情況下，整個(gè)PCB板地不做分割，數(shù)/模地都連到這個(gè)地平面上，這樣做有何道理，請(qǐng)專家指教。A:將數(shù)/模地分開(kāi)的原因是因?yàn)閿?shù)字電路在高低電位切換時(shí)會(huì)在電源和地產(chǎn)生噪聲，噪聲的大小跟信號(hào)的速度及電流大小有關(guān)。如果地平面上不分割且由數(shù)字區(qū)域電路所產(chǎn)生的噪聲較大而模擬區(qū)域的電路又非常接近，則即使數(shù)模信號(hào)不交叉，模擬的信號(hào)依然會(huì)被地噪聲干擾。也就是說(shuō)數(shù)

15、模地不分割的方式只能在模擬電路區(qū)域距產(chǎn)生大噪聲的數(shù)字電路區(qū)域較遠(yuǎn)時(shí)使用。另外，數(shù)模信號(hào)走線不能交叉的要求是因?yàn)樗俣壬钥斓臄?shù)字信號(hào)其返回電流路徑(returncurrentpath)會(huì)盡量沿著走線的下方附近的地流回?cái)?shù)字信號(hào)的源頭，若數(shù)模信號(hào)走線交叉，則返回電流所產(chǎn)生的噪聲便會(huì)出現(xiàn)在模擬電路區(qū)域內(nèi)。網(wǎng)絡(luò)通信設(shè)備的系統(tǒng)電源供應(yīng)設(shè)計(jì)z_ming009發(fā)表于2006-4-2913:04PCB技術(shù)返回版面真的要加酷了Q：pcb設(shè)計(jì)中需要注意哪些問(wèn)題？APCB設(shè)計(jì)時(shí)所要注意的問(wèn)題隨著應(yīng)用產(chǎn)品的不同而不同。就象數(shù)字電路與仿真電路要注意的地方不盡相同那樣。以下僅概略的幾個(gè)要注意的原則。1、PCB層疊的決定；包括

16、電源層、地層、走線層的安排，各走線層的走線方向等。這些都會(huì)影響信號(hào)品質(zhì)，甚至電磁輻射問(wèn)題。2、電源和地相關(guān)的走線與過(guò)孔(via)要盡量寬，盡量大。3、不同特性電路的區(qū)域配置。良好的區(qū)域配置對(duì)走線的難易，甚至信號(hào)質(zhì)量都有相當(dāng)大的關(guān)系。4、要配合生產(chǎn)工廠的制造工藝來(lái)設(shè)定DRC(DesignRuleCheck)及與測(cè)試相關(guān)的設(shè)計(jì)(如測(cè)試點(diǎn))。其它與電氣相關(guān)所要注意的問(wèn)題就與電路特性有絕對(duì)的關(guān)系，例如，即便都是數(shù)字電路，是否注意走線的特性阻抗就要視該電路的速度與走線長(zhǎng)短而定。Q：線路板設(shè)計(jì)如果考慮EMC，必定提高不少成本。請(qǐng)問(wèn)如何盡可能的答道EMC要求，又不致帶太大的成本壓力？謝謝。QPCB板上會(huì)因E

17、MC而增加的成本通常是因增加地層數(shù)目以增強(qiáng)屏蔽效應(yīng)及增加了ferritebead、choke等抑制高頻諧波器件的緣故。除此之外，通常還是需搭配其它機(jī)構(gòu)上的屏蔽結(jié)構(gòu)才能使整個(gè)系統(tǒng)通過(guò)EMC的要求。以下僅就PCB板的設(shè)計(jì)技巧提供幾個(gè)降低電路產(chǎn)生的電磁輻射效應(yīng)。1、盡可能選用信號(hào)斜率(slewrate)較慢的器件，以降低信號(hào)所產(chǎn)生的高頻成分。2、注意高頻器件擺放的位置，不要太靠近對(duì)外的連接器。3、注意高速信號(hào)的阻抗匹配，走線層及其回流電流路徑(returncurrentpath)，以減少高頻的反射與輻射。4、在各器件的電源管腳放置足夠與適當(dāng)?shù)娜ヱ詈想娙菀跃徍碗娫磳雍偷貙由系脑肼?。特別注意電容的頻率響

18、應(yīng)與溫度的特性是否符合設(shè)計(jì)所需。5、對(duì)外的連接器附近的地可與地層做適當(dāng)分割，并將連接器的地就近接到chassisground。6、可適當(dāng)運(yùn)用groundguard/shunttraces在一些特別高速的信號(hào)旁。但要注意guard/shunttraces對(duì)走線特性阻抗的影響。7、電源層比地層內(nèi)縮20H，H為電源層與地層之間的距離。Q：關(guān)于PCB設(shè)計(jì)中的阻抗匹配問(wèn)題在高速PCB設(shè)計(jì)時(shí)為了防止反射就要考慮阻抗匹配，但由于PCB的加工工藝限制了阻抗的連續(xù)性而仿真又仿不到，在原理圖的設(shè)計(jì)時(shí)怎樣來(lái)考慮這個(gè)問(wèn)題？另外關(guān)于IBIS模型，不知在那里能提供比較準(zhǔn)確的IBIS模型庫(kù)。我們從網(wǎng)上下載的庫(kù)大多數(shù)都不太準(zhǔn)

19、確，很影響仿真的參考性。A在設(shè)計(jì)高速PCB電路時(shí)，阻抗匹配是設(shè)計(jì)的要素之一。而阻抗值跟走線方式有絕對(duì)的關(guān)系，例如是走在表面層(microstrip)或內(nèi)層(stripline/doublestripline)，與參考層(電源層或地層)的距離，走線寬度，PCB材質(zhì)等均會(huì)影響走線的特性阻抗值。也就是說(shuō)要在布線后才能確定阻抗值。一般仿真軟件會(huì)因線路模型或所使用的數(shù)學(xué)算法的限制而無(wú)法考慮到一些阻抗不連續(xù)的布線情況，這時(shí)候在原理圖上只能預(yù)留一些terminators(端接)，如串聯(lián)電阻等，來(lái)緩和走線阻抗不連續(xù)的效應(yīng)。真正根本解決問(wèn)題的方法還是布線時(shí)盡量注意避免阻抗不連續(xù)的發(fā)生。IBIS模型的準(zhǔn)確性直接影

20、響到仿真的結(jié)果。基本上IBIS可看成是實(shí)際芯片I/Obuffer等效電路的電氣特性資料，一般可由SPICE模型轉(zhuǎn)換而得(亦可采用測(cè)量，但限制較多)，而SPICE的資料與芯片制造有絕對(duì)的關(guān)系，所以同樣一個(gè)器件不同芯片廠商提供，其SPICE的資料是不同的，進(jìn)而轉(zhuǎn)換后的IBIS模型內(nèi)之資料也會(huì)隨之而異。也就是說(shuō)，如果用了A廠商的器件，只有他們有能力提供他們器件準(zhǔn)確模型資料，因?yàn)闆](méi)有其它人會(huì)比他們更清楚他們的器件是由何種工藝做出來(lái)的。如果廠商所提供的IBIS不準(zhǔn)確，只能不斷要求該廠商改進(jìn)才是根本解決之道。網(wǎng)絡(luò)通信設(shè)備的系統(tǒng)電源供應(yīng)設(shè)計(jì)z_ming009發(fā)表于2006-4-2913:05PCB技術(shù)返回版

21、面而且還要頂起來(lái)Q：如何估算特性阻抗。A（1）能否提供一些經(jīng)驗(yàn)數(shù)據(jù)、公式和方法來(lái)估算布線的阻抗。（2）當(dāng)無(wú)法滿足阻抗匹配的要求時(shí)，是在信號(hào)線的末端加并聯(lián)的匹配電阻好，還是在信號(hào)線上加串聯(lián)的匹配電阻好。（3）差分信號(hào)線中間可否加地線。1.以下提供兩個(gè)常被參考的特性阻抗公式：a.微帶線(microstrip)Z=87/sqrt(Er+1.41)ln5.98H/(0.8W+T)其中，W為線寬，T為走線的銅皮厚度，H為走線到參考平面的距離，Er是PCB板材質(zhì)的介電常數(shù)(dielectricconstant)。此公式必須在0.1(W/H)2.0及1(Er)15的情況才能應(yīng)用。b.帶狀線(striplin

22、e)Z=60/sqrt(Er)ln4H/0.67(T+0.8W)其中，H為兩參考平面的距離，并且走線位于兩參考平面的中間。此公式必須在W/H0.35及T/H100MHz）高密度PCB設(shè)計(jì)中的技巧?A在設(shè)計(jì)高速高密度PCB時(shí)，串?dāng)_(crosstalkinterference)確實(shí)是要特別注意的，因?yàn)樗鼘?duì)時(shí)序(timing)與信號(hào)完整性(signalintegrity)有很大的影響。以下提供幾個(gè)注意的地方：1.控制走線特性阻抗的連續(xù)與匹配。2.走線間距的大小。一般常看到的間距為兩倍線寬?？梢酝高^(guò)仿真來(lái)知道走線間距對(duì)時(shí)序及信號(hào)完整性的影響，找出可容忍的最小間距。不同芯片信號(hào)的結(jié)果可能不同。3.選擇適

23、當(dāng)?shù)亩私臃绞健?.避免上下相鄰兩層的走線方向相同，甚至有走線正好上下重迭在一起，因?yàn)檫@種串?dāng)_比同層相鄰走線的情形還大。5.利用盲埋孔(blind/buriedvia)來(lái)增加走線面積。但是PCB板的制作成本會(huì)增加。在實(shí)際執(zhí)行時(shí)確實(shí)很難達(dá)到完全平行與等長(zhǎng)，不過(guò)還是要盡量做到。除此以外，可以預(yù)留差分端接和共模端接，以緩和對(duì)時(shí)序與信號(hào)完整性的影響。Q：對(duì)于lvds低壓差分信號(hào)，原則上是布線等長(zhǎng)、平行，但實(shí)際上較難實(shí)現(xiàn)，是否能提供一些經(jīng)驗(yàn)？貴公司產(chǎn)品是否有試用版？A差分信號(hào)布線時(shí)要求等長(zhǎng)且平行的原因有下列幾點(diǎn)：1.平行的目的是要確保差分阻抗的完整性。平行間距不同的地方就等于是差分阻抗不連續(xù)。2.等長(zhǎng)的目

24、的是想要確保時(shí)序(timing)的準(zhǔn)確與對(duì)稱性。因?yàn)椴罘中盘?hào)的時(shí)序跟這兩個(gè)信號(hào)交*點(diǎn)(或相對(duì)電壓差值)有關(guān)，如果不等長(zhǎng)，則此交*點(diǎn)不會(huì)出現(xiàn)在信號(hào)振幅(swingamplitude)的中間，也會(huì)造成相鄰兩個(gè)時(shí)間間隔(timeinterval)不對(duì)稱，增加時(shí)序控制的難度。3.不等長(zhǎng)也會(huì)增加共模(commonmode)信號(hào)的成分，影響信號(hào)完整性(signalintegrity)。Q：請(qǐng)問(wèn)，模擬電源處的濾波經(jīng)常是用LC電路。但是，我發(fā)現(xiàn)有時(shí)LC比RC濾波效果差，請(qǐng)問(wèn)這是為什么，濾波時(shí)選用電感，電容值的方法是什么？ALC與RC濾波效果的比較必須考慮所要濾掉的頻帶與電感值的選擇是否恰當(dāng)。因?yàn)殡姼械母锌?r

25、eactance)大小與電感值和頻率有關(guān)。如果電源的噪聲頻率較低，而電感值又不夠大，這時(shí)濾波效果可能不如RC。但是，使用RC濾波要付出的代價(jià)是電阻本身會(huì)耗能，效率較差，且要注意所選電阻能承受的功率。電感值的選用除了考慮所想濾掉的噪聲頻率外，還要考慮瞬時(shí)電流的反應(yīng)能力。如果LC的輸出端會(huì)有機(jī)會(huì)需要瞬間輸出大電流，則電感值太大會(huì)阻礙此大電流流經(jīng)此電感的速度，增加紋波噪聲(ripplenoise)。電容值則和所能容忍的紋波噪聲規(guī)范值的大小有關(guān)。紋波噪聲值要求越小，電容值會(huì)較大。而電容的ESR/ESL也會(huì)有影響。另外，如果這LC是放在開(kāi)關(guān)式電源(switchingregulationpower)的輸出

26、端時(shí)，還要注意此LC所產(chǎn)生的極點(diǎn)零點(diǎn)(pole/zero)對(duì)負(fù)反饋控制(negativefeedbackcontrol)回路穩(wěn)定度的影響。網(wǎng)絡(luò)通信設(shè)備的系統(tǒng)電源供應(yīng)設(shè)計(jì)z_ming009發(fā)表于2006-4-2913:06PCB技術(shù)返回版面還有Q:請(qǐng)問(wèn)專家GSM手機(jī)PCB設(shè)計(jì)有什么要求和技巧?A:手機(jī)PCB設(shè)計(jì)上的挑戰(zhàn)在于兩個(gè)地方：一是板面積小，二是有RF的電路。因?yàn)榭捎玫陌迕娣e有限，而又有數(shù)個(gè)不同特性的電路區(qū)域，如RF電路、電源電路、話音模擬電路、一般的數(shù)字電路等，它們都各有不同的設(shè)計(jì)需求。1、首先必須將RF與非RF的電路在板子上做適當(dāng)?shù)膮^(qū)隔。因?yàn)镽F的電源、地、及阻抗設(shè)計(jì)規(guī)范較嚴(yán)格。2、因?yàn)?/p>

27、板面積小，可能需要用盲埋孔(blind/buriedvia)以增加走線面積。3、注意話音模擬電路的走線，不要被其它數(shù)字電路，RF電路等產(chǎn)生串?dāng)_現(xiàn)象。除了拉大走線間距外，也可使用groundguardtrace抑制串?dāng)_。4、適當(dāng)做地層的分割，尤其模擬電路的地要特別注意，不要被其它電路的地噪聲干擾。5、注意各電路區(qū)域信號(hào)的回流電流路徑(returncurrentpath)，避免增加串?dāng)_的可能性。Q:向您請(qǐng)教一下關(guān)于DVB-S的噪聲門(mén)限測(cè)試問(wèn)題，請(qǐng)您就目前國(guó)內(nèi)關(guān)于噪聲門(mén)限的測(cè)試做一綜述，感謝您的指點(diǎn)。A:抱歉，我沒(méi)有DVB-S(DigitalVideoBroadcasting)相關(guān)的設(shè)計(jì)經(jīng)驗(yàn)與資料可

28、提供給你。Q:最近聽(tīng)說(shuō)一家以色列的公司Valor在國(guó)內(nèi)試推PCBlayout的solution,不知該公司產(chǎn)品如何？A:抱歉，我不適合在這場(chǎng)合評(píng)論其它競(jìng)爭(zhēng)對(duì)手的產(chǎn)品。我認(rèn)為任何EDA軟件產(chǎn)品合不合用與要設(shè)計(jì)的產(chǎn)品的特性有關(guān)。例如，所設(shè)計(jì)的產(chǎn)品其走線密度是否很高，這可能對(duì)繞線引擎的推擠線功能有不同的需求。以下僅提供一些考慮的方向：1.使用者的接口是否容易操作。2.推擠線的能力(此項(xiàng)關(guān)系到繞線引擎的強(qiáng)弱)3.鋪銅箔編輯銅箔的難易4.走線規(guī)則設(shè)定是否符合設(shè)計(jì)要求5.機(jī)構(gòu)圖接口的種類。6.零件庫(kù)的創(chuàng)建、管理、調(diào)用等是否容易7.檢驗(yàn)設(shè)計(jì)錯(cuò)誤的能力是否完善Q:請(qǐng)問(wèn)，模擬電源處的濾波經(jīng)常是用LC電路。但是，

29、我發(fā)現(xiàn)有時(shí)LC比RC濾波效果差，請(qǐng)問(wèn)這是為什么，濾波時(shí)選用電感，電容值的方法是什么？A:LC與RC濾波效果的比較必須考慮所要濾掉的頻帶與電感值的選擇是否恰當(dāng)。因?yàn)殡姼械母锌?reactance)大小與電感值和頻率有關(guān)。如果電源的噪聲頻率較低，而電感值又不夠大，這時(shí)濾波效果可能不如RC。但是，使用RC濾波要付出的代價(jià)是電阻本身會(huì)耗能，效率較差，且要注意所選電阻能承受的功率。電感值的選用除了考慮所想濾掉的噪聲頻率外，還要考慮瞬時(shí)電流的反應(yīng)能力。如果LC的輸出端會(huì)有機(jī)會(huì)需要瞬間輸出大電流，則電感值太大會(huì)阻礙此大電流流經(jīng)此電感的速度，增加紋波噪聲(ripplenoise)。電容值則和所能容忍的紋波噪聲

30、規(guī)范值的大小有關(guān)。紋波噪聲值要求越小，電容值會(huì)較大。而電容的ESR/ESL也會(huì)有影響。另外，如果這LC是放在開(kāi)關(guān)式電源(switchingregulationpower)的輸出端時(shí)，還要注意此LC所產(chǎn)生的極點(diǎn)零點(diǎn)(pole/zero)對(duì)負(fù)反饋控制(negativefeedbackcontrol)回路穩(wěn)定度的影響。Q:對(duì)于lvds低壓差分信號(hào)，原則上是布線等長(zhǎng)、平行，但實(shí)際上較難實(shí)現(xiàn)，是否能提供一些經(jīng)驗(yàn)？貴公司產(chǎn)品是否有試用版？A:差分信號(hào)布線時(shí)要求等長(zhǎng)且平行的原因有下列幾點(diǎn)：1.平行的目的是要確保差分阻抗的完整性。平行間距不同的地方就等于是差分阻抗不連續(xù)。2.等長(zhǎng)的目的是想要確保時(shí)序(timi

31、ng)的準(zhǔn)確與對(duì)稱性。因?yàn)椴罘中盘?hào)的時(shí)序跟這兩個(gè)信號(hào)交叉點(diǎn)(或相對(duì)電壓差值)有關(guān)，如果不等長(zhǎng)，則此交叉點(diǎn)不會(huì)出現(xiàn)在信號(hào)振幅(swingamplitude)的中間，也會(huì)造成相鄰兩個(gè)時(shí)間間隔(timeinterval)不對(duì)稱，增加時(shí)序控制的難度。3.不等長(zhǎng)也會(huì)增加共模(commonmode)信號(hào)的成分，影響信號(hào)完整性(signalintegrity)。Q:在電路板尺寸固定的情況下，如果設(shè)計(jì)中需要容納更多的功能，就往往需要提高PCB的走線密度，但是這樣有可能導(dǎo)致走線的相互干擾增強(qiáng)，同時(shí)走線過(guò)細(xì)也使阻抗無(wú)法降低，請(qǐng)專家介紹在高速（100MHz)高密度PCB設(shè)計(jì)中的技巧?A:在設(shè)計(jì)高速高密度PCB時(shí)，串

32、擾(crosstalkinterference)確實(shí)是要特別注意的，因?yàn)樗鼘?duì)時(shí)序(timing)與信號(hào)完整性(signalintegrity)有很大的影響。以下提供幾個(gè)注意的地方：1.控制走線特性阻抗的連續(xù)與匹配。2.走線間距的大小。一般常看到的間距為兩倍線寬?？梢酝高^(guò)仿真來(lái)知道走線間距對(duì)時(shí)序及信號(hào)完整性的影響，找出可容忍的最小間距。不同芯片信號(hào)的結(jié)果可能不同。3.選擇適當(dāng)?shù)亩私臃绞健?.避免上下相鄰兩層的走線方向相同，甚至有走線正好上下重迭在一起，因?yàn)檫@種串?dāng)_比同層相鄰走線的情形還大。5.利用盲埋孔(blind/buriedvia)來(lái)增加走線面積。但是PCB板的制作成本會(huì)增加。在實(shí)際執(zhí)行時(shí)確

33、實(shí)很難達(dá)到完全平行與等長(zhǎng)，不過(guò)還是要盡量做到。除此以外，可以預(yù)留差分端接和共模端接，以緩和對(duì)時(shí)序與信號(hào)完整性的影響。若對(duì)蔽公司的Expedition系列產(chǎn)品有興趣，請(qǐng)電21-64159380，會(huì)有專人為您服務(wù)。Q:現(xiàn)在有哪些PCB設(shè)計(jì)軟件,如何用PROTEL99合理的設(shè)計(jì)符合自己要求的PCB.比如如何滿足高頻電路的要求,如何考慮電路滿足抗干擾的要求?謝謝!A:我沒(méi)有使用Protel的經(jīng)驗(yàn)，以下僅就設(shè)計(jì)原理來(lái)討論。高頻數(shù)字電路主要是考慮傳輸線效應(yīng)對(duì)信號(hào)質(zhì)量與時(shí)序(timing)的影響。如特性阻抗的連續(xù)與匹配，端接方式的選擇，拓樸(topology)方式的選擇，走線的長(zhǎng)度與間距，時(shí)鐘(或strob

34、e)信號(hào)skew的控制等。如果器件已經(jīng)固定，一般抗干擾的方式是拉大間距或加groundguardtracesQ:請(qǐng)問(wèn)板子設(shè)計(jì)好，生產(chǎn)出來(lái)，DEBUG應(yīng)從那幾個(gè)方面著手。A:就數(shù)字電路而言，首先先依序確定三件事情：1.確認(rèn)所有電源值的大小均達(dá)到設(shè)計(jì)所需。有些多重電源的系統(tǒng)可能會(huì)要求某些電源之間起來(lái)的順序與快慢有某種規(guī)范。2.確認(rèn)所有時(shí)鐘信號(hào)頻率都工作正常且信號(hào)邊緣上沒(méi)有非單調(diào)(non-monotonic)的問(wèn)題。3.確認(rèn)reset信號(hào)是否達(dá)到規(guī)范要求。這些都正常的話，芯片應(yīng)該要發(fā)出第一個(gè)周期(cycle)的信號(hào)。接下來(lái)依照系統(tǒng)運(yùn)作原理與busprotocol來(lái)debug。Q:請(qǐng)問(wèn)適當(dāng)選擇PCB與

35、外殼接地的點(diǎn)的原則是什么？另外，一般PCBLAYOUT工程師總是根據(jù)DESIGNGUIDE/LAYOUTGUIDELINE做，我想了解一般制定GUIDE的是硬件/系統(tǒng)工程師，還是資深PCB工程師？誰(shuí)應(yīng)該對(duì)板級(jí)系統(tǒng)的性能負(fù)主要責(zé)任。謝謝！A:與外殼接地點(diǎn)選擇的原則是利用chassisground提供低阻抗的路徑給回流電流(returningcurrent)及控制此回流電流的路徑。例如，通常在高頻器件或時(shí)鐘產(chǎn)生器附近可以借固定用的螺絲將PCB的地層與chassisground做連接，以盡量縮小整個(gè)電流回路面積，也就減少電磁輻射。誰(shuí)應(yīng)該負(fù)責(zé)制定guideline可能每個(gè)公司有不同的情況而有不同安排。

36、Guideline的制定必須對(duì)整個(gè)系統(tǒng)、芯片、電路動(dòng)作原理有充分的了解，才能制定出符合電氣規(guī)范且可實(shí)現(xiàn)的guideline。所以，以我個(gè)人的觀點(diǎn)，硬件系統(tǒng)工程師似乎較適合這個(gè)角色。當(dāng)然，資深PCB工程師可以提供在實(shí)際實(shí)現(xiàn)時(shí)的經(jīng)驗(yàn)，使得這guideline可以實(shí)現(xiàn)的更好。Q:您能比較一下CandenceInnovedaMentorZuken公司各自的自動(dòng)布線及SI仿真工具嗎？有沒(méi)有測(cè)試指標(biāo)呢？A:通常各公司自動(dòng)布線引擎的算法多多少少都會(huì)有各自較喜歡的繞線模式，如果所測(cè)試的板子的繞線模式較符合某種算法，則那一個(gè)工具所表現(xiàn)的結(jié)果可能會(huì)較好，這也是為什么每家公司都有他們各自的數(shù)據(jù)來(lái)宣稱他們的自動(dòng)布線是

37、最好的。所以，最好的測(cè)試方式就是用貴公司的設(shè)計(jì)在各家自動(dòng)布線工具上來(lái)跑。測(cè)試的指針有繞線的完成率及所花的時(shí)間。仿真工具最重要的是仿真引擎的精確度及對(duì)線路的模型與算法是否符合貴公司設(shè)計(jì)的需求。例如，如果所設(shè)計(jì)的時(shí)鐘頻率為400MHz，這時(shí)仿真工具能否提供正確的ACloss模型就很重要。其它可考慮使用者接口是否方便操作，是否有定制化(customization)的方法，利于batchrun。Q:我想請(qǐng)問(wèn)一個(gè)問(wèn)題:因覺(jué)機(jī)器布的不如意,調(diào)整起來(lái)反而費(fèi)時(shí)。我一般是用的手工布線,現(xiàn)在搞的PCB板多半要用引腳密度較大的貼片封裝芯片,而且?guī)Э偩€的(ABUS,DBUS,CBUS等),因工作頻率較高,故引線要盡可

38、能短.自然的就是很密的信號(hào)線勻布在小范圍面積的板子上。我現(xiàn)感覺(jué)到花的時(shí)間較多的是調(diào)整這些密度大的信號(hào)線,一是調(diào)整線間的距離,使之盡可能的均勻。因?yàn)樵诓季€的過(guò)程中,一般的都時(shí)不時(shí)的要改線。每改一次都要重新均勻每一根已布好的線的間距。越是布到最后，這種情況越是多。二是調(diào)整線的寬度,使之在一定寬度中盡可能的容下新増加的線。一般一條線上有很多彎曲,一個(gè)彎就是一段,手工調(diào)整只能一段一段地調(diào)整,調(diào)整起來(lái)也費(fèi)時(shí)間。我想如果在布線的過(guò)程中,能按我的思路先粗粗地手工拉線,完了以后,軟件能從這兩個(gè)方面幫我自動(dòng)地調(diào)整。或是即便已布完，如要改線，也是粗粗地改一下，然后讓軟件調(diào)整。甚至，到最后我覺(jué)的需要調(diào)整元件的封裝，

39、也就是說(shuō)整片布線都需要調(diào)整，都讓軟件來(lái)干。那樣就要快多了.我用的是Protel98。我知道這軟件能做自動(dòng)均勻調(diào)整元件封裝的距離而不能自動(dòng)調(diào)整線距和線寬。可能是其中的一些功能我還不會(huì)用,或是有其他什么辦法,在此請(qǐng)教一下。A:線寬和線距是影響走線密度其中兩個(gè)重要的因素。一般在設(shè)計(jì)工作頻率較高的板子時(shí)，布線之前需要先決定走線的特性阻抗。在PCB迭層固定的情況下，特性阻抗會(huì)決定出符合的線寬。而線距則和串?dāng)_(Crosstalk)大小有絕對(duì)的關(guān)系。最小可以接受的線距決定于串?dāng)_對(duì)信號(hào)時(shí)間延遲與信號(hào)完整性的影響是否能接受。這最小線距可由仿真軟件做預(yù)仿真(pre-simulation)得到。也就是說(shuō)，在布線之前

40、，需要的線寬與最小線距應(yīng)該已經(jīng)決定好了，并且不能隨意更動(dòng)，因?yàn)闀?huì)影響特性阻抗和串?dāng)_。這也是為什幺大部分的EDA布線軟件在做自動(dòng)布線或調(diào)整時(shí)不會(huì)去動(dòng)線寬和最小線距。如果這線寬和最小線距已經(jīng)設(shè)定好在布線軟件，則布線調(diào)整的方便與否就看軟件繞線引擎的能力強(qiáng)弱而定。如果您對(duì)蔽公司Expedition有興趣試看看我們的繞線引擎，請(qǐng)電21-64159380，會(huì)有專人為您服務(wù)。Q:我公司打算采用柔性電路板設(shè)計(jì)來(lái)解決小型成像系統(tǒng)中信號(hào)傳送和電路板互接的問(wèn)題。請(qǐng)問(wèn)剛?cè)岚逶O(shè)計(jì)是否需要專用設(shè)計(jì)軟件與規(guī)范？另外國(guó)內(nèi)何處可以承接該類電路板加工？謝謝。A:可以用一般設(shè)計(jì)PCB的軟件來(lái)設(shè)計(jì)柔性電路板(FlexiblePrin

41、tedCircuit)。一樣用Gerber格式給FPC廠商生產(chǎn)。由于制造的工藝和一般PCB不同，各個(gè)廠商會(huì)依據(jù)他們的制造能力會(huì)對(duì)最小線寬、最小線距、最小孔徑(via)有其限制。除此之外，可在柔性電路板的轉(zhuǎn)折處鋪些銅皮加以補(bǔ)強(qiáng)。至于生產(chǎn)的廠商可上網(wǎng)”FPC”當(dāng)關(guān)鍵詞查詢應(yīng)該可以找到。Q:能介紹一些國(guó)外的目前關(guān)于高速PCB設(shè)計(jì)水平、加工能力、加工水平、加工材質(zhì)以及相關(guān)的技術(shù)書(shū)籍和資料嗎？A:現(xiàn)在高速數(shù)字電路的應(yīng)用有通信網(wǎng)路和計(jì)算機(jī)等相關(guān)領(lǐng)域。在通信網(wǎng)路方面，PCB板的工作頻率已達(dá)GHz上下，迭層數(shù)就我所知有到40層之多。計(jì)算機(jī)相關(guān)應(yīng)用也因?yàn)樾酒倪M(jìn)步，無(wú)論是一般的PC或服務(wù)器(Server)，板子

42、上的最高工作頻率也已經(jīng)達(dá)到400MHz(如Rambus)以上。因應(yīng)這高速高密度走線需求，盲埋孔(blind/buriedvias)、mircrovias及build-up制程工藝的需求也漸漸越來(lái)越多。這些設(shè)計(jì)需求都有廠商可大量生產(chǎn)。以下提供幾本不錯(cuò)的技術(shù)書(shū)籍：1.HowardW.Johnson，“High-SpeedDigitalDesignAHandbookofBlackMagic”；2.StephenH.Hall，“High-SpeedDigitalSystemDesign”；3.BrianYang，“DigitalSignalIntegrity”；Q:我覺(jué)得信號(hào)線特性阻抗的微帶線和帶狀線

43、模型都是要參考地平面的，現(xiàn)在我想問(wèn)一下，如果信號(hào)線下面的銅皮都被掏空，沒(méi)有參考的地平面，該如何計(jì)算頂層的信號(hào)線的特性阻抗？另外，我看一些資料寫(xiě)在消除信號(hào)線上噪聲方面，電源平面也可以和地平面起相同的作用，是嗎？A:沒(méi)有參考平面時(shí)電場(chǎng)與磁場(chǎng)的互動(dòng)關(guān)系與有參考平面時(shí)不同，而這互動(dòng)關(guān)系會(huì)影響到特性阻抗的值。現(xiàn)在絕大部分特性阻抗的計(jì)算公式都是假設(shè)有參考平面的，我還沒(méi)看到這種無(wú)參考平面的特性阻抗公式。但是，可以用TDR(TimeDomainReflectometer)對(duì)實(shí)際的板子做量測(cè)來(lái)得到無(wú)參考平面的特性阻抗。信號(hào)線上的噪聲產(chǎn)生的原因是別的線上的信號(hào)所產(chǎn)生的電場(chǎng)和磁場(chǎng)的能量經(jīng)由mutualinducta

44、nce及mutualcapacitance而傳到被感染的信號(hào)線上。電源平面和地平面基本上都是金屬平面，所以對(duì)電場(chǎng)磁場(chǎng)都有屏蔽效應(yīng)(shieldingeffect)。Q:我們?cè)O(shè)計(jì)的一款金屬殼設(shè)備，電源接地良好（LN小于4V）電路接地端和機(jī)箱通過(guò)安裝柱相連。但用戶始終抱怨有麻電現(xiàn)象。請(qǐng)問(wèn)你們交換機(jī)這類設(shè)備如何處理這個(gè)問(wèn)題？把PCB的地和機(jī)箱的外殼隔離開(kāi)來(lái)的做法是否現(xiàn)實(shí)可行？A:抱歉，我沒(méi)有太多這類的設(shè)計(jì)經(jīng)驗(yàn)可以跟你討論。Q:whythewienbridgecanonlybebalancedatonefrequency?eveniftheratioofcoupledresistorsisvaried

45、A:TheoperationprincipleofWienbridgeoscillatorispositivefeedbackmechanism.Thetransferfunction(orgain)oftheWienbridgeoscillator(inLaplacetransform)isAf(s)=A(s)/1-A(s)B(s),whichA(s)isopenloopgainofamplifierandB(s)isthegainoffeedbacknetwork.Tooscillatespontaneously,theAf(s)mustapproachtoinfinitywhichimp

46、liesdenominatoriszero.Thatis,theproductofA(s)andB(s)needtobeequalto1.DuetothefrequencydependenceofA(s)B(s),thereisonlyonefrequencycanmakethedenominatortobezero.ThatiswhytheWienbridgeonlybalanceatonefrequency.Theoscillationfrequencyisdeterminedbytheresistorsandcapacitorsinthepositivefeedbackpath,f=1/

47、2sqrt(R1C1R2C2),whereR1,C1,R2,C2arethecomponentsinthepositivefeedbackpath.Thecomponentsonnegativefeedbackpatharenothingtodowiththeoscillationfrequency.Theotherintuitiveinsighttothisconceptofbalancingatonefrequencyistotreatthenetworkofpositivefeedbackpathasafrequencyselector.Thereareahigh-passfilterf

48、ormedbyaseriescapacitorwithagroundedresistorandalow-passfilterformedbyaseriesresistorwithagroundedcapacitor.Thetotaleffectissimilartoabandpassfilter.Thereisawebsitetoaddressthisconcept:erq.or.jp/japan/se-inoue/e_ckt18_2.htm#2網(wǎng)絡(luò)通信設(shè)備的系統(tǒng)電源供應(yīng)設(shè)計(jì)z_ming009發(fā)表于2006-4-2913:08PCB技術(shù)返回版面我見(jiàn)過(guò)得最好的PCB設(shè)計(jì)資料，相信對(duì)大家有所幫助Q

49、:眾所周知PCB板包括很多層，但其中某些層的含義我還不是很清楚。mechanical，keepoutlayer,topoverlay,bottomoverlay,toppaste,bottompaste,topsolder,bottomsolder,drillguide,drilldrawing,multilayer這些層不知道它們的確切含義。希望您指教。A:在EDA軟件的專門(mén)術(shù)語(yǔ)中，有很多不是有相同定義的。以下就字面上可能的意義來(lái)解釋。Mechnical:一般多指板型機(jī)械加工尺寸標(biāo)注層Keepoutlayer:定義不能走線、打穿孔(via)或擺零件的區(qū)域。這幾個(gè)限制可以獨(dú)立分開(kāi)定義。Topo

50、verlay:無(wú)法從字面得知其意義。多提供些訊息來(lái)進(jìn)一步討論。Bottomoverlay:無(wú)法從字面得知其意義?？啥嗵峁┬┯嵪?lái)進(jìn)一步討論。Toppaste:頂層需要露出銅皮上錫膏的部分。Bottompaste:底層需要露出銅皮上錫膏的部分。Topsolder:應(yīng)指頂層阻焊層，避免在制造過(guò)程中或?qū)?lái)維修時(shí)可能不小心的短路Bottomsolder:應(yīng)指底層阻焊層。Drillguide:可能是不同孔徑大小，對(duì)應(yīng)的符號(hào)，個(gè)數(shù)的一個(gè)表。Drilldrawing:指孔位圖，各個(gè)不同的孔徑會(huì)有一個(gè)對(duì)應(yīng)的符號(hào)。Multilayer:應(yīng)該沒(méi)有單獨(dú)這一層，能指多層板，針對(duì)單面板和雙面板而言。Q:如何選擇PCB板

51、材?如何避免高速數(shù)據(jù)傳輸對(duì)周?chē)M小信號(hào)的高頻干擾,有沒(méi)有一些設(shè)計(jì)的基本思路?謝謝A:選擇PCB板材必須在滿足設(shè)計(jì)需求和可量產(chǎn)性及成本中間取得平衡點(diǎn)。設(shè)計(jì)需求包含電氣和機(jī)構(gòu)這兩部分。通常在設(shè)計(jì)非常高速的PCB板子(大于GHz的頻率)時(shí)這材質(zhì)問(wèn)題會(huì)比較重要。例如，現(xiàn)在常用的FR-4材質(zhì)，在幾個(gè)GHz的頻率時(shí)的介質(zhì)損dielectricloss會(huì)對(duì)信號(hào)衰減有很大的影響，可能就不合用。就電氣而言，要注意介電常數(shù)(dielectricconstant)和介質(zhì)損在所設(shè)計(jì)的頻率是否合用。避免高頻干擾的基本思路是盡量降低高頻信號(hào)電磁場(chǎng)的干擾，也就是所謂的串?dāng)_(Crosstalk)?？捎美蟾咚傩盘?hào)和模擬信號(hào)

52、之間的距離，或加groundguard/shunttraces在模擬信號(hào)旁邊。還要注意數(shù)字地對(duì)模擬地的噪聲干擾。Q:在高密度印制板上通過(guò)軟件自動(dòng)產(chǎn)生測(cè)試點(diǎn)一般情況下能滿足大批量生產(chǎn)的測(cè)試要求嗎?添加測(cè)試點(diǎn)會(huì)不會(huì)影響高速信號(hào)的質(zhì)量？A:一般軟件自動(dòng)產(chǎn)生測(cè)試點(diǎn)是否滿足測(cè)試需求必須看對(duì)加測(cè)試點(diǎn)的規(guī)范是否符合測(cè)試機(jī)具的要求。另外，如果走線太密且加測(cè)試點(diǎn)的規(guī)范比較嚴(yán)，則有可能沒(méi)辦法自動(dòng)對(duì)每段線都加上測(cè)試點(diǎn)，當(dāng)然，需要手動(dòng)補(bǔ)齊所要測(cè)試的地方。至于會(huì)不會(huì)影響信號(hào)質(zhì)量就要看加測(cè)試點(diǎn)的方式和信號(hào)到底多快而定?；旧贤饧拥臏y(cè)試點(diǎn)(不用線上既有的穿孔(viaorDIPpin)當(dāng)測(cè)試點(diǎn))可能加在線上或是從線上拉一小段

53、線出來(lái)。前者相當(dāng)于是加上一個(gè)很小的電容在線上，后者則是多了一段分支。這兩個(gè)情況都會(huì)對(duì)高速信號(hào)多多少少會(huì)有點(diǎn)影響，影響的程度就跟信號(hào)的頻率速度和信號(hào)緣變化率(edgerate)有關(guān)。影響大小可透過(guò)仿真得知。原則上測(cè)試點(diǎn)越小越好(當(dāng)然還要滿足測(cè)試機(jī)具的要求)分支越短越好。Q:在高速板(如p4的主板)layour，為什么要求高速信號(hào)線(如cpu數(shù)據(jù)，地址信號(hào)線）要匹配?如果不匹配會(huì)帶來(lái)什么隱患？其匹配的長(zhǎng)度范圍（既信號(hào)線的時(shí)滯差）是由什么因素決定的，怎樣計(jì)算？A:要求走線特性阻抗匹配的主要原因是要避免高速傳輸線效應(yīng)(transmissionlineeffect)所引起的反射(reflection)影

54、響到信號(hào)完整性(signalintegrity)和延遲時(shí)間(flighttime)。也就是說(shuō)如果不匹配，則信號(hào)會(huì)被反射影響其質(zhì)量。所有走線的長(zhǎng)度范圍都是根據(jù)時(shí)序(timing)的要求所訂出來(lái)的。影響信號(hào)延遲時(shí)間的因素很多，走線長(zhǎng)度只是其一。P4要求某些信號(hào)線長(zhǎng)度要在某個(gè)范圍就是根據(jù)該信號(hào)所用的傳輸模式(commonclock或sourcesynchronous)下算得的timingmargin，分配一部份給走線長(zhǎng)度的允許誤差。至于，上述兩種模式時(shí)序的計(jì)算，限于時(shí)間與篇幅不方便在此詳述，請(qǐng)到下列網(wǎng)址/design/Pentium4/guides下載IntelPentium4Processorin

55、the423-pinPackage/Intel850ChipsetPlatformDesignGuide。其中MethodologyforDeterminingTopologyandRoutingGuideline章節(jié)內(nèi)有詳述。Q:首先感謝您回答我上次的問(wèn)題。上回您說(shuō)電源平面和地平面基本上都是金屬平面，所以對(duì)電場(chǎng)磁場(chǎng)都有屏蔽效應(yīng)，那我可以把電源平面上面的信號(hào)線使用微帶線模型計(jì)算特性阻抗嗎?電源和地平面之間的信號(hào)可以使用帶狀線模型計(jì)算嗎？A:是的，在計(jì)算特性阻抗時(shí)電源平面跟地平面都必須視為參考平面。例如四層板:頂層-電源層-地層-底層，這時(shí)頂層走線特性阻抗的模型是以電源平面為參考平面的微帶線模型

56、。Q:在高速PCB設(shè)計(jì)中，信號(hào)層的空白區(qū)域可以敷銅，那么多個(gè)信號(hào)層的敷銅是都接地好呢，還是一半接地，一半接電源好呢？A:一般在空白區(qū)域的敷銅絕大部分情況是接地。只是在高速信號(hào)線旁敷銅時(shí)要注意敷銅與信號(hào)線的距離，因?yàn)樗蟮你~會(huì)降低一點(diǎn)走線的特性阻抗。也要注意不要影響到它層的特性阻抗，例如在dualstripline的結(jié)構(gòu)時(shí)。Q:testcoupon的設(shè)計(jì)有什么規(guī)范可以參照嗎？如何根據(jù)板子的實(shí)際情況設(shè)計(jì)testcoupon？有什么需要注意的問(wèn)題？謝謝！A:testcoupon是用來(lái)以TDR(TimeDomainReflectometer)測(cè)量所生產(chǎn)的PCB板的特性阻抗是否滿足設(shè)計(jì)需求。一般要控制的

57、阻抗有單根線和差分對(duì)兩種情況。所以，testcoupon上的走線線寬和線距(有差分對(duì)時(shí))要與所要控制的線一樣。最重要的是測(cè)量時(shí)接地點(diǎn)的位置。為了減少接地引線(groundlead)的電感值，TDR探棒(probe)接地的地方通常非常接近量信號(hào)的地方(probetip)，所以，testcoupon上量測(cè)信號(hào)的點(diǎn)跟接地點(diǎn)的距離和方式要符合所用的探棒。以下提供兩篇文章參考:1./design/chipsets/applnots/pcd_pres399.pdf2.http:/www.P/index.html(點(diǎn)選Applicationnotes)Q:為了最大限度的保證高速信號(hào)質(zhì)量，我們都習(xí)慣于手工布線

58、，但效率太低。使用自動(dòng)布線器又無(wú)法監(jiān)控關(guān)鍵信號(hào)的繞線方式，過(guò)孔數(shù)目、位置等。手工走完關(guān)鍵信號(hào)再自動(dòng)布線又會(huì)降低自動(dòng)布線的布通率，而且自動(dòng)布線結(jié)果的調(diào)整意味著更多的布線工作量，如何平衡以上矛盾，利用優(yōu)秀的布線器幫助完成高速信號(hào)的布線？A:現(xiàn)在較強(qiáng)的布線軟件的自動(dòng)布線器大部分都有設(shè)定約束條件來(lái)控制繞線方式及過(guò)孔數(shù)目。各家EDA公司的繞線引擎能力和約束條件的設(shè)定項(xiàng)目有時(shí)相差甚遠(yuǎn)。例如,是否有足夠的約束條件控制蛇行線(serpentine)蜿蜒的方式,能否控制差分對(duì)的走線間距等。這會(huì)影響到自動(dòng)布線出來(lái)的走線方式是否能符合設(shè)計(jì)者的想法。另外,手動(dòng)調(diào)整布線的難易也與繞線引擎的能力有絕對(duì)的關(guān)系。例如,走線的推擠能力,過(guò)孔的推擠能力,甚至走線對(duì)敷銅的推擠能力等等。所以,選擇一個(gè)繞線引擎能力強(qiáng)的布線器,才是解決之道。如果您對(duì)蔽公司Expedition有興趣試看看我們的繞線引擎,請(qǐng)電21-64159380,會(huì)有專人為您服務(wù)。Q:一些系