第六章主存儲器

1、第六章第六章主存儲器主存儲器第第6 6章：主存儲器章：主存儲器教學(xué)重點n 芯片SRAM 2114n SRAM與與CPU的連接的連接第第6 6章章：6.1 半導(dǎo)體存儲器的分類半導(dǎo)體存儲器的分類除采用磁、光原除采用磁、光原理的輔存外，其理的輔存外，其它存儲器主要都它存儲器主要都是采用半導(dǎo)體存是采用半導(dǎo)體存儲器儲器本章介紹采用半本章介紹采用半導(dǎo)體存儲器及其導(dǎo)體存儲器及其組成主存的方法組成主存的方法CPUCACHE主存（內(nèi)存）主存（內(nèi)存）輔存（外存）輔存（外存）第第6 6章：章：6.1.1 半導(dǎo)體存儲器的分類半導(dǎo)體存儲器的分類按制造工藝按制造工藝雙極型：雙極型：速度快速度快、集成度低、功耗大、集成度低

2、、功耗大MOS型：速度慢、集成度高、型：速度慢、集成度高、功耗低功耗低按使用屬性按使用屬性隨機(jī)存取存儲器隨機(jī)存取存儲器RAM：可讀可寫可讀可寫、斷電丟失、斷電丟失只讀存儲器只讀存儲器ROM：正常只讀、：正常只讀、斷電不丟失斷電不丟失詳細(xì)分類，請看圖示第第6 6章：章：圖圖6.1 半導(dǎo)體存儲器的分類半導(dǎo)體存儲器的分類半導(dǎo)體半導(dǎo)體存儲器存儲器只讀存儲器只讀存儲器 （ROM）隨機(jī)存取存儲器隨機(jī)存取存儲器（RAM）靜態(tài)靜態(tài)RAM（SRAM）動態(tài)動態(tài)RAM（DRAM） 非易失非易失RAM（NVRAM）掩膜式掩膜式ROM一次性可編程一次性可編程ROM（PROM） 紫外線擦除可編程紫外線擦除可編程ROM（E

3、PROM）電擦除可編程電擦除可編程ROM（EEPROM）詳細(xì)展開，注意對比第第6 6章：章：讀寫存儲器讀寫存儲器RAM組成單元組成單元速度速度集成度集成度應(yīng)用應(yīng)用SRAM觸發(fā)器觸發(fā)器快快低低小容量系統(tǒng)小容量系統(tǒng)DRAM極間電容極間電容慢慢高高大容量系統(tǒng)大容量系統(tǒng)NVRAM帶微型電池帶微型電池慢慢低低小容量非易失小容量非易失第第6 6章：章：只讀存儲器只讀存儲器ROM掩膜掩膜ROM：信息制作在芯片中，不可更改信息制作在芯片中，不可更改PROM：允許一次編程，此后不可更改允許一次編程，此后不可更改EPROM：用紫外光擦除，擦除后可編程；用紫外光擦除，擦除后可編程；并允許用戶多次擦除和編程并允許用戶

4、多次擦除和編程EEPROM（E2PROM）：）：采用加電方法在采用加電方法在線進(jìn)行擦除和編程，也可多次擦寫線進(jìn)行擦除和編程，也可多次擦寫Flash Memory（閃存）：能夠快速擦寫的（閃存）：能夠快速擦寫的EEPROM，但只能按塊（，但只能按塊（Block）擦除）擦除第第6 6章：章：6.2 讀寫存儲器讀寫存儲器RAM 6.2.1半導(dǎo)體存儲器芯片的結(jié)構(gòu)半導(dǎo)體存儲器芯片的結(jié)構(gòu)地地址址寄寄存存地地址址譯譯碼碼存儲體存儲體控制電路控制電路AB數(shù)數(shù)據(jù)據(jù)寄寄存存讀讀寫寫電電路路DBOE WE CS 存儲體存儲體存儲器芯片的主要部分，用來存儲信息存儲器芯片的主要部分，用來存儲信息 地址譯碼電路地址譯碼電

5、路根據(jù)輸入的地址編碼來選中芯片內(nèi)某個特根據(jù)輸入的地址編碼來選中芯片內(nèi)某個特定的存儲單元定的存儲單元 片選和讀寫控制邏輯片選和讀寫控制邏輯選中存儲芯片，控制讀寫操作選中存儲芯片，控制讀寫操作第第6 6章：章：存儲體存儲體每個存儲單元具有一個唯一的地址，可存每個存儲單元具有一個唯一的地址，可存儲儲1位（位片結(jié)構(gòu)）或多位（字片結(jié)構(gòu)）二位（位片結(jié)構(gòu)）或多位（字片結(jié)構(gòu)）二進(jìn)制數(shù)據(jù)進(jìn)制數(shù)據(jù)存儲容量與地址、數(shù)據(jù)線個數(shù)有關(guān)：存儲容量與地址、數(shù)據(jù)線個數(shù)有關(guān)：芯片的存儲容量芯片的存儲容量存儲單元數(shù)存儲單元數(shù)存儲單元的位數(shù)存儲單元的位數(shù)2MN M：芯片的：芯片的地址線根數(shù)地址線根數(shù) N：芯片的：芯片的數(shù)據(jù)線根數(shù)數(shù)據(jù)

6、線根數(shù) 譯譯碼碼器器A5A4A3A2A1A06301存儲單元存儲單元64個單元個單元行行譯譯碼碼A2A1A0710列譯碼列譯碼A3A4A501764個單元個單元單譯碼雙譯碼第第6 6章：章：地址譯碼電路地址譯碼電路單譯碼結(jié)構(gòu)單譯碼結(jié)構(gòu)雙譯碼結(jié)構(gòu)雙譯碼結(jié)構(gòu)雙譯碼可簡化芯片設(shè)計雙譯碼可簡化芯片設(shè)計主要采用的譯碼結(jié)構(gòu)主要采用的譯碼結(jié)構(gòu)第第6 6章：章：片選和讀寫控制邏輯片選和讀寫控制邏輯片選端片選端CS*或或CE*有效時，可以對該芯片進(jìn)行讀寫操作有效時，可以對該芯片進(jìn)行讀寫操作輸出輸出OE*控制讀操作。有效時，芯片內(nèi)數(shù)據(jù)輸出控制讀操作。有效時，芯片內(nèi)數(shù)據(jù)輸出該控制端對應(yīng)系統(tǒng)的讀控制線該控制端對應(yīng)系統(tǒng)

7、的讀控制線寫寫WE*控制寫操作。有效時，數(shù)據(jù)進(jìn)入芯片中控制寫操作。有效時，數(shù)據(jù)進(jìn)入芯片中該控制端對應(yīng)系統(tǒng)的寫控制線該控制端對應(yīng)系統(tǒng)的寫控制線第第6 6章：章：6.2 靜態(tài)靜態(tài)RAMSRAM的基本存儲單元是觸發(fā)器電路的基本存儲單元是觸發(fā)器電路每個基本存儲單元存儲二進(jìn)制數(shù)一位每個基本存儲單元存儲二進(jìn)制數(shù)一位許多個基本存儲單元形成行列存儲矩陣許多個基本存儲單元形成行列存儲矩陣SRAM一般采用一般采用“字結(jié)構(gòu)字結(jié)構(gòu)”存儲矩陣：存儲矩陣：每個存儲單元存放多位（每個存儲單元存放多位（4、8、16等）等）每個存儲單元具有一個地址每個存儲單元具有一個地址SRAM 2114SRAM 6264靜態(tài)RAM（SRAM

8、)基本的存儲電路基本的存儲電路動態(tài)動態(tài)RAM（DRAM)單管動態(tài)存儲電路第第6 6章：章：SRAM芯片芯片2114存儲容量為存儲容量為1024418個個引腳：引腳：10根地址線根地址線A9A04根數(shù)據(jù)線根數(shù)據(jù)線I/O4I/O1片選片選CS*讀寫讀寫WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND第第6 6章：章：SRAM芯片芯片6264存儲容量為存儲容量為8K828個個引腳：引腳：13根地址線根地址線A12A08根數(shù)據(jù)線根數(shù)據(jù)線D7D0片選片選CS1*、CS2讀寫讀寫WE*、OE*+5V

9、WE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615第第6 6章：章：6.3 半導(dǎo)體存儲器與半導(dǎo)體存儲器與CPU的連接的連接這是本章的重點內(nèi)容這是本章的重點內(nèi)容SRAM與與CPU的連接的連接譯碼方法同樣適合譯碼方法同樣適合I/O端口端口第第6 6章：章：6.3.1 存儲芯片與存儲芯片與CPU的連接的連接1. 存儲芯片的存儲芯片的數(shù)據(jù)線數(shù)據(jù)線2. 存儲芯片的存儲芯片的地址線地址線3. 存儲芯片的存儲芯片的片選端片選端4. 存儲芯片

10、的存儲芯片的讀寫控制線讀寫控制線第第6 6章：章：1. 存儲芯片數(shù)據(jù)線的處理存儲芯片數(shù)據(jù)線的處理若芯片的數(shù)據(jù)線正好若芯片的數(shù)據(jù)線正好8根：根：一次可從芯片中訪問到一次可從芯片中訪問到8位數(shù)據(jù)位數(shù)據(jù)全部數(shù)據(jù)線與系統(tǒng)的全部數(shù)據(jù)線與系統(tǒng)的8位數(shù)據(jù)總線相連位數(shù)據(jù)總線相連若芯片的數(shù)據(jù)線不足若芯片的數(shù)據(jù)線不足8根：根：一次不能從一個芯片中訪問到一次不能從一個芯片中訪問到8位數(shù)據(jù)位數(shù)據(jù)利用多個芯片擴(kuò)充數(shù)據(jù)位利用多個芯片擴(kuò)充數(shù)據(jù)位這個擴(kuò)充方式簡稱這個擴(kuò)充方式簡稱“位擴(kuò)充位擴(kuò)充”演示2114（1）A9A0I/O4I/O1片選片選D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECE多個位擴(kuò)充的存

11、儲芯片的數(shù)據(jù)線多個位擴(kuò)充的存儲芯片的數(shù)據(jù)線連接于系統(tǒng)數(shù)據(jù)總線的不同位數(shù)連接于系統(tǒng)數(shù)據(jù)總線的不同位數(shù)其它連接都一樣其它連接都一樣這些芯片應(yīng)被看作是一個整體這些芯片應(yīng)被看作是一個整體常被稱為常被稱為“芯片組芯片組”當(dāng)實際存儲芯片每個單元的位數(shù)當(dāng)實際存儲芯片每個單元的位數(shù)和系統(tǒng)需要內(nèi)存單元字長不等時和系統(tǒng)需要內(nèi)存單元字長不等時采用的方法采用的方法第第6 6章：章：位擴(kuò)充位擴(kuò)充演示第第6 6章：章：2. 存儲芯片地址線的連接存儲芯片地址線的連接芯片的地址線通常應(yīng)全部與系統(tǒng)的低位芯片的地址線通常應(yīng)全部與系統(tǒng)的低位地址總線相連地址總線相連尋址時，這部分地址的譯碼是在存儲芯尋址時，這部分地址的譯碼是在存儲芯

12、片內(nèi)完成的，我們稱為片內(nèi)完成的，我們稱為“片內(nèi)譯碼片內(nèi)譯碼”第第6 6章：章：片內(nèi)譯碼片內(nèi)譯碼A9A0存儲芯片存儲芯片000H001H002H3FDH3FEH3FFH全全0全全1000000000000000000010000000010111111110111111111101111111111范圍（范圍（16進(jìn)制進(jìn)制)A9 A0第第6 6章：章：3. 存儲芯片片選端的譯碼存儲芯片片選端的譯碼存儲系統(tǒng)常需利用多個存儲芯片擴(kuò)充容量，存儲系統(tǒng)常需利用多個存儲芯片擴(kuò)充容量，也就是擴(kuò)充了主存儲器也就是擴(kuò)充了主存儲器地址地址范圍范圍這種擴(kuò)充簡稱為這種擴(kuò)充簡稱為“地址擴(kuò)充地址擴(kuò)充”或或“字?jǐn)U充字?jǐn)U充”進(jìn)

13、行進(jìn)行“地址擴(kuò)充地址擴(kuò)充”，需要利用存儲芯片的，需要利用存儲芯片的片選端對多個存儲芯片（組）進(jìn)行片選端對多個存儲芯片（組）進(jìn)行尋址尋址這個尋址方法，主要通過將存儲芯片的片這個尋址方法，主要通過將存儲芯片的片選端與系統(tǒng)的選端與系統(tǒng)的高位地址線高位地址線相關(guān)聯(lián)來實現(xiàn)相關(guān)聯(lián)來實現(xiàn)演示第第6 6章：章：地址擴(kuò)充（字?jǐn)U充）地址擴(kuò)充（字?jǐn)U充）片選端片選端D7D0A19A10A9A0A9A0D7D0CE1K8（1）A9A0D7D0CE譯碼器000000000100000000001K8（2）演示A19 A18 A17 A16 A15 A14A0 全全0全全1D7D027256EPROMA14A0CE第第6

14、6章：章：片選端常有效片選端常有效n令芯片（組）的片選端常有效令芯片（組）的片選端常有效n不與系統(tǒng)的高位地址線發(fā)生聯(lián)系不與系統(tǒng)的高位地址線發(fā)生聯(lián)系n芯片（組）總處在被選中的狀態(tài)芯片（組）總處在被選中的狀態(tài)n雖簡單易行、但無法再進(jìn)行地址雖簡單易行、但無法再進(jìn)行地址擴(kuò)充，會出現(xiàn)擴(kuò)充，會出現(xiàn)“地址重復(fù)地址重復(fù)” 表示任意（表示任意（0或或1均可）均可）第第6 6章：章：地址重復(fù)地址重復(fù)地址重復(fù)：一個存儲單元具有多個存儲地址地址重復(fù)：一個存儲單元具有多個存儲地址原因：有些高位地址線沒有用、可任意原因：有些高位地址線沒有用、可任意使用地址：出現(xiàn)地址重復(fù)時，常選取其中既使用地址：出現(xiàn)地址重復(fù)時，常選取其中

15、既好用、又不沖突的一個好用、又不沖突的一個“可用地址可用地址”例如：例如：00000H 07FFFH選取一個可用地址的原則：高位地址全為選取一個可用地址的原則：高位地址全為0高位地址譯碼才更好第第6 6章：章：譯碼和譯碼器譯碼和譯碼器譯碼：將某個特定的譯碼：將某個特定的“編碼輸入編碼輸入”翻譯為翻譯為唯一唯一“有效輸出有效輸出”的過程的過程譯碼電路可以使用門電路組合邏輯譯碼電路可以使用門電路組合邏輯譯碼電路更多的是采用集成譯碼器譯碼電路更多的是采用集成譯碼器常用的常用的2:4譯碼器：譯碼器： 74LS139常用的常用的3:8譯碼器：譯碼器： 74LS138常用的常用的4:16譯碼器：譯碼器：7

16、4LS154第第6 6章：章：全譯碼全譯碼全譯碼：全譯碼：所有的系統(tǒng)地址線均參與對存儲所有的系統(tǒng)地址線均參與對存儲單元的譯碼尋址，包括單元的譯碼尋址，包括片內(nèi)譯碼：片內(nèi)譯碼：低位地址線對芯片內(nèi)各存儲單元的低位地址線對芯片內(nèi)各存儲單元的譯碼尋址譯碼尋址片選譯碼：片選譯碼：高位地址線對存儲芯片的譯碼尋址高位地址線對存儲芯片的譯碼尋址采用全譯碼，采用全譯碼，每個存儲單元的地址都是唯每個存儲單元的地址都是唯一的，一的，不存在地址重復(fù)不存在地址重復(fù)譯碼電路可能比較復(fù)雜、連線也較多譯碼電路可能比較復(fù)雜、連線也較多第第6 6章：章：部分譯碼部分譯碼部分譯碼：部分譯碼：只有部分高位地址線參與對存只有部分高位地

17、址線參與對存儲芯片的譯碼儲芯片的譯碼每個存儲單元將對應(yīng)多個地址每個存儲單元將對應(yīng)多個地址（地址重（地址重復(fù)），需要選取一個可用地址復(fù)），需要選取一個可用地址可簡化譯碼電路的設(shè)計可簡化譯碼電路的設(shè)計但系統(tǒng)的部分地址空間將被浪費(fèi)但系統(tǒng)的部分地址空間將被浪費(fèi)第第6 6章：章：線選譯碼線選譯碼線選譯碼：線選譯碼：只用少數(shù)幾根高位地址線進(jìn)行芯只用少數(shù)幾根高位地址線進(jìn)行芯片的譯碼，且每根負(fù)責(zé)選中一個芯片（組）片的譯碼，且每根負(fù)責(zé)選中一個芯片（組）雖構(gòu)成簡單，但地址空間嚴(yán)重浪費(fèi)雖構(gòu)成簡單，但地址空間嚴(yán)重浪費(fèi)必然會出現(xiàn)地址重復(fù)（一個存儲單元對應(yīng)多必然會出現(xiàn)地址重復(fù)（一個存儲單元對應(yīng)多個存儲地址）個存儲地址）一

18、個存儲地址會對應(yīng)多個存儲單元一個存儲地址會對應(yīng)多個存儲單元多個存儲單元共用的存儲地址不應(yīng)使用多個存儲單元共用的存儲地址不應(yīng)使用第第6 6章：章：片選端譯碼小結(jié)片選端譯碼小結(jié)存儲芯片的片選控制端可以被看作是一根存儲芯片的片選控制端可以被看作是一根最高位地址線最高位地址線在系統(tǒng)中，主要與地址發(fā)生聯(lián)系：包括在系統(tǒng)中，主要與地址發(fā)生聯(lián)系：包括地地址空間的選擇址空間的選擇（例如接系統(tǒng)的（例如接系統(tǒng)的IO/M*信號）信號）和和高位地址的譯碼選擇高位地址的譯碼選擇（與系統(tǒng)的高位地（與系統(tǒng)的高位地址線相關(guān)聯(lián)）址線相關(guān)聯(lián)）對一些存儲芯片通過片選無效可關(guān)閉內(nèi)部對一些存儲芯片通過片選無效可關(guān)閉內(nèi)部的輸出驅(qū)動機(jī)制，起

19、到降低功耗的作用的輸出驅(qū)動機(jī)制，起到降低功耗的作用第第6 6章：章：4. 存儲芯片的讀寫控制存儲芯片的讀寫控制芯片芯片OE*與系統(tǒng)的讀命令線相連與系統(tǒng)的讀命令線相連當(dāng)芯片被選中、且讀命令有效時，當(dāng)芯片被選中、且讀命令有效時，存儲芯片將開放并驅(qū)動數(shù)據(jù)到總線存儲芯片將開放并驅(qū)動數(shù)據(jù)到總線芯片芯片WE*與系統(tǒng)的寫命令線相連與系統(tǒng)的寫命令線相連當(dāng)芯片被選中、且寫命令有效時，當(dāng)芯片被選中、且寫命令有效時，允許總線數(shù)據(jù)寫入存儲芯片允許總線數(shù)據(jù)寫入存儲芯片第第6 6章：章：6.3.2 存儲芯片與存儲芯片與CPU的配合的配合存儲芯片與存儲芯片與CPU總線的連接，還有兩總線的連接，還有兩個很重要的問題：個很重要

20、的問題：CPU的總線負(fù)載能力的總線負(fù)載能力CPU能否帶動總線上包括存儲器在內(nèi)的能否帶動總線上包括存儲器在內(nèi)的連接器件？連接器件？存儲芯片與存儲芯片與CPU總線時序的配合總線時序的配合CPU能否與存儲器的存取速度相配合？能否與存儲器的存取速度相配合？第第6 6章：章：1. 總線驅(qū)動總線驅(qū)動CPU的總線驅(qū)動能力有限的總線驅(qū)動能力有限單向傳送的地址和控制總線，可采用三單向傳送的地址和控制總線，可采用三態(tài)鎖存器和三態(tài)單向驅(qū)動器等來加以鎖態(tài)鎖存器和三態(tài)單向驅(qū)動器等來加以鎖存和驅(qū)動存和驅(qū)動雙向傳送的數(shù)據(jù)總線，可以采用三態(tài)雙雙向傳送的數(shù)據(jù)總線，可以采用三態(tài)雙向驅(qū)動器來加以驅(qū)動向驅(qū)動器來加以驅(qū)動第第6 6章：

21、章：2. 時序配合時序配合分析存儲器的存取速度是否滿足分析存儲器的存取速度是否滿足CPU總線時序的要求總線時序的要求如果不能滿足：如果不能滿足：考慮更換存儲芯片考慮更換存儲芯片總線周期中插入等待狀態(tài)總線周期中插入等待狀態(tài)TW時序配合是連接中的難點第第6 6章：章：6.4 EPROM頂部開有一個圓形的石英窗口，用于紫外頂部開有一個圓形的石英窗口，用于紫外線透過線透過,擦除原有信息擦除原有信息一般使用專門的編程器（燒寫器）編程一般使用專門的編程器（燒寫器）編程編程后，應(yīng)該貼上不透光封條編程后，應(yīng)該貼上不透光封條出廠未編程前，每個基本存儲單元都是信出廠未編程前，每個基本存儲單元都是信息息 “1”編程

22、就是將某些單元寫入信息編程就是將某些單元寫入信息0EPROM 2716EPROM 2764第第6 6章：章：EPROM芯片芯片2716存儲容量為存儲容量為2K824個個引腳：引腳：11根地址線根地址線A10A08根數(shù)據(jù)線根數(shù)據(jù)線DO7DO0片選片選/編程編程CE*/PGM讀寫讀寫OE*編程電壓編程電壓VPPVDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss第第6 6章：章：EPROM芯片芯片2764存儲容量為存儲容量為8K828個個引腳

23、：引腳：13根地址線根地址線A12A08根數(shù)據(jù)線根數(shù)據(jù)線D7D0片選片選CE*編程編程PGM*讀寫讀寫OE*編程電壓編程電壓VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D31234567891011121314282726252423222120191817161532K8的的SRAM芯片芯片622561 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202021212222232324242525262627272828

24、A14A14A12A12A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0D0D0D1D1D2D2GNDGNDD3D3D4D4D5D5D6D6D7D7CSCSA10A10OEOEA11A11A9A9A8A8A13A13WEWEVccVcc6225662256引腳圖引腳圖A14A14A13A13A12A12A11A11A10A10A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0OEOECSCSWEWED7D7D6D6D5D5D4D4D3D3D2D2D1D1D0D06225662256邏輯圖邏輯圖SRAM 2114的功能的功能工作方式工作方式CS*WE

25、*I/O4 I/O1未選中未選中讀操作讀操作寫操作寫操作10010高阻高阻輸出輸出輸入輸入SRAM 6264的功能的功能工作方式工作方式CS1*CS2WE*OE*D7 D0未選中未選中未選中未選中讀操作讀操作寫操作寫操作1000110110高阻高阻高阻高阻輸入輸入輸出輸出EPROM 2716的功能的功能工作方式工作方式CE*/PGMOE*VCCVPPDO7 DO0待用待用15V5V高阻高阻讀出讀出005V5V輸出輸出讀出禁止讀出禁止015V5V高阻高阻編程寫入編程寫入正脈沖正脈沖15V25V輸入輸入編程校驗編程校驗005V25V輸出輸出編程禁止編程禁止015V25V高阻高阻EPROM 2764

26、的功能的功能工作方式工作方式CE*OE*PGM*A9VPPDO7 DO0讀出讀出0015V輸出輸出讀出禁止讀出禁止0115V高阻高阻待用待用15V高阻高阻Intel標(biāo)識標(biāo)識0012V15V輸出編碼輸出編碼標(biāo)準(zhǔn)編程標(biāo)準(zhǔn)編程01負(fù)脈沖負(fù)脈沖25V輸入輸入Intel編程編程01負(fù)脈沖負(fù)脈沖25V輸入輸入編程校驗編程校驗00125V輸出輸出編程禁止編程禁止125V高阻高阻門電路譯碼門電路譯碼A1A0F0 F1 F2 F3A19A18A17A16A15（b）（a）A0Y0Y1Y譯碼器譯碼器74LS1381 12 23 34 45 56 67 78 89 91010111112121313141415151616A AB BC CE1E1E2E2E3E3Y7Y7GNDGNDY6Y6Y5Y5Y4Y4Y3Y3Y2Y2Y1Y1Y0Y0VccVcc74LS13874LS138引腳圖引腳圖Y0Y0Y1Y1Y2Y2Y3Y3Y4Y4Y5Y5Y6Y6Y7Y7E3E3E2E2E1E1C CB BA A74LS13874LS138原理圖原理圖74LS138的功能表的功能表片選輸入片選輸入編碼輸入編碼輸入輸出輸出E3 E2* E1*C B AY7* Y0*1 0 00 0 011111110（僅（僅Y0*有效）有效）0 0 1