數(shù)字電子技術題庫

1、一、 選擇題1. 求邏輯函數(shù)的最簡與或式（ ）2. 函數(shù)F(A,B,C)=AB+BC+AC的最小項表達式為( ) 。AF(A,B,C)=m（0，2，4） B. (A,B,C)=m（3，5，6，7）C F(A,B,C)=m（0，2，3，4） D. F(A,B,C)=m（2，4，6，7）3. 求邏輯函數(shù)的最簡與或式 A. B. C. D. 14. 求邏輯函數(shù)的最簡與或式 A. B. C. D. 5. 求邏輯函數(shù)最簡與或式（ ）6. 函數(shù)的最簡與或式（ ）7. 邏輯函數(shù)，最少需要幾個與非門可以實現(xiàn)此邏輯（ ）(A) 2 (B) 3 (C) 4 (D) 58. 邏輯函數(shù)約束條件的最簡與或式（

2、 ）9. 邏輯函數(shù)的標準與或式為（ ）10. 圖中門電路為74系列TTL門。要求當VIVIH時，發(fā)光二極管D導通并發(fā)光，且發(fā)光二極管導通電流約為10mA，下列說法正確的是（ ）(A)兩個電路都不能正常工作(B)兩個電路都能正常工作(C)電路（A）可以正常工作(D)電路（B）可以正常工作11. 74HC00為CMOS與非門采用+5V電源供電，輸入端在下面哪種接法下屬于邏輯0（ ）A輸入端接地 B. 輸入端接高于3.6V電源 C. 輸入端懸空 D. 輸入端接同類與非門的輸出高電平3.6V12. 下列說法正確的是（ ）(A)組合邏輯電路的輸出不僅和該時刻的輸入有關，還與電路原來的狀態(tài)有關(B)常用的

3、組合邏輯電路有編碼器、譯碼器、加法器、比較器、寄存器(C)組合邏輯電路可能發(fā)生競爭冒險(D)組合邏輯電路需要用狀態(tài)方程來描述其邏輯功能13. 用8選1數(shù)據(jù)選擇器實現(xiàn)函數(shù)，A2、A1、A0分別接A、B、C，下列選項正確的是( ) 4分(A) (B) (C) (D) 14. 8線3線優(yōu)先編碼器的輸入為I0I7 ，當優(yōu)先級別最高的I7有效時，其輸出的值是（ ）。A111 B. 010 C. 000 D. 10115. 十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有（ ）個。A16 B.2 C.4 D.816. 已知74LS138譯碼器的輸入三個使能端（E3=1， E1=E2=0）時，地址碼A2A1A0=

4、011，則輸出 Y7 Y0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 1111111117. 設計一個全加器，選擇哪個方案可以實現(xiàn)（ ）(A)編碼器和必要的門電路 (B)數(shù)值比較器和必要的門電路(C)二進制譯碼器和必要的門電路 (D)7段顯示譯碼器和必要的門電路18. 函數(shù)F=AB+BC，使F=1的輸入ABC組合為(      )AABC=000        BABC=010 CABC=101   

5、;     DABC=11019. 已知某電路的真值表如下，該電路的邏輯表達式為( )。A B. C DABCYABCY0000100000111011010011010111111120. 下列選項中是8421BCD碼的是( )A. 0101 B. 1010 C. 1100 D. 111121. 邏輯函數(shù)的最簡與或式是( ) A. 1 B. C. A D. A+B+C22. 欲對全班40個學生以二進制代碼表示，至少需要二進制碼的位數(shù)是( ) A. 6 B. 5 C. 10 D. 5323. 以下式子中不正確的是（ ）A. B. C. D. 2

6、4. 在數(shù)字電路中，穩(wěn)態(tài)時三極管一般工作在( )狀態(tài)。在圖示電路中，若，則三極管T( ),此時=( ) A開關，截止，3.7V B放大，截止，5V C開關，飽和，0.3V D開關，截止，5V25. 數(shù)字電路中的工作信號為( )。A. 脈沖信號 B. 隨時間連續(xù)變化的電信號 C.直流信號 D.模擬信號26. 下列等式不成立的是( )A. AB+AC+BC=AB+BC B. (A+B)(A+C)=A+BC C. A+AB=A D. 27. 最小項邏輯相鄰項是（ ）A.ABCD B. C. D.28. 下列邏輯門類型中，可以用（ ）一種類型門實現(xiàn)另三種基本運算。 A與非門 B非門 C或門 D與門 2

7、9. n個變量的最小項是 。 A.n個變量的積項，它包含全部n個變量，每個變量可用原變量或非變量。 B.n個變量的和項，它包含全部n個變量，每個變量可用原變量或非變量。C.n個變量的積項，它包含全部n個變量，每個變量僅為原變量。 D.n個變量的和項，它包含全部n個變量，每個變量僅為非變量。30. 三態(tài)門輸出高阻狀態(tài)時，是正確的說法。A.用電壓表測量指針不動 B.相當于懸空C.電壓不高不低D.測量電阻指針不動31. 對于TTL與非門閑置輸入端的處理，可以。A.接電源B.通過電阻3k接電源C.接地D.與有用輸入端并聯(lián)32. CMOS數(shù)字集成電路與TTL數(shù)字集成電路相比突出的優(yōu)點是。A.微功耗B.高

8、速度C.高抗干擾能力D.電源范圍寬33. 如果要將一組并行的輸入數(shù)據(jù)轉換為串行輸出，則應采用哪種電路（ ）A. 計數(shù)器 B. 編碼器 C. 數(shù)據(jù)選擇器 D. 數(shù)據(jù)分配器34. 三位二進制編碼器輸出與輸入端的數(shù)量分別為（   ）   A.3個、2個  B.3個、8個  C.8個、3個  D.2個、3個 35. 七段顯示譯碼器，當譯碼器七個輸出端狀態(tài)是abcdefg=0110011，高電平有效，輸入一定為（   ）  &

9、#160;A.0011  B.0110  C.0100  D.010136. 譯碼器驅動輸出為低電平，則顯示器應該選用（   ）   A.共陰極顯示器   B.共陽極顯示器  C.兩者均可  D.不能確定37. 半加器的邏輯功能是（ ） A、兩個同位的二進制數(shù)相加    B、兩個二進制數(shù)相加 C、兩個同位的二進制數(shù)及來自低位的進位三者相加 

10、;   D、兩個二進制數(shù)的和的一半38. 全加器的邏輯功能是（ ） A、兩個同位的二進制數(shù)相加    B、兩個二進制數(shù)相加 C、兩個同位的二進制數(shù)及來自低位的進位三者相加    D、不帶進位的兩個二進制數(shù)相加39. 對于兩個4位二進制數(shù)A（A3A2A1A0）、B（B3B2B1B0），下面說法正確的是（ ） A、如果A3B3，則AB       B、如果A3B3，則AB C、如果

11、A0B0，則AB       D、如果A0B0，則AB40. 實現(xiàn)多輸入、單輸出邏輯函數(shù)，應選（ ）    A、編碼器    B、譯碼器    C、數(shù)據(jù)選擇器    D、數(shù)據(jù)分配器41. 對于觸發(fā)器和組合邏輯電路，以下（ ）的說法是正確的。A、兩者都有記憶能力 B、兩者都無記憶能力C、只有組合邏輯電路有記憶能力 D、只有觸發(fā)器有記憶能力42. CP有效期間，同步RS觸

12、發(fā)器的特性方程是（ ）。A、 B、（RS=0） C、 D、（RS=0）43. CP有效期間，同步D觸發(fā)器特性方程是（ ）。A、 B、 C、 D、44. 對于JK觸發(fā)器，輸入J=0、K=1，CP脈沖作用后，觸發(fā)器的應為（ ）。A、0 B、1 C、可能是0，也可能是1 D、與有關、45. JK觸發(fā)器在CP脈沖作用下，若使，則輸入信號應為（ ）。A、 B、 C、 D、46. 具有“置0” “置1” “保持” “翻轉”功能的觸發(fā)器叫（A）。A、JK觸發(fā)器 B、基本RS觸發(fā)器 C、同步D觸發(fā)器 D、同步RS觸發(fā)器47. 僅具有“保持”“翻轉”功能的觸發(fā)器叫（ ）。A、JK觸發(fā)器 B、RS觸發(fā)器 C、D觸

13、發(fā)器 D、T觸發(fā)器48. 僅具有“翻轉”功能的觸發(fā)器叫（ ）。A、JK觸發(fā)器 B、RS觸發(fā)器 C、D觸發(fā)器 D、T觸發(fā)器49. 時序邏輯電路中一定包含（ ）A、觸發(fā)器 B、編碼器 C、移位寄存器 D、譯碼器50. 時序電路某一時刻的輸出狀態(tài)，與該時刻之前的輸入信號（ ）A、有關 B、無關 C、有時有關，有時無關 D、以上都不對51. 用n個觸發(fā)器構成計數(shù)器，可得到的最大計數(shù)長度為（ ）A、 B、 C、 D、52. 同步時序邏輯電路和異步時序邏輯電路比較，其差異在于后者（ ）A、沒有觸發(fā)器 B、沒有統(tǒng)一的時鐘脈沖控制 C、沒有穩(wěn)定狀態(tài) D、輸出只與內部狀態(tài)有關53. 一位8421BCD計數(shù)器，至

14、少需要（ ）個觸發(fā)器。A、3 B、4 C、5 D、1054. 經(jīng)過有限個CP，可由任意一個無效狀態(tài)進入有效狀態(tài)的計數(shù)器是（ ）自啟動的計數(shù)器。A、能 B、不能 C、不一定能 D、以上都不對55. 寄存器在電路組成上的特點是（ ）A、有CP輸入端，無數(shù)碼輸入端。 B、有CP輸入端和數(shù)碼輸入端。C、無CP輸入端，有數(shù)碼輸入端。 D、無CP輸入端和數(shù)碼輸入端。56. 通常寄存器應具有（ ）功能。A、存數(shù)和取數(shù) B、清零和置數(shù) C、A和B都有 D、只有存數(shù)、取數(shù)和清零，沒有置數(shù)。57. 表示脈沖電壓變化最大值的參數(shù)叫（ ）。 A、脈沖幅度 B、脈沖寬度 C、脈沖前沿 D、脈沖后沿58. 表示兩個相鄰脈

15、沖重復出現(xiàn)的時間間隔的參數(shù)叫（ ）。A、脈沖周期 B、脈沖寬度 C、脈沖前沿 D、脈沖后沿59. 集成555定時器的輸出狀態(tài)有（ ）A、0狀態(tài) B、1狀態(tài) C、0和1狀態(tài) D、高阻態(tài)60. 多諧振蕩器能產(chǎn)生（ ）A、正弦波 B、矩形波 C、三角波 D、鋸齒波61. 用555定時器構成的施密特觸發(fā)器的回差電壓可表示為（ ）A、 B、 C、 D、62. 施密特觸發(fā)器常用于對脈沖波形的（ ）。 A、計數(shù) B、寄存 C、延時與定時 D、整形與變換63. 圖1為由或非門構成的基本SR鎖存器，輸入S、R的約束條件是 。ASR=0 BSR=1 CS+R=0 DS+R=1圖.1 圖.264. 圖2所示為由與非

16、門組成的基本SR鎖存器，為使鎖存器處于“置1”狀態(tài)，其應為 。A=00 B=01 C=10 D=1165. 電路如圖所示。實現(xiàn)的電路是 。A B C D66. 電路如圖所示。實現(xiàn)的電路是 。 A B C D67. 電路如圖所示。輸出端Q所得波形的頻率為CP信號二分頻的電路為 。A B C D68. 將D觸發(fā)器改造成T觸發(fā)器，如圖所示電路中的虛線框內應是 。 A或非門 B與非門 C異或門 D同或門69. 米利型時序邏輯電路的輸出是 。A只與輸入有關 B只與電路當前狀態(tài)有關C與輸入和電路當前狀態(tài)均有關D與輸入和電路當前狀態(tài)均無關70. 摩爾型時序邏輯電路的輸出是 。A只與輸入有關 B只與電路當前狀

17、態(tài)有關C與輸入和電路當前狀態(tài)均有關D與輸入和電路當前狀態(tài)均無關二、 填空題1. 模擬信號的特點是在 幅度 和 時間 上都是 連續(xù) 變化的。2. 數(shù)字信號的特點是在 幅度和 時間 上都是 不連續(xù) 變化的。3. 數(shù)字電路主要研究 輸出 與 輸入 信號之間的對應 邏輯 關系。4. 用二進制數(shù)表示文字、符號等信息的過程稱為 編碼_。5. 27， 166， 10101。6. 42 ，111100，11010111。7. 最基本的三種邏輯運算是與 、或 、非 。8. 邏輯等式三個規(guī)則分別是代入 、 對偶 、 反演 。9. 邏輯函數(shù)化簡的方法主要有 公式 化簡法和卡諾圖 化簡法。10. 邏輯函數(shù)常用的表示方

18、法有真值表 、表達式 和 卡諾圖 。11. 任何一個邏輯函數(shù)的 真是表 是唯一的，但是它的 表達式 可有不同的形式，邏輯函數(shù)的各種表示方法在本質上是一致或相同 的，可以互換。12. 寫出下面邏輯圖所表示的邏輯函數(shù)Y= （ 。13. 寫出下面邏輯圖所表示的邏輯函數(shù)Y= ） 。14. 半導體三極管作為開關元件時工作在 飽和 狀態(tài)和 截至 狀態(tài)。15. 與門電路和或門電路具有 多 個輸入端和 1 個輸出端。16. 非門電路是 單 端輸入、 單端輸出的電路。17. TTL門電路具有負載能力強 、 抗干擾能力強 和 轉換速度快 等優(yōu)點。18. OC門是一種特殊的TTL與非門，它的特點是輸出端可以并聯(lián)輸出

19、，即 。19. 三態(tài)門除了高電平、低電平兩個狀態(tài)外，還有第三個狀態(tài)，這第三個狀態(tài)常稱為高阻態(tài)。20. 根據(jù)邏輯功能的不同特點，邏輯電路可分為兩大類：組合邏輯電路 和 時序邏輯電路 。21. 組合邏輯電路主要是由 與 、 或 和 非 三種基本邏輯門電路構成的。22. 只考慮 加數(shù)和被加數(shù) ，而不考慮 低位進位 的運算電路，稱為半加器。23. 不僅考慮 加數(shù)和被加數(shù) ，而且考慮 低位進位的運算電路，稱為全加器。24.譯碼是編碼的逆過程。25. 數(shù)據(jù)選擇器是在選擇信號 的作用下，從 多個數(shù)據(jù) 中選擇 某一數(shù)據(jù)或一個數(shù)據(jù) 作為輸出的組合邏輯電路。26. 從奇偶校驗角度來說，數(shù)碼1011011是 奇 碼

20、，1001011是 偶 碼。27. 觸發(fā)器具有2個穩(wěn)定狀態(tài)，在輸入信號消失后，它能保持 穩(wěn)定狀態(tài) 。28. 在基本RS觸發(fā)器暗中，輸入端或能使觸發(fā)器處于復位狀態(tài)，輸入端或能使觸發(fā)器處于置位 狀態(tài)。29. 同步RS觸發(fā)器狀態(tài)的改變是與 CP脈沖 信號同步的。30. 在CP有效期間，若同步觸發(fā)器的輸入信號發(fā)生多次變化時，其輸出狀態(tài)也會相應產(chǎn)生多次變化，這種現(xiàn)象稱為 觸發(fā)器的空翻 。31. 同步D觸發(fā)器的特性方程為 ） 。32. 主從觸發(fā)器是一種能防止 空翻 現(xiàn)象的觸發(fā)器。33. 在CP脈沖和輸入信號作用下，JK觸發(fā)器能夠具有保持 、 置0 、 置1 、和 翻轉 的邏輯功能。34. 在CP脈沖有效期

21、間，D觸發(fā)器的次態(tài)方程= D ，JK觸發(fā)器的次態(tài)方程= ） 。35. 對于JK觸發(fā)器，當CP脈沖有效期間，若J=K=0時，觸發(fā)器狀態(tài)保持 ；若時，觸發(fā)器 置0或置1；若J=K=1時，觸發(fā)器狀態(tài) 翻轉 。36. 對于JK觸發(fā)器，若J=K，則可完成 觸發(fā)器的邏輯功能。37. 對于JK觸發(fā)器，若，則可完成 觸發(fā)器的邏輯功能。38. 將D觸發(fā)器的D端與端直接相連時，D觸發(fā)器可轉換成 T 觸發(fā)器。39. 時序邏輯電路任何時刻的輸出信號不僅取決于 當時的輸入信號 ，而且還取決于 電路原來的狀態(tài) 。40. 時序邏輯電路邏輯功能的表示方法有 方程 、 狀態(tài)轉換真值表 、 狀態(tài)轉換圖 、和 時序圖 四種。41用

22、來記憶和統(tǒng)計輸入CP脈沖個數(shù)的電路，稱為計數(shù)器 。42. 用以存放二進制代碼的電路稱為 寄存器 。43. 具有存放數(shù)碼和使數(shù)碼逐位右移或左移的電路稱為 移存器 。44. 產(chǎn)生 順序脈沖信號 的電路稱為順序脈沖發(fā)生器。45. 脈沖周期T表示兩個相鄰脈沖的 時間間隔 。46. 集成555定時器的TH端，端的電平分別大于和，定時器的輸出狀態(tài)是 低電平或0 。47. 集成555定時器的TH端，端的電平分別小于和，定時器的輸出狀態(tài)是高電平或1 。48. 多諧振蕩電路沒有 穩(wěn)定狀態(tài)，電路不停地在兩個狀態(tài) 之間轉換，因此又稱 無穩(wěn)態(tài)觸發(fā)器 。49. 在觸發(fā)脈沖作用下，單穩(wěn)態(tài)觸發(fā)器從穩(wěn)態(tài) 轉換到 暫穩(wěn)態(tài) 后，

23、依靠自身電容的放電作用，又能回到 穩(wěn)態(tài) 。50. 用555定時器構成的施密特觸發(fā)器的回差電壓可表示為） 。51. 用555定時器構成的施密特觸發(fā)器的電源電壓為15V時，其回差電壓為 5 V。三、 判斷題1. 十進制數(shù)74轉換為8421BCD碼應當是。2. 二進制只可以用來表示數(shù)字，不可以用來表示文字和符號等。3. 十進制轉換為二進制的時候，整數(shù)部分和小數(shù)部分都要采用除2取余法。4. 若兩個函數(shù)相等，則它們的真值表一定相同；反之，若兩個函數(shù)的真值表完全相同，則這兩個函數(shù)未必相等。5. 證明兩個函數(shù)是否相等，只要比較它們的真值表是否相同即可。6. 在邏輯函數(shù)表達式中，如果一個乘積項包含的輸入變量最

24、少，那么該乘積項叫做最小項。7. 當決定一件事情的所有條件全部具備時，這件事情才發(fā)生，這樣的邏輯關系稱為非。8. 在全部輸入是“0”的情況下，函數(shù)運算的結果是邏輯“0”。9. 邏輯變量取值的0和1表示事物相互獨立而又聯(lián)系的兩個方面。10. 在變量A、B取值相異時，其邏輯函數(shù)值為1，相同時為0，稱為異或運算。11. 邏輯函數(shù)的卡諾圖中，相鄰最小項可以合并。12. 對任意一個最小項，只有一組變量取值使得它的值為1.13. 任意的兩個最小項之積恒為0。14. 半導體二極管、三極管、MOS管在數(shù)字電路中均可以作為開關元件來使用。15. 與門、或門和非門都具有多個輸入端和一個輸出端。16. 在與門電路后

25、面加上非門，就構成了與非門電路。17. CMOS門電路的輸入端在使用中不允許懸空。18. 任何時刻，電路的輸出狀態(tài)只取決于該時刻的輸入，而與該時刻之前的電路狀態(tài)無關的邏輯電路，稱為組合邏輯電路。19. 組合邏輯電路的邏輯功能可用邏輯圖、真值表、邏輯表達式、卡諾圖和波形圖五種方法來描述，它們在本質上是相通的，可以互相轉換。20. 型競爭冒險也稱為1型競爭冒險。21. 型競爭冒險也稱為0型競爭冒險。22. 3位二進制譯碼器應有3個輸入端和8個輸出端。23. 3線8線譯碼電路是三八進制譯碼器。24. 十六路數(shù)據(jù)選擇器的地址輸入端有四個。25. 能將一個數(shù)據(jù)，根據(jù)需要傳送到多個輸出端的任何一個輸出端的

26、電路，稱為數(shù)據(jù)選擇器。26. 觸發(fā)器有兩個穩(wěn)定狀態(tài)，一個是現(xiàn)態(tài)，一個是次態(tài)。27. 觸發(fā)器有兩個穩(wěn)定狀態(tài)，在外界輸入信號的作用下，可以從一個穩(wěn)定狀態(tài)轉變?yōu)榱硪粋€穩(wěn)定狀態(tài)。28. 同一邏輯功能的觸發(fā)器，其電路結構一定相同。29. 僅具有反正功能的觸發(fā)器是T觸發(fā)器。30. 時序邏輯電路的特點是在任何時刻的輸出不僅和輸入有關，而且還取決于電路原來的狀態(tài)。31. 時序邏輯電路由存儲電路和觸發(fā)器兩部分組成。32. 為了記憶電路的狀態(tài)，時序電路必須包含存儲電路，存儲電路通常以觸發(fā)器為基本單元電路組成。33. 計數(shù)器能夠記憶輸入CP脈沖的最大數(shù)目，叫做這個計數(shù)器的長度，也稱為計數(shù)器的“?！?。34. 同步時序

27、電路和異步時序電路的最主要區(qū)別是，前者沒有CP脈沖，后者有CP脈沖。35. 同步時序電路和異步時序電路的最主要區(qū)別是，前者的所有觸發(fā)器受同一時鐘脈沖控制，后者的各觸發(fā)器受不同的時鐘脈沖控制。36. 時序電路的邏輯功能可用邏輯圖、邏輯表達式、狀態(tài)表、卡諾圖、狀態(tài)圖和時序圖等方法來描述，它們在本質上是相通的，可以互相轉換。37. 當時序邏輯電路進入無效狀態(tài)后，若能自動返回有效工作狀態(tài)，該電路能自啟動。38. 單穩(wěn)態(tài)觸發(fā)器只有一個穩(wěn)定狀態(tài)。39. 多諧振蕩器有兩個穩(wěn)定狀態(tài)。40. 暫穩(wěn)態(tài)持續(xù)的時間是脈沖電路的主要參數(shù)，它與電路的阻容元件有關。41. 多諧振蕩器是一種自激振蕩電路，不需要外加輸入信號，

28、就可以自動地產(chǎn)生矩形脈沖。42. 單穩(wěn)態(tài)觸發(fā)器和施密特觸發(fā)器不能自動地產(chǎn)生矩形脈沖，但可以把其他形狀的信號變換成矩形波。四、 公式化簡題1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11. 12. 13. 14. 五、 卡諾圖化簡題1. 2. 3. 4. F(A,B,C,D)=m(0,4,5,6,8,9,10,13,15)5. 6. 7. 8. 9. 10. 11. 12. 13. 14. 15. 16. 17. 18. 19. 20. F(A,B,C,D)=m(4,5,6,13,14,15) d(8,9,10,12)21. 22. Y(A,B,C,D)=m (1,9,12,1

29、4) + d (3,4,5,6,7,11,13,15)23. Y(A,B,C,D)=m（2,4,6,7,12,15）+d(0,1,3,8,9,11)六、 分析題1. 組合電路如圖所示，分析該電路的邏輯功能。寫出邏輯表達式并化簡，畫出真值表。2. 分析如圖所示的組合邏輯電路的功能。寫出邏輯表達式并化簡，畫出真值表。3. 試分析如圖所示的組合電路，要求寫出輸出邏輯表達式，并判斷電路在哪些輸入信號狀態(tài)突變時可能輸出險象，為使電路工作可靠，用增加冗余項的方法消除險象，并畫出修正后的邏輯電路。4. 試分析圖示組合邏輯電路，列出真值表，寫出輸出端的邏輯函數(shù)表達式，并化簡，說明電路的功能。5. 下圖是一個組

30、合邏輯電路，試對其進行分析，要求：寫出輸出X、Y的表達式并化簡，列真值表，簡述邏輯功能。6. 7. 8. 9. 分析圖示電路的邏輯功能，寫出驅動方程、狀態(tài)方程，列出功能表，畫出狀態(tài)轉換圖。10. 分析圖示組合邏輯電路的功能，要求寫出與-或邏輯表達式，列出其真值表，并說明電路的邏輯功能。11. 已知邏輯電路如圖所示，試分析其邏輯功能。要求寫出與-或邏輯表達式，列出其真值表，并說明電路的邏輯功能。12. 電路如圖所示，圖中均為2線4線譯碼器。（1）欲分別使譯碼器處于工作狀態(tài)，對應的C、D應輸入何種狀態(tài)（填表P3.12-1）；（2）試分析當譯碼器工作時，請對應A、B的狀態(tài)寫出的狀態(tài)（填表P3.12-

31、2）；（3）說明圖P3.14的邏輯功能。表P3.14-1 表P3.14-2處于工作狀態(tài)的譯碼器C、D應輸入的狀態(tài)ABCD0001101113. 寫出如圖所示電路的邏輯函數(shù)，并化簡為最簡與-或表達式。14已知用8選1數(shù)據(jù)選擇器74LS151構成的邏輯電路如圖所示，請寫出輸出L的邏輯函數(shù)表達式，并將它化成最簡與-或表達式。15. 下圖所示是用二個4選1數(shù)據(jù)選擇器組成的邏輯電路，試寫出輸出Z與輸入M、N、P、Q之間的邏輯函數(shù)式。16. 分析圖示電路，要求：（1）寫出JK觸發(fā)器的狀態(tài)方程；（2）用X、Y、Qn作變量，寫出P和Qn+1的函數(shù)表達式；（3）列出真值表，說明電路完成何種邏輯功能。17. 試分

32、析如圖同步時序邏輯電路，并寫出分析過程。18. 同步時序電路如圖所示。（1）試分析圖中虛線框電路，畫出Q0、Q1、Q2波形，并說明虛線框內電路的邏輯功能。（2）若把電路中的Y輸出和置零端連接在一起，試說明當X0X1X2為110時，整個電路的邏輯功能。19. 如圖所示為由計數(shù)器和數(shù)據(jù)選擇器構成的序列信號發(fā)生器，74161為四位二進制計數(shù)器，74LS151為8選1數(shù)據(jù)選擇器。請問：74161接成了幾進制的計數(shù)器？20. 試分析如圖所示電路的邏輯功能。圖中74LS160為十進制同步加法計數(shù)器，其功能如表所示。CPEPET工作狀態(tài)×0×××置 零10×

33、×預置數(shù)×1101保 持×11×0保持（但CO=0）1111計 數(shù)21. 試分析如圖所示時序電路的邏輯功能。22. 試分析如圖所示時序電路的邏輯功能。23. 分析下圖所示的同步時序電路。 24. 25. 26. 七、 設計題1. 試用與非門設計一組合邏輯電路，其輸入為3位二進制數(shù)，當輸入中有奇數(shù)個1時輸出為1，否則輸出為0。2. 4位無符號二進制數(shù)A（ A3A2A1A0），請設計一個組合邏輯電路實現(xiàn)：當0A8或12A15時，F(xiàn)輸出1，否則，F(xiàn)輸出0。3. 約翰和簡妮夫婦有兩個孩子喬和蘇，全家外出吃飯一般要么去漢堡店，要么去炸雞店。每次出去吃飯前，全家要表

34、決以決定去哪家餐廳。表決的規(guī)則是如果約翰和簡妮都同意，或多數(shù)同意吃炸雞，則他們去炸雞店，否則就去漢堡店。試設計一組合邏輯電路實現(xiàn)上述表決電路。4. 試設計一個全減器組合邏輯電路。全減器是可以計算三個數(shù)X、Y、BI的差，即D=X-Y-CI。當XY+BI時，借位輸出BO置位。5. 設計組合邏輯電路，將4位無符號二進制數(shù)轉換成格雷碼。6. 請用最少器件設計一個健身房照明燈的控制電路，該健身房有東門、南門、西門，在各個門旁裝有一個開關，每個開關都能獨立控制燈的亮暗，控制電路具有以下功能：（1）某一門開關接通，燈即亮，開關斷，燈暗；（2）當某一門開關接通，燈亮，接著接通另一門開關，則燈暗；（3）當三個門

35、開關都接通時，燈亮。7. 設計一個能被2或3整除的邏輯電路，其中被除數(shù)A、B、C、D是8421BCD編碼。規(guī)定能整除時，輸出L為高電平，否則，輸出L為低電平。要求用最少的與非門實現(xiàn)。（設0能被任何數(shù)整除）8. 如圖所示為一工業(yè)用水容器示意圖，圖中虛線表示水位，A、B、C電極被水浸沒時會有高電平信號輸出，試用與非門構成的電路來實現(xiàn)下述控制作用：水面在A、B間，為正常狀態(tài)，亮綠燈G；水面在B、C間或在A以上為異常狀態(tài)，點亮黃燈Y；面在C以下為危險狀態(tài)，點亮紅燈R。要求寫出設計過程。9. 用一個8線-3線優(yōu)先編碼器74HC148和一個3線-8線譯碼器74HC138實現(xiàn)3位格雷碼3位二進制的轉換。10

36、. 用二個4選1數(shù)據(jù)選擇器實現(xiàn)函數(shù)L，允許使用反相器。11. 一個組合邏輯電路有兩個控制信號C1和C2，要求： （1）C2C1=00時，（2）C2C1=01時，（3）C2C1=10時，（4）C2C1=11時，試設計符合上述要求的邏輯電路（器件不限）12. 試用4選1數(shù)據(jù)選擇器74LS153（1/2）和最少量的與非門實現(xiàn)邏輯函數(shù) 。13. 用8選1數(shù)據(jù)選擇器74LS151設計一個組合電路。該電路有3個輸入A、B、C和一個工作模式控制變量M，當M=0時，電路實現(xiàn)“意見一致”功能（A，B，C狀態(tài)一致時輸出為1，否則輸出為0），而M=1時，電路實現(xiàn)“多數(shù)表決”功能，即輸出與A，B，C中多數(shù)的狀態(tài)一致。

37、14. 已知8選1數(shù)據(jù)選擇器74LS151芯片的選擇輸入端A2的引腳折斷，無法輸入信號，但芯片內部功能完好。試問如何利用它來實現(xiàn)函數(shù)F(A,B,C)m(1,2,4,7)。要求寫出實現(xiàn)過程，畫出邏輯圖。15. 用三片四位數(shù)值比較器74LS85實現(xiàn)兩個12位二進制數(shù)比較。16. 用一片4位數(shù)值比較器74HC85和適量的門電路實現(xiàn)兩個5位數(shù)值的比較。17. 試用四片一位全加器實現(xiàn)8位數(shù)據(jù)奇偶校驗器。18. 試設計一個4輸入、4輸出邏輯電路。當控制信號C=0時，輸出狀態(tài)與輸入狀態(tài)相反；C=1時，輸出狀態(tài)與輸入狀態(tài)相同?？刹捎酶鞣N邏輯門電路來實現(xiàn)。19. 試用2輸入與非門設計一個3數(shù)入的組合邏輯電路。當

38、輸入的二進制碼小于3時輸出為0，否則輸出為1.20. 試設計一個4位奇偶校驗器，即當4位數(shù)中有奇數(shù)個1時輸出為0，否則輸出為1.可采用各種邏輯功能門電路來實現(xiàn)。21. 某足球評委會由一位教練和三位球迷組成，對裁判員的判罰進行表決。當滿足以下條件時表示同意：有三人或三人以上同意，或者有兩人同意，但其中一人是教練。試用2輸入與非門設計電路。22. 設計一個序列檢測器，用來檢測二進制序列。每當連續(xù)收到3個1（或3個以上1）時，該檢測器輸出為1，否則為0。23. 設計一個二進制數(shù)碼串行加法器。24. 用T觸發(fā)器作存儲元件，設計一個兩位二進制減1計數(shù)器。電路工作狀態(tài)受輸入信號x的控制。當x=0時，電路狀

39、態(tài)不變；當x=1時，在時鐘脈沖作用下進行減1計數(shù)。計數(shù)器有一個輸出z，當產(chǎn)生借位時z=1，否則z=0。25. 用D觸發(fā)器設計一個8421 BCD碼同步十進制加計數(shù)器。26. 設計一個串行數(shù)據(jù)檢測器。電路的輸入信號X是與時鐘脈沖同步的串行數(shù)據(jù)，其時序關系如下圖所示。輸出信號為Z；要求電路在X信號輸入出現(xiàn)110序列時，輸出信號Z為1，否則為0。27. 用D 觸發(fā)器設計狀態(tài)變化滿足下狀態(tài)圖的時序邏輯電路28. 用上升沿D觸發(fā)器和門電路設計一個帶使能EN的上升沿D觸發(fā)器，要求當EN=0時，時鐘脈沖加入后觸發(fā)器也不轉換；當EN=1時，當時鐘加入后觸發(fā)器正常工作，注：觸發(fā)器只允許在上升沿轉換。29. 試用D觸發(fā)器設計一個同步五進制加法計數(shù)器，要求寫出設計過程。30. 設計三相步進電機控制器：工作在三相單雙六拍正轉方式，即在CP作用下控制三個線圈A、B、