電壓上電延時(shí)的影響及電容的分析-0828 Update

MOSFET對(duì)電壓上電延時(shí)

的影響及電容的分析

SE:Team

2012-08-28

1.上電速度過(guò)快，后級(jí)的濾波電容容值過(guò)大，根據(jù)電容上的電流是電壓的微分(導(dǎo)數(shù))

I=C×dV/dt，V變化快，將產(chǎn)生很大上電電流,

芯片受到大電流沖擊易損壞。2.

上電速度過(guò)慢，兩MOSFET同時(shí)打開(kāi)的可能性增大，

同樣會(huì)產(chǎn)生較大的上電電流，而將MOSFET擊穿。(見(jiàn)下一頁(yè)的波形示意）MOSFET

對(duì)電壓上電延時(shí)的影響上電過(guò)緩，Mosfet相應(yīng)的門(mén)極的rampup過(guò)慢，會(huì)導(dǎo)致兩管同時(shí)導(dǎo)通，這樣相當(dāng)于將接兩管同時(shí)接通到地，V>VDS從而將管子擊穿。MOSFET對(duì)電壓上電延時(shí)的影響

兩個(gè)管子有同時(shí)導(dǎo)通被擊穿的風(fēng)險(xiǎn)

N個(gè)MOSFET并聯(lián)使用時(shí)，漏源極之間的等效導(dǎo)通電阻

為單個(gè)MOSFET的1/N，即MOSFET并聯(lián)使用有利于減

小MOSFET上的功耗。RDS(ON)具有正溫度系數(shù)，不僅利于均流，且可有效的

保護(hù)MOSFET。MOSFET尺寸越大，RDS(ON)越小。MOSFET

對(duì)電壓上電延時(shí)的影響MOSFET的并聯(lián)使用

CaseLink

OdinOne-Wire-BusfailureissueMOSFET對(duì)電壓上電延時(shí)的影響1.在One_Wire_Bus低溫0℃測(cè)試過(guò)程中，用LTC2978DongleGUI發(fā)現(xiàn)+1.8V異常。2.以下是+1.8V和+1.8V_B的轉(zhuǎn)換關(guān)系，+1.8V經(jīng)由兩個(gè)MOSFET并聯(lián)再轉(zhuǎn)換到+1.8V_B.IRF7831MOSFET的柵極總電荷為Qg=40nC(納庫(kù)倫),Rds(on)=36mOhm.MOSFET對(duì)電壓上電延時(shí)的影響

R16735=10K(最原始值）

tinyvoltagedroponVP1P8whenVP1P8_Brampupdone（+1.8V_B爬升開(kāi)始，+1.8V有有一個(gè)微小的跌落）MOSFET對(duì)電壓上電延時(shí)的影響3.改變R16735柵極電阻，最后將R16735增大為100K，問(wèn)題得到解決。（HorizonScale=2ms)

從圖中可以看出，增大柵極電阻之后，相當(dāng)于減緩VP1P8B_CNTRL_EN信號(hào)上升，于是+1.8V_B（紫色波形）rampup爬升速度變緩了。增大R16735=100K后，+1.8V_B上升時(shí)間減緩至1ms,+1.8V輸出正常。R16735=49.9K==>Stillhavetinydropwhen+1.8V_BrampupdoneCPN:12-2553-01MOSFET對(duì)電壓上電延時(shí)的影響R16735=100K===>PASSTestCPN:12-1447-01☆

MOSFET響應(yīng)速度反比于Cin與柵極串聯(lián)電阻的乘積。即：RespondRate=1/Cin*Rg在MOSFET的選型中，Ciss和Crss往往不能直接反映Cin的容值。最簡(jiǎn)單方法：

利用另一個(gè)參數(shù)---Qg（柵極電荷）。

Qg與Cin關(guān)系：Qg=Cin×

VGS1.VGS一定時(shí)，Qg與Cin成正比，為減小柵極驅(qū)動(dòng)

電流，應(yīng)選擇Qg小的MOSFET。2.在多個(gè)MOSFET并聯(lián)時(shí)需注意，并聯(lián)雖有利于

功耗的降低，但也會(huì)增大等效寄生電容，

使響應(yīng)速度降低。一般來(lái)講：不是很推薦在driver后面的柵極上（PWM）加串聯(lián)電阻。此舉也是為了減小竄擾。（根源還是driver的PWM與MOSFET的開(kāi)關(guān)速度不匹配導(dǎo)致）※在Odin的one-wire-bus的case中，通過(guò)增大VP1P8_CTRL_EN的上拉電阻，實(shí)質(zhì)上與MOSFET的柵極輸入電容構(gòu)成了一個(gè)積分電路。我們知道：積分電路具有延時(shí)和消除尖峰脈沖的功能。RC構(gòu)成時(shí)間常數(shù)τ，R↑

τ↑電壓爬坡時(shí)間變緩。

MOSFET對(duì)電壓上電延時(shí)的影響

MOSFET_重要參數(shù)Qg解釋

Qg：是指特定柵極電壓下MOS完全導(dǎo)通時(shí)輸入電容的總電荷量。直接影響著MOS的開(kāi)關(guān)速度，開(kāi)關(guān)損耗在頻率提高時(shí)占據(jù)了主要位置，降低Qg，可有效降低開(kāi)關(guān)損耗。業(yè)界常用之優(yōu)質(zhì)系數(shù)(FigureOfMerit——FOM)

FOM=Rds(on)×

Q

g

OptiMOS?3Power-MOSFET

GateChargeCharacteristics:FOM乃是以導(dǎo)通電阻與門(mén)極電荷的乘積值做為比較，以更客觀的角度來(lái)評(píng)估PowerMOSFET性能的優(yōu)劣。IRF7831:A-B階段：1.為Ciss充電，直到柵極電平達(dá)到VGS(th)。2.漏極電流ID保持為零。3.B時(shí)刻，柵極電荷為Qgs1(12nC)。

B-C階段：1.柵極驅(qū)動(dòng)電路繼續(xù)為Ciss充電，柵極電平繼續(xù)增大。2.由于B時(shí)刻MOSFET已開(kāi)始導(dǎo)通，ID不斷增大，但在這

個(gè)過(guò)程中，VDS仍保持不變。3.C時(shí)刻，Ciss充電完成，柵源極間電荷達(dá)到元件資料上指定的電荷值Qgs(12+3.1=15.1nC)。ID達(dá)到最大值。

C-D階段：1.漏極電流ID和柵極電平VGS保持不變。2.柵極驅(qū)動(dòng)電路開(kāi)始為Crss充電。3.漏源間電壓VDS開(kāi)始減小。4.D時(shí)刻，VDS下降到最低電壓RDS(ON)×ID。Crss充電完

成，柵漏極間電荷達(dá)到元件資料上指定的Qgd（11nC)；

D-E階段：1.ID和VDS不再發(fā)生變化。2.VGS繼續(xù)增大，直到達(dá)到柵極驅(qū)動(dòng)電路的電平值。

MOSFET_Startup分析

ABCDEMosfet

的實(shí)際模型12電容的分析

電路中電容的作用及分析電容的作用之一：電荷緩沖池1.電源負(fù)載是動(dòng)態(tài)的。2.希望器件的工作電壓不隨電流而變化。3.為此，需為器件提供一種緩沖池，當(dāng)外界環(huán)境劇烈變化時(shí)，器件的工作電壓能保持相對(duì)的穩(wěn)定。4.電容的本質(zhì)是儲(chǔ)存電荷和釋放電荷，外界環(huán)境變化時(shí)，電容中的電荷能被迅速積累或釋放。5.ΔU=ΔQ/C，外部環(huán)境使器件的工作電壓變化時(shí)，電容能通過(guò)積累或者釋放電荷以吸收這種變化，保持器件工作電壓的穩(wěn)定。電容的作用之二：作為高頻噪聲的重要瀉放通路1.信號(hào)狀態(tài)不斷切換于1和0之間，電流方向不斷切換于輸出和輸入之間。2.狀態(tài)的高速變化，產(chǎn)生大量的噪聲等干擾，這些干擾多處于有效信號(hào)的2次、3次等倍頻頻率。3.需要將這些干擾瀉放到相對(duì)穩(wěn)定的地平面上4.Z=1/(jwC)，當(dāng)頻率較高時(shí)，電容表現(xiàn)為低阻抗，可將電容作為高頻噪聲的重要瀉放通路。電路中的常用電容

電容的等效電路的分析和參數(shù)解釋：

ESL由引腳電感和電容器兩極間等效電感串聯(lián)而成，

取決于封裝。

ESR由引腳電阻和器件兩極間等效電阻構(gòu)成，

取決于電容工

作溫度、工作頻率以及電容體本身

的導(dǎo)線電阻等；頻帶范圍內(nèi)，電容器串行電阻的最大值隨

工作頻

率而變化。

Rleak取決于電容器件本身特有的泄漏特性。?RatedRippleCurrent：當(dāng)電容用在總電源處，要求

能承受上下電時(shí)大電流的沖擊，此參數(shù)的值越大，表示

承受大電流沖擊的能力越好。

Tangentoflossangle：電容損耗角正切值。理想電

容工作時(shí)，產(chǎn)生無(wú)功功率Q，由于ESR及泄漏電流的存

在，實(shí)際會(huì)產(chǎn)生一定的損耗功率P，定義tanδ=P/Q，

tanδ就稱為電容損耗角正切值。

LeakageCurrent：由于Rleak的存在，用該參數(shù)來(lái)定義流過(guò)電容的泄漏電流。實(shí)際電容的等效電路

電容的分析濾波電容阻抗隨頻率變化特性的分析電容器件的整體阻抗表現(xiàn)：1.F增大-電容分量起主導(dǎo)作用，阻抗逐步變小，器件表現(xiàn)為電容的阻抗特性，濾波效果漸強(qiáng)；2.F達(dá)到諧振頻點(diǎn)-C和ESL分量對(duì)阻抗的效果抵消，在

諧振點(diǎn)上，阻抗最小，等于ESR；3.F繼續(xù)增大-ESL起主導(dǎo)作用，阻抗逐步增大，器件表現(xiàn)為電感的阻抗特性，濾波效果漸弱。濾波電容的作用機(jī)制是為噪聲等干擾提供一條低阻抗回

路，在噪聲頻率點(diǎn)上，