計算機組成原理

一選擇題1*151、根據(jù)計算機系統(tǒng)的多層次結(jié)構(gòu)，可以將計算機系統(tǒng)分為虛機器和實機器，其中屬于實機器層次的是（）A高級語言層B微程序機器層C匯編語言層D操作系統(tǒng)層2、完整的計算機系統(tǒng)包括兩大部分，它們是（）A主機和外設B運算器與控制器C硬件和軟件D硬件與操作系統(tǒng)3、在各種碼制中，“0”具有唯一表示的方式是（）A遠嗎和補碼B原碼和反碼C移碼和補碼D移碼和原碼4、假定下列字符碼中有奇偶校驗位，但沒有數(shù)據(jù)錯誤，采用奇校驗的編碼是（）A10011110B11010100C01011001D101111105、浮點數(shù)的精度取決于（）A階碼的位數(shù)B尾數(shù)的位數(shù)C階碼采用的編碼D尾數(shù)采用的編碼6、在具有Cache的存儲結(jié)構(gòu)中，每個主存儲器的塊可以映射到Cache中任意一塊的方式稱為（）A組相連B直接相連C間接相連D全相連8、下列幾項中，不符合RISC指令系統(tǒng)的特點是A指令長度固定，指令種類少B尋址方式種類盡量多，指令功能盡可能強C增加寄存器的數(shù)目，以盡量減少訪存次數(shù)D選取使用頻率最高的一些簡單指令以及很有用但不復雜的指令9、在下列選項中，能引起外部中斷的事件是（）A打印機輸出B除數(shù)為0C浮點運算下溢D陷阱指令二填空題1*101、根據(jù)計算機硬件與軟件的關系，軟件和硬件在邏輯功能上可以是等效的。2、常用的數(shù)據(jù)校驗碼有奇偶校驗碼、海明校驗碼和循環(huán)冗余校驗碼。3、實現(xiàn)兩個浮點數(shù)的加減運算，一般需要對階、尾數(shù)加/減、結(jié)果規(guī)格化和尾數(shù)舍入等4個步驟。4、動態(tài)存儲器的刷新方法常用的有集中刷新、分散刷新和異步刷新三種。5、對于SRAM、DRAM和EEPROM芯片而言，需要定時刷新的存儲芯片是SRAM。6、控制器的同步時序控制方式分為周期、節(jié)拍和脈沖三種。7、DMA傳送方法有CPU停止法、交替訪問內(nèi)存和周期挪用法等三種。三判斷題1*51、算數(shù)右移指令執(zhí)行的操作是：符號位保持不變，符號位連同數(shù)值位各位按位右移，最低位向右移出，移出位可保存到進位狀態(tài)寄存器c中。（”）符號位不變，并順次右移1位，最低位移到進位標志位2、在存儲器層次結(jié)構(gòu)中，在CPU和主存之間采用Cache的目的是增加主存容量，提高訪存速度。（X）解決CPU與內(nèi)存之間的速度匹配問題3、相對于微程序控制器，組合邏輯控制器的特點是指令執(zhí)行速度快，指令功能的修改和擴展容易。（X）微程序控制器的設計思想和組合邏輯設計思想截然不同。它具有設計規(guī)整，調(diào)試、維修以及更改、擴充指令方便的優(yōu)點，易于實現(xiàn)自動化設計4、CPU響應中斷后，需要進行的第一項操作是關中斷。（X）四計算題（三題共20分）1?已知某機浮點數(shù)表示格式如下（8分）1110650數(shù)符階碼尾數(shù)其中，浮點尾數(shù)和階碼的基值均為2,階碼和尾數(shù)軍用補碼表示。設有兩個十進制數(shù)X=0.875x2M3,￥=-0.625x2^12（1）請寫出X和Y的機器數(shù)形式（1）清按浮點加減法的運算規(guī)則計算［X+Y］的結(jié)果（要求寫出詳細運算步驟）2?已知CPU共有數(shù)據(jù)總線位D7~D0，欲組成32KB的內(nèi)存（1）需要多少根地址線？（1分）（2）若使用4Kx4bit的芯片組成內(nèi)存，則需要多少片？（1分）（3）分成幾組？每組幾片？（2分）（4）片內(nèi)地址線需要幾根？（1分）（5）那幾根組成CS的譯碼？（1分）2?2?已知CPU共有A15-A0（16根地址線），D0-D7（8根數(shù)據(jù)線）。欲組成4KB的內(nèi)存問:⑴需要多少根地址線？答：需要地址線12根：4K=2的12次方，故需12根地址線⑵若使用1Kx4bitde芯片數(shù)：需要多少片答：4K*8/1K*4=8片⑶分成幾組，每組幾片答：分成4組，每組兩片⑷片內(nèi)地址線需要幾根答：片內(nèi)地址線：1k=2的10次方，所以需要10根⑸哪幾根組成CS的譯碼？（1分）答：A10-A11組成CS的譯碼（6）畫出連接邏輯圖3?設某機字長位26位，CPU有16個26位通用寄存器，有6中尋址方式包括立即尋址、直接尋址、間接尋址、變址尋址等，采用R-S型單字長指令格式，共有62條指令。試問：（6）畫出連接邏輯圖（1）該機直接尋址的最大存儲空間為多少？（2分）（2）若采用間接尋址，則可尋址的最大存儲空間為多少？（2分）（3）若立即數(shù)為帶符號的補碼整數(shù)，試寫出立即數(shù)范圍。（2分）3.設某機字長為32位，CPU有32個32位通用寄存器，有8種尋址方式包括直接尋址，間接尋址、立即尋址、變址尋址等，采用R-S型單字長指令格式。共有120條指令，試問：（1）該機直接尋址的最大存儲空間為多少？（2）若采用間接尋址，則可尋址的最大存儲空間為多少？如果采用變址尋址呢？（3）若立即數(shù)為帶符號的補碼整數(shù)，試寫出立即數(shù)范圍。答：（1）120條指令，指令操作碼占7位；8種尋址方式，占3位；32個通用寄存器，占5位；指令剩余長度為：32—7—3—5=17。該機直接尋址的最大存儲空間為217（2）間接尋址可尋址的最大存儲空間為：232=4G。變址尋址可尋址的最大存儲空間為：232=4G。（3）立即數(shù)范圍：一216?+216—1。4?某機采用微程序控制方式，微指令字長25位，采用分組譯碼方法表示不同微命令，后組微指令地址采用斷定方式。共有微命令30個，構(gòu)成4個互斥類，各包含5個、8個、14個和3個微命令，控制微程序轉(zhuǎn)移的條件有3個，每個條件占1位（由測試字段表示）（1）4個互斤類控制宇段分別用幾位二進制數(shù)編碼？答：4個互斥類控制字段分別用3、4、4和2位，共13位。（2）設計出微指令的具體格式。答：下地址字段=25-13-3=9位，微指令的具體格式：操作控制字段13位+測試字段3位+下地址字段9位。（3）控制存儲器的容量應為多少？答:控制存儲器的容量：512*25位5?某磁盤組有8個記錄面，每面有256個磁道，每個磁道分為16個扇區(qū)，每個扇區(qū)包括512字節(jié)，已知磁盤內(nèi)磁道直徑為10英寸，外磁道直徑為18英寸，轉(zhuǎn)速為100轉(zhuǎn)/秒，試計算下列參數(shù)。(本小題8分)。該磁盤組最大存儲容量(MB)(2分)該碰盤組最大存儲容量是：C=nxTxSxB=8x256x16x512B=224B=16MB該磁盤組最大密度(bpi,只取整數(shù))(2分)最大位密度：16x512x8/10n=2087位/英寸二2087bpi(2分)該磁盤組道密度(tpi)(2分)磁道密度256/(18/2-10/2)=256/4=64道/英寸=64tpi(2分)該磁盤的數(shù)據(jù)傳輸率(KB/S)數(shù)據(jù)轉(zhuǎn)輸率：Dr=16x512x8x100=6553600bit/s=891200B/s=800KB/s5.磁盤組有6片磁盤，每片有兩個記錄面，最上最下兩個面不用。存儲區(qū)域內(nèi)徑22cm，外徑33cm,道密度為40道/cm,內(nèi)層位密度400位/cm，轉(zhuǎn)速2400轉(zhuǎn)/分，平均尋道時間為10ms問：共有多少柱面？答：有效存儲區(qū)域=16.5-11=-5.5(cm)因為道密度=40道/cm，所以共有40x5.5=220道，即220個圓柱面。盤組總存儲容量是多少？答：內(nèi)層磁道周長為2nR=2x314x11=69.08(cm)每道信息量=400位/cmx69.08cm=27632位=3454B每面信息量=3454Bx220=759880B盤組總?cè)萘?759880Bx10=7598800B數(shù)據(jù)傳輸率多少？答：磁盤數(shù)據(jù)傳輸率Dr=r*N，N為每條磁道容量，N=3454B，r為磁盤轉(zhuǎn)速R=2400轉(zhuǎn)/60秒=40轉(zhuǎn)/秒Dr=40*3454B=13816B/S平均尋址時間是多少？如果某文件長度超過一個磁道的容量，應將它記錄在同一個存儲面上，還是記錄在同一個柱面上？答：同一個柱面，因為不需要重新找道，數(shù)據(jù)讀/寫速度快。6?某機采用微程序控制方式，偽指令字長25位，采用分組譯碼方法表示不同的微命令。后繼微指令地址采用斷定方式，共有微命令30個，構(gòu)成4個互斥類，個包含5個，8個，14個，和3個微命令，控制微程序轉(zhuǎn)移的條件有3個每個條件占1位(由測試字段表示)4個互斥類字段控制字段分別用幾位二進制數(shù)編碼設計出微指令的具體格式控制存儲器的容量應為多少答：4個互斥類字段控制字段分別用3、4、4和2位，一共13位下地址字段=23-13=9位微指令的具體格式：操作控制字段13位+測試字段3位+下地址字段9位制存儲器的容量應為512*25位五簡答題（3題共20分）1、簡述馮?諾依曼計算機的基本思想（包含哪三個方面）（6分）答：馮?諾依曼計算機的基本思想包含三個方面：1）計算機由輸入設備、輸出設備、運算器、存儲器和控制器五大部件組成。2）采用二進制形式表示數(shù)據(jù)和指令。3）采用存儲程序方式。2、CPU中有哪幾個最主要的寄存器？他們的主要作用是什么？（6分）（1）指令寄存器IR：指令寄存器用于存放當前正在執(zhí)行的指令。當指令從主存取出后，經(jīng)MDR傳送到指令寄存器中，以便實現(xiàn)對一條指令執(zhí)行的全部過程的控制。（2）程序計數(shù)器PC：程序計數(shù)器又稱指令計數(shù)器、指令地址寄存器，用于保證程序按規(guī)定的序列正確運行，并提供將要執(zhí)行指令的指令地址。（3）累加寄存器AC：用于暫存操作數(shù)據(jù)和操作結(jié)果。（4）程序狀態(tài)寄存器PSR:用于以存放程序的工作狀態(tài)（如管態(tài)、目態(tài)等）和指令執(zhí)行的結(jié)果特征（如ALU運算的結(jié)果為零、結(jié)果為負、結(jié)果溢出等），把它所存放的內(nèi)容稱為程序狀態(tài)字（PSW）。PSW表明了系統(tǒng)的基本狀態(tài)，是控制程序執(zhí)行的重要依據(jù)。（5）地址寄存器MAR:用于存放所要訪問的主存單元的地址。它可以接受來自PC的指令地址，或接受來自地址形成部件的操作數(shù)地址。（6）數(shù)據(jù)緩沖寄存器MDR（或MBR）:用于存放向主存寫入的信息或從主存中讀出的信息。六設計應用題（三題共30分）1.已知某微程序控制器結(jié)構(gòu)和水平微指令（也就是直接編碼法）格式如下（圖中MAR微地址寄存器；MIR微指令寄存器；IR指令寄存器），請回答下列問題（10分）（1）該微程序控制器采用什么方式確定后繼微指令的地址的?答：采用下地址方式（或斷定法）確定的（2）該微指令可產(chǎn)生多少種微命令？答：可產(chǎn)生90種（3）需要多大容量（以位算）的控制存儲器？答：需要2人8x（8+2+90）=2^8x100位的控制存儲器,某計算機中斷系統(tǒng)中有5個中斷源P1,P2,P3,P4,P5,中斷源P1的優(yōu)先級最高P2、P3、P4、P5優(yōu)先級一次降低（10分）（1）在COU執(zhí)行某用戶程序過程中，P3發(fā)出了中斷請求，但在中斷源P3的中斷服務程序中，對各中斷源發(fā)出了新的屏蔽嗎，日表一所示（其中‘1’表示屏蔽中斷）中斷處理程序級別中斷屏蔽位1級2級3級4級5級第三級11111請問在CPU執(zhí)行P3的中斷服務程序時，能否響應中斷源P1的中斷請求？（2分）（2）如果要求CPU執(zhí)行P3的中斷程序時，能夠響應中斷源P4、P5的中斷請求，而不響應其他中斷的中斷請求，請給出執(zhí)行P3的中斷服務程序時序發(fā)出得中斷屏蔽碼（3分）（3）設中斷源P1、P2、P3、P4、P5的編碼為0001~0101，系統(tǒng)中斷向量表的起始地址為1000H向量表內(nèi)容按中斷源的編號順序排列。請根據(jù)圖2給出的中斷向量表，寫出中斷源編碼與中斷向量地址之間的關系（3分）地址中斷向量表1000H90B0H1002H6000H1004H30A0H1006HA350H1008H290AH（4）當CPU響應中斷源P3的中斷請求時，其所對應的中斷服務程序入口地址是多少？（2分）已知某8位機的主存采用半導體存儲器，總?cè)萘坑?Kx8位的ROM芯片和16Kx8位的RAM芯片構(gòu)成，假設ROM芯片CS和OE信號控制端，RAM芯片有CS和WE信號控制端；CPU地址總線位16根（A15~A0），數(shù)據(jù)總線位8根（D7~D0）,讀寫控制信號為R/W（高電平為讀，低電平為寫）。要求：（1）使用8Kx8位的ROM芯片和8Kx4位的RAM芯片組成（2）8KBROM地址空間設計在2000H~3FFF好，16KBRAM空間地址設計在4000H~5FFFH和8000H~9FFFH之間；請畫出主存芯片與CPU的連續(xù)邏輯圖，并指出每個芯片的地址空間。（說明：若能用文字解釋清楚也可得分）（10分）4-某計算機的中斷系統(tǒng)中斷處理次序屏蔽碼如下，屏蔽碼為1，表示中斷被屏蔽中斷處理次序屏蔽碼程序級別屏蔽碼1級2級3級4級第一級1000第二級1100第三極1111第四級1101問：（1）各級設備的中斷優(yōu)先級如何（3）沒有中斷請求是2，3級。在執(zhí)行2級中斷服務程序時，又有1、4級中斷請求請畫出中斷響應的處理過程什么叫總線？總線的主要特點是什么？采用總線有哪些好處？。答：總線是一組可為多個功能部件共享的公共信息傳送線路。總線的主要特點是共享總線的各個部件可同時接收總線上的信息，但必須分時使用總線發(fā)送信息，以保證總線上信息每時每刻都是唯一的、不至于沖突。使用總線實現(xiàn)部件互連的好處：可以減少各個部件之間的連線數(shù)量，降低成本；便于系統(tǒng)構(gòu)建、擴充系統(tǒng)性能、便于產(chǎn)品更新?lián)Q代試述組合邏輯控制器與微程序控制器的主要區(qū)別。答：組合邏輯控制器采用組合邏輯技術實現(xiàn)，其微操作信號發(fā)生器是由門電路組成的復雜樹形網(wǎng)絡構(gòu)成的。微程序控制器采用存儲邏輯實現(xiàn)，將微操作控制信號以編碼字（即微指令）的形式存放在控制存儲器中。執(zhí)行指令時，通過依次讀取一條條微指令，產(chǎn)生一組組操作控制信號，控制有關功能部件完成一組組微操作。微程序控制器的設計思想和組合邏輯設計思想截然不同。它具有設計規(guī)整，調(diào)試、維修以及更改、擴充指令方便的優(yōu)點，易于實現(xiàn)自動化設計。但是，由于它增加了一級控制存儲器，所以指令的執(zhí)行速度比組合邏輯控制器慢。CPU響應外部中斷一般應具備的條件有哪些？（1）有中斷源請求中斷（2）CPU允許響應中斷，即處于開中斷狀態(tài)（3）一條指令執(zhí)行結(jié)束4簡述程序中斷方式和DMA方式各自的主要特點及適用場合。5CPU中有哪幾個最主要的寄存器?它們的主要作用是什么？答：（1）指令寄存器IR：指令寄存器用于存放當前正在執(zhí)行的指令。當指令從主存取出后，經(jīng)MDR傳送到指令寄存器中，以便實現(xiàn)對一條指令執(zhí)行的全部過程的控制。（2）程序計數(shù)器PC：程序計數(shù)器又稱指令計數(shù)器、指令地址寄存器，用于保證程序按規(guī)定的序列正確運行，并提供將要執(zhí)行指令的指令地址。（3）累加寄存器AC：用于暫存操作數(shù)據(jù)和操作結(jié)果。（4）程序狀態(tài)寄存器PSR:用于以存放程序的工作狀態(tài)（如管態(tài)、目態(tài)等）和指令執(zhí)行的結(jié)果特征（如ALU運算的結(jié)果為零、結(jié)果為負、結(jié)果溢出等），把它所存放的內(nèi)容稱為程序狀態(tài)字（PSW）。PSW表明了系統(tǒng)的基本狀態(tài)，是控制程序執(zhí)行的重要依據(jù)。（5）地址寄存器MAR：用于存放所要訪問的主存單元的地址。它可以接受來自PC的指令地址，或接受來自地址形成部件的操作數(shù)地址。（6）數(shù)據(jù)緩沖寄存器MDR（或MBR）:用于存放向主存寫入的信息或從主存中讀出的信息。6微指令編碼有哪幾種常用方法？在分段編碼方法中，分段的原則是什么？答：微指令編碼的常用方式有：直接控制法、最短編碼法、字段直接編碼法、字段間接編碼法等。分段編碼方法也稱字段直接編碼法，其分段的原則是：把互斥的微命令（即不允許同時出現(xiàn)的微命令）劃分在同一字段內(nèi)，相容的（即允許同時出現(xiàn)）微命令劃分在不同字段內(nèi)。字段的劃分應與數(shù)據(jù)通路結(jié)構(gòu)相適應。一般每個子字段應留出一個狀態(tài)，表示本字段不發(fā)任何微命令。每個子字段所定義的微命令數(shù)不宜大多，否則將使微命令譯碼復雜。7簡述馮?諾依曼計算機的基本思想（包含哪三個方面）答：馮?諾依曼計算機的基本思想包含三個方面：1）計算機由輸入設備、輸出設備、運算器、存儲器和控制器五大部件組成。2）采用二進制形式表示數(shù)據(jù)和指令。3）采用存儲程序方式。存儲程序是指在用計算機解題之前，事先編制好程序，并連同所需的數(shù)據(jù)預先存入主存儲器中。在解題過程（運行程序）中，由控制器按照事先編好并存入存儲器中的程序自動地、連續(xù)地從存儲器中依次取出指令并執(zhí)行，直到獲得所要求的結(jié)果為止。8請簡述DRAM的三種刷新方式的工作原理（集中，分散和異步）（1）集中式---正常讀/寫操作與刷新操作分開進行，刷新集中完成。特點：存在一段停止讀/寫操作的死時間適用于高速存儲器分散式---將一個存儲系統(tǒng)周期分成兩個時間片，分時進行正常讀/寫操作和刷新操作。特點：不存在停止讀/寫操作的死時間但系統(tǒng)運行速度降低異步式---前兩種方式的結(jié)合，每隔一段時間刷新一次，保證在刷新周期內(nèi)對整個存儲器刷新一遍。9簡述靜態(tài)RAM與動態(tài)RAM各自的主要特點。為什么動態(tài)RAM需要制新?

刷新的原因是電容本身不可避免的會產(chǎn)生漏電，電容電荷的泄放會引起信息的丟失。10靜態(tài)存儲器和動態(tài)存儲器器件的特性有哪些主要區(qū)別?各自主要應用在什么地方。主要性能SRAMDRAM存儲信息刷新的原因是電容本身不可避免的會產(chǎn)生漏電，電容電荷的泄放會引起信息的丟失。10靜態(tài)存儲器和動態(tài)存儲器器件的特性有哪些主要區(qū)別?各自主要應用在什么地方。主要性能SRAMDRAM存儲信息觸發(fā)器電容破壞性讀出非是需要刷新非需要行列地址同時送分兩次送運行速度快慢集成度低高發(fā)熱量大小存儲成本高低靜態(tài)存儲器主要用于高速緩沖存儲器cache，動態(tài)存