第6章+中央處理器

第6章中央處理器6.1CPU的功能及組成6.2指令的執(zhí)行過程6.3時序部件6.4微操作控制器6.5CPU6.6多媒體CPU6.7CPU結(jié)構(gòu)舉例1當(dāng)前世界上大多數(shù)計算機(jī)的中央處理機(jī)由下述兩種方法實現(xiàn)：(1)采用半導(dǎo)體公司(工廠)生產(chǎn)的微處理器構(gòu)成通用的或?qū)Ｓ玫挠嬎銠C(jī)系統(tǒng)以及工作站等。(2)一些計算機(jī)公司采用自行設(shè)計制造的芯片來構(gòu)成大、中、小型計算機(jī)的CPU。Intel80386微機(jī)系統(tǒng)框圖及功能如下：6.1CPU的功能及組成2Intel80386微機(jī)系統(tǒng)框圖是系統(tǒng)中主要的處理、控制部件，從存儲器中取出的指令主要在80386中處理機(jī)器加電由它產(chǎn)生整機(jī)復(fù)位信號(reset)，使計算機(jī)各個部件處于初始狀態(tài)擴(kuò)充了80386指令系統(tǒng)，主要完成浮點運算和高精度整數(shù)運算。80386自動將取得的協(xié)處理器指令傳送給80387。80386通過總線與存儲器、I／O設(shè)備交換信息存放數(shù)據(jù)、指令以及完成輸入輸出操作的系統(tǒng)。CPU與I／O設(shè)備之間傳送信息時由于CPU的速度比I／O設(shè)備快，為了不浪費CPU時間，CPU采取分時并行工作。3Intel80386包括指令部件、執(zhí)行部件和存儲管理部件等。指令部件完成取指及指令譯碼功能，并產(chǎn)生控制信號執(zhí)行部件包括ALU、乘法部件、寄存器組等存儲管理部件用來確定存儲器地址。80386結(jié)構(gòu)及外部連線4Intel80386引出端信號

32位數(shù)據(jù)總線，是傳送數(shù)據(jù)的雙向總線是32位地址線，其中A0，A1在80386內(nèi)部轉(zhuǎn)換成“字節(jié)使能”分別是字節(jié)0～字節(jié)3的選擇信號，符號＃表示低電位有效。輸入到80386的時鐘總清或復(fù)位信號5中央處理器—CPU馮諾依曼機(jī)運算器、控制器、存儲器、輸入/輸出設(shè)備CPU的定義運算器+控制器運算器：實施算術(shù)邏輯運算，ALU控制器：計算機(jī)的指揮中心，對程序規(guī)定的控制信息進(jìn)行分析、控制和協(xié)調(diào)，使計算機(jī)中各個部件協(xié)同工作控制器：取指、譯碼、數(shù)據(jù)流控制6中央處理器—CPUCPU的功能指令控制：控制指令序列的執(zhí)行操作控制：控制單個指令執(zhí)行和部件間協(xié)同時序控制：控制操作信號的時間序列數(shù)據(jù)加工：算術(shù)和邏輯運算運算器與控制器的功能集合7中央處理器—CPU★寄存器的組織和功能★數(shù)據(jù)通路8寄存器緩沖寄存器DRCPU與主存、外設(shè)的信息中轉(zhuǎn)（數(shù)據(jù)、指令）數(shù)據(jù)緩沖，補(bǔ)償CPU與主存、外設(shè)間的時序差異為算術(shù)邏輯部件提供另一個操作數(shù)9寄存器指令寄存器IR保存當(dāng)前執(zhí)行的指令10寄存器地址寄存器AR當(dāng)前訪問的存儲器地址或I/O端口地址11寄存器程序計數(shù)器PC

下一條指令在主存中的地址順序執(zhí)行即可累加，累加值決定于指令字長分支轉(zhuǎn)移指令需視尋址方式確定PC值12寄存器累加寄存器AC數(shù)據(jù)源于緩沖寄存器或ALU為ALU提供操作數(shù)13寄存器狀態(tài)寄存器PSW保存執(zhí)行各類指令產(chǎn)生的狀態(tài)結(jié)果作為后續(xù)指令的判斷條件14操作控制器數(shù)據(jù)通路寄存器之間傳送信息的通路操作控制器在寄存器之間建立數(shù)據(jù)通路硬布線控制器微程序控制器可編程邏輯陣列建立怎樣的數(shù)據(jù)通路、何時建立15指令的執(zhí)行過程取指譯碼執(zhí)行16指令周期指令周期CPU從主存取出一條指令到指令執(zhí)行完畢機(jī)器周期（CPU周期）指令周期的不同階段劃分為多個機(jī)器周期時鐘周期（節(jié)拍、T周期）CPU處理操作的最小時間單位17時序部件時序部件產(chǎn)生計算機(jī)執(zhí)行機(jī)器指令過程中的時序信號產(chǎn)生過各個機(jī)器周期中的節(jié)拍信息18機(jī)器周期（取指）機(jī)器周期（執(zhí)行指令）指令周期T1T2T3

T4T2T3

T4T1機(jī)器周期（取指）機(jī)器周期（執(zhí)行）指令周期T1T2T3

T4T2T3

T1定長機(jī)器周期組成的指令周期

不定長機(jī)器周期組成的指令周期

19指令周期由若干個機(jī)器周期（CPU周期）組成。所有指令周期的第一個機(jī)器周期都為取指周期。每個機(jī)器周期又由若干個節(jié)拍（時鐘周期）組成。根據(jù)指令操作的復(fù)雜程度不同，各種指令所需的機(jī)器周期也不同。204條典型指令組成的一個簡單程序

指令地址（八進(jìn)制）指令內(nèi)容（八進(jìn)制）助記符020250000CLA021030030ADD30022021031STAI31023140021JMP21024000000HLT…………030000006031000040…………040xxxxxx

；

結(jié)果數(shù)據(jù)將累加器清零，屬非訪存指令加法，屬直接訪存指令存數(shù)操作，屬間接訪主存指令程序控制指令21不需訪存指令的指令周期(CLA)需要2個機(jī)器周期。第1個機(jī)器周期用來進(jìn)行取指和譯碼操作第2個機(jī)器周期用于指令的執(zhí)行操作。在指令執(zhí)行階段，CPU根據(jù)譯碼器輸出的結(jié)果，進(jìn)行指令所需的操作。非訪主存指令的執(zhí)行過程如下圖22取指令PC+1PC指令譯碼執(zhí)行指令取下一條指令第1周期取指譯碼第2周期指令執(zhí)行①②③23地址

指令或數(shù)據(jù)020250000;CLA021030030;ADD022031;STA023140021;JMP024000000;HLT狀態(tài)寄存器累加器020020250000250000指令譯碼器操作控制器時序發(fā)生器……主存儲器數(shù)據(jù)總線地址總線CPU+1微指令時鐘狀態(tài)反饋ALU程序計數(shù)器地址寄存器緩沖寄存器指令寄存器取出CLA指令數(shù)據(jù)通路020020250000;CLA250000250000250000CPU識別是一條非訪存CLA指令指令執(zhí)行階段CLA控制信號00000024直接訪存指令的指令周期(ADD30)需要3個機(jī)器周期。第1個機(jī)器周期用來進(jìn)行取指和譯碼操作第2個機(jī)器周期用于送操作數(shù)地址。第3個機(jī)器周期進(jìn)行取操作數(shù)和執(zhí)行加法操作。直接訪主存指令的執(zhí)行過程如下圖25取指令PC+1PC指令譯碼送操作數(shù)地址取操作數(shù)取指譯碼指令執(zhí)行執(zhí)行指令取下一條指令第1個機(jī)器周期第2個機(jī)器周期

第3個機(jī)器周期26地址

指令或數(shù)據(jù)020250000;CLA021030030;ADD022021031;STA023140021;JMP024000000;HLT狀態(tài)寄存器000000022250000250

000指令譯碼器操作控制器時序發(fā)生器……主存儲器數(shù)據(jù)總線地址總線CPU微指令時鐘狀態(tài)反饋ALU程序計數(shù)器地址寄存器緩沖寄存器指令寄存器…累加器送操作數(shù)地址的數(shù)據(jù)通路021030+1………27地址

指令或數(shù)據(jù)020250000;CLA021030030;ADD022021031;STA023140021;JMP024000000;HLT狀態(tài)寄存器000000022250000250

000指令譯碼器操作控制器時序發(fā)生器……主存儲器CPU微指令時鐘狀態(tài)反饋ALU程序計數(shù)器地址寄存器緩沖寄存器指令寄存器…累加器021030+1地址

指令或數(shù)據(jù)024000000

030000006031000040040xxxxxx

狀態(tài)寄存器022030ADD

030指令譯碼器操作控制器時序發(fā)生器…①…主存儲器數(shù)據(jù)總線地址總線CPU微指令時鐘狀態(tài)反饋ALU程序計數(shù)器地址寄存器緩沖寄存器指令寄存器……030030000006000006000000000006取操作數(shù)和指令執(zhí)行28間接訪問主存指令(STAI31)第3條為STAI31指令，是一條間接訪問主存的指令由4個機(jī)器周期組成。取指、譯碼送地址指針取操作數(shù)地址存儲結(jié)果29取指PC+1PC指令譯碼送地址指針取出地址取指譯碼指令執(zhí)行執(zhí)行指令第1個機(jī)器周期第2個機(jī)器周期第3機(jī)器周期第4個機(jī)器周期取操作數(shù)取下一條指令30送地址指針地址指令或數(shù)據(jù)024000000

030000006031000040040xxxxxx

狀態(tài)寄存器000006STI031指令譯碼器操作控制器時序發(fā)生器…主存儲器數(shù)據(jù)總線地址總線CPU微指令時鐘狀態(tài)反饋ALU程序計數(shù)器地址寄存器緩沖寄存器指令寄存器………031+1023取操作數(shù)地址000040存儲結(jié)果000006040至此：STAI031指令結(jié)束31程序控制指令（JMP21）無條件轉(zhuǎn)移指令無條件把PC的值修改為021JMP可以是直接尋址，也可以是間接尋址。如下圖所示：32取指PC+1PC指令譯碼送轉(zhuǎn)移地址取下一條指令取指譯碼指令執(zhí)行第1個機(jī)器周期第2個機(jī)器周期

33地址

指令或數(shù)據(jù)020250000;CLA021030030;ADD022021031;STA023140021;JMP024000000;HLT狀態(tài)寄存器023指令譯碼器操作控制器時序發(fā)生器……主存儲器數(shù)據(jù)總線地址總線CPU微指令時鐘狀態(tài)反饋ALU程序計數(shù)器地址寄存器緩沖寄存器指令寄存器…累加器023+1………024第一個機(jī)器周期結(jié)束第二個機(jī)器周期結(jié)束140021;JMP34指令周期流程圖PCARABUSDBUSDRIR，PC+1譯碼0ACIRARIRAR（AR）ARIRPCPCARRDCLAADDSTAIJMP開始ARABUSDBUSDRDRALUALUACRDWE取指周期ARABUSACDRDRDBUS公操作：表示一條指令已經(jīng)執(zhí)行完畢，CPU所開始進(jìn)行的一些操作，主要是CPU對外設(shè)請求的處理，若沒有外設(shè)請求，轉(zhuǎn)入“取指令操作”。35操作控制器數(shù)據(jù)通路寄存器之間傳送信息的通路操作控制器在寄存器之間建立數(shù)據(jù)通路硬布線控制器

微程序控制器可編程邏輯陣列366.3時序部件節(jié)拍電位發(fā)生器計算機(jī)中最基本的信號。代碼傳送、運算節(jié)拍脈沖發(fā)生器代碼選通，是額外的信號一般是節(jié)拍做準(zhǔn)備，脈沖來工作。脈沖源脈沖源：機(jī)器主頻，產(chǎn)生一定頻率的脈沖信號作為整個機(jī)器的時鐘脈沖，是機(jī)器周期和工作脈沖的基準(zhǔn)信號。376.4微操作控制器控制器和運算器一起組成了CPU，即中央處理器，控制器是整臺計算機(jī)的指揮系統(tǒng)。指揮和控制全機(jī)的各個部分，使他們有條不紊的工作。本節(jié)內(nèi)容對建立計算機(jī)的整機(jī)概念十分重要。38

控制器的功能計算機(jī)對信息進(jìn)行處理(或計算)是通過程序的執(zhí)行而實現(xiàn)的，程序是完成某個確定算法的指令序列，要預(yù)先存放在存儲器中。控制器的作用是控制程序的執(zhí)行，它必須具有以下基本功能：1.取指令程序執(zhí)行前，把其首地址送PC，根據(jù)PC的值，到內(nèi)存中去取出指令放到IR中，同時，PC+1→PC，或轉(zhuǎn)移地址→PC，這樣自動形成后繼指令的地址，取指過程完成。

392.分析指令指令在IR中進(jìn)行分析，對操作碼部分譯碼后，送至微操作序列形成部件，形成指令所對應(yīng)的一系列微操作，地址碼部分送至地址形成部件，形成操作數(shù)的有效地址。3.執(zhí)行指令從有效地址中取出操作數(shù)，并按操作性質(zhì)完成指令代表的各種操作。計算機(jī)不斷重復(fù)，順序的執(zhí)行上述三種基本操作，直至遇到停機(jī)指令或外來干預(yù)為止。40圖6.3控制器基本組成框圖

41微指令

在機(jī)器的一個CPU周期中，一組實現(xiàn)一定操作功能的微命令的組合，構(gòu)成一條微指令。

微命令

控制部件通過控制線向執(zhí)行部件發(fā)出各種控制命令

微操作

執(zhí)行部件接受微命令后所進(jìn)行的操作

微程序

一條機(jī)器指令的功能是用許多條微指令組成的序列來實現(xiàn)的，這個微指令序列通常叫做微程序保存在只讀存儲器內(nèi)的專用程序代替邏輯控制電路，以微程序形式保存控制信號42微指令與微程序程序

‘=’一系列的機(jī)器指令機(jī)器指令

‘=’受控的數(shù)據(jù)通路和操作時序微命令

‘=’控制部件向執(zhí)行部件發(fā)出的控制命令微操作

‘=’執(zhí)行部件接受命令后進(jìn)行的操作微程序控制的基本思想：把操作控制信號編成所謂的微指令，存放于只讀存儲器中。當(dāng)機(jī)器運行時讀出微指令，產(chǎn)生各種操作控制信號，使相應(yīng)部件執(zhí)行規(guī)定的操作。43微指令與微程序微指令：一個CPU周期中，一組實現(xiàn)一定操作功能的微命令的組合。微程序：一條機(jī)器指令的功能是用多條微指令組成的序列實現(xiàn)的，這個序列稱為微程序。微程序控制器：以保存在只讀存儲器內(nèi)的專用程序代替邏輯控制電路，這種只讀存儲器被稱為控制存儲器，它以微程序形式保存控制信號。這種控制器稱為微程序控制器。44微指令與微程序微指令實例：輸出換行、回車字符M_CRLFMACROMOV DL，0AHMOV AH，02HINT 21HMOV DL，0DHINT 21HADD AH，DLENDMIR→ARAR→ABUSDBUS→DR……45微指令與微程序46微指令基本格式。。。。。。。。。。。。。。。。。。。。。。。LDR1LDR3R1YR2YR3YMRDLDIRPC+1

LDR2

R1XR2XDRX+―LDDRLDAR

P1P2

直接地址操作控制順序控制1234567891011121314151617181920212223

用來發(fā)出管理和指揮全機(jī)工作的控制信號決定產(chǎn)生下一條微指令的地址47微指令與微程序存放實現(xiàn)指令系統(tǒng)的微程序為只讀型決定要訪問的下一條微指令的地址保存一條微指令的操作控制字段和判別測試字段的信息微地址：微指令由控制存儲器讀出后直接給出下一條微指令的地址。地址轉(zhuǎn)移邏輯微程序舉例：見教材18948微指令與微程序機(jī)器指令與微指令的關(guān)系一條機(jī)器指令對應(yīng)一個微程序，后者由若干條微指令序列組成。換言之，一條機(jī)器指令的操作被劃分為若干微指令完成。指令與主存相關(guān)，微指令與控制存儲器相關(guān)。指令對應(yīng)指令周期，微指令對應(yīng)機(jī)器周期（CPU周期）49微指令格式分類有兩種類型：（1）水平型微指令

指一次能定義并執(zhí)行多個并行操作控制信號的微指令，是一種速度最快的微指令格式。前面所介紹的直接表示法、編碼表示法和混合表示法三種編碼方式的微指令都屬于水平型微指令。（2）垂直型微指令指采用類似機(jī)器指令結(jié)構(gòu)的微指令，一條垂直型微指令中只有1~2個微操作命令，控制1~2種微操作，這種微指令不強(qiáng)調(diào)并行控制功能。垂直型微指令設(shè)置有微操作碼字段，由微操作碼規(guī)定微指令的功能。一種16位的垂直型微指令的結(jié)構(gòu)如下：50水平型微指令與垂直型微指令的比較(1)水平型微指令并行操作能力強(qiáng)，效率高，靈活性強(qiáng)，垂直型微指令則差。(2)水平型微指令執(zhí)行一條指令的時間短，垂直型微指令執(zhí)行時間長。(3)由水平型微指令解釋指令的微程序，具有微指令字比較長，但微程序短的特點。垂直型微指令則相反，微指令字比較短而微程序長。(4)水平型微指令用戶難以掌握，而垂直型微指令與指令比較相似，相對來說，比較容易掌握。51

1、馮·諾依曼型計算機(jī)結(jié)構(gòu)

◆

1946年，馮·諾依曼提出存儲程序的概念和一個完整的現(xiàn)代計算機(jī)的雛型，該結(jié)構(gòu)以運算器為中心，由運算器、控制器、存儲器、輸入設(shè)備和輸出設(shè)備組成，指令與數(shù)據(jù)存放在存儲器中，所有的輸入/輸出活動都必需經(jīng)過運算器，如圖所示。中央處理器中流水線技術(shù)的基本概念并行性的概念52

并行性是指在同一時刻或同一時間間隔內(nèi)完成兩種或兩種以上性質(zhì)相同或不同的工作。在時間上相互重疊，均存在并行性。

n位串行進(jìn)位的并行加法器存在“并發(fā)性”；讀寫由8片存儲芯片（如2164）組成8位存儲器，存在“同時性”；2、并行性定義并行性同時性兩個或多個事件在同一時刻發(fā)生并發(fā)性兩個或多個事件在同一時間間隔內(nèi)發(fā)生3、并行性的等級

從程序執(zhí)行的角度可劃分為4個級別：53指令內(nèi)部級

指令內(nèi)部微操作之間的并行指令級并行執(zhí)行兩條或多條指令

任務(wù)級或過程級并行執(zhí)行多個過程或任務(wù)（程序段）作業(yè)級或程序級在多個作業(yè)或程序間的并行單機(jī)系統(tǒng)軟件實現(xiàn)硬件實現(xiàn)

從數(shù)據(jù)處理的角度可分為4個級別：字串位串

同時只對一個字的一位進(jìn)行逐位處理，最基本的串行處理字串位并

同時對一個字的所有位進(jìn)行處理，但字與字之間串行處理字并位串

同時對多個字的同一位進(jìn)行處理字并位并

同時對多個字的所有位或部分位進(jìn)行處理54

（1）時間重疊

時間