微機(jī)原理-第五章-存儲(chǔ)器

第五章存儲(chǔ)器主要內(nèi)容一、存儲(chǔ)器的主要性能指標(biāo)二、存儲(chǔ)器的分類三、內(nèi)存的基本組成四、存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)五、SRAM和DRAM六、存儲(chǔ)器的接口設(shè)計(jì)七、cache八、虛擬存儲(chǔ)器一、存儲(chǔ)器的主要性能指標(biāo)

存儲(chǔ)器性能指標(biāo)主要有五項(xiàng)： 容量、速度、功耗、可靠性、集成度。1、存儲(chǔ)器容量2、存取速度3、功耗4、可靠性5、集成度1、存儲(chǔ)器容量

存儲(chǔ)器容量:通常計(jì)算機(jī)編址單元是字節(jié)/字二個(gè)字節(jié)定義成一個(gè)字），存儲(chǔ)器的容量是指一個(gè)存儲(chǔ)器中單元總數(shù)，用字?jǐn)?shù)或字節(jié)數(shù)表示。也可以用二進(jìn)制位（bit）來表示。 如64K字=64K×16位，

512KB（B表示字節(jié)）=512K×8位。 外存為了表示更大的容量，采用MB、GB、TB等。 其中:

1KB=210B，1MB=220B，1GB=230B，1TB=240B2、存取速度

存取速度：存儲(chǔ)器的存取速度:

是指訪問（讀/寫）一次存儲(chǔ)器所需要的時(shí)間。常用存儲(chǔ)器的存取時(shí)間(MemoryAccessTime)

和存儲(chǔ)周期表示，MOS工藝的存儲(chǔ)器存取周期數(shù)為數(shù)十--數(shù)百nS，

雙極型RAM存取周期最快可達(dá)10nS以下， 一般存儲(chǔ)周期略大于存取時(shí)間， 其差別取決于主存的物理實(shí)現(xiàn)細(xì)節(jié)。

3.功耗維持功耗操作功耗

4.可靠性指存儲(chǔ)器對(duì)電磁場(chǎng)及溫度等變化的抗干撓能力

5.集成度指單位毫米芯片上集成的存儲(chǔ)電路數(shù)二、存儲(chǔ)器分類

1．按用途分類2．按存儲(chǔ)器存取方式不同3.按適用的機(jī)器類型1．按用途分類按存儲(chǔ)器用途可以分為主存儲(chǔ)器和輔助存儲(chǔ)器。⑴主存儲(chǔ)器（MainMemory） 主存又稱內(nèi)存，用來存放計(jì)算機(jī)正在執(zhí)行的或經(jīng)常使用的程序和數(shù)據(jù)。CPU可以直接對(duì)它進(jìn)行訪問，一般是由半導(dǎo)體存儲(chǔ)器構(gòu)成，通常裝在主板上，存取速度快，但容量有限，其大小受地址總線位數(shù)的限制。 如在8086系統(tǒng)中， 有20條地址總線，CPU可以尋址內(nèi)存1MB空間， 用來存放系統(tǒng)軟件及當(dāng)前運(yùn)行的應(yīng)用軟件。⑵輔助存儲(chǔ)器（ExternalMemory）輔助存儲(chǔ)器又稱外存，是主存的后援，一般不安裝在主機(jī)板上，屬計(jì)算機(jī)的外部設(shè)備。輔存是為彌補(bǔ)內(nèi)存容量的不足而配置的，用來存放不經(jīng)常使用的程序和數(shù)據(jù)，需要時(shí)成批調(diào)入主存供CPU使用，CPU不能直接訪問它。最廣泛使用的外存是磁盤、光盤等。輔存容量大，成本低，所存儲(chǔ)信息既可以修改也可以長(zhǎng)期保存，但存取速度慢。外存需要配置專門的驅(qū)動(dòng)設(shè)備才能完成對(duì)它的訪問，如硬盤、軟盤驅(qū)動(dòng)器等。計(jì)算機(jī)工作時(shí)存儲(chǔ)器工作情況：一般由內(nèi)存ROM中引導(dǎo)程序啟動(dòng)系統(tǒng)， 從外存儲(chǔ)器讀取系統(tǒng)程序和應(yīng)用程序，送到內(nèi)存RAM中；程序運(yùn)行時(shí)中間結(jié)果放在RAM中，程序運(yùn)行結(jié)束時(shí)將結(jié)果存入外存。2．按存儲(chǔ)器存取方式不同

對(duì)內(nèi)、外存儲(chǔ)器進(jìn)行進(jìn)一步分類： ⑴外存儲(chǔ)器分類 ⑵內(nèi)存儲(chǔ)器按使用屬性分類外存儲(chǔ)器信息存取方式特點(diǎn)例如順序存取存儲(chǔ)器SAM以文件或數(shù)據(jù)形式按順序存取磁帶不同地址讀/寫需時(shí)間不同。容量大,價(jià)格低存取速度慢。直接存取存儲(chǔ)器DAM先指向一個(gè)小區(qū)（如一個(gè)磁道），在小區(qū)內(nèi)順序檢索存取信息時(shí)間與地址有關(guān)磁盤⑴、外存儲(chǔ)器分類

①順序存取存儲(chǔ)器SAM（SequentialAccessMemory）②直接存取存儲(chǔ)器DAM（DirectAccessMemory）⑵、內(nèi)存儲(chǔ)器按使用屬性分類

內(nèi)存儲(chǔ)器種類繁多，按使用屬性分為:①

隨機(jī)存取存儲(chǔ)器RAM（RandomAccessMemory）②只讀存儲(chǔ)器ROM（ReadOnlyMemory）

隨機(jī)存取存儲(chǔ)器RAM

（RandomAccessMemory）

SRAM靜態(tài)RAM(StaticRAM)

DRAM動(dòng)態(tài)RAM（DynamicRAM）IRAM組合RAM

NVRAM非易失性隨機(jī)讀寫存儲(chǔ)器隨機(jī)存取存儲(chǔ)器RAM

（RandomAccessMemory）隨機(jī)存取存儲(chǔ)器RAM（RandomAccessMemory）：RAM也稱讀寫存儲(chǔ)器，對(duì)該存儲(chǔ)器內(nèi)部的任何一個(gè)存儲(chǔ)單元，既可以讀出（?。?，也可以寫入（存）；

存取用的時(shí)間與存儲(chǔ)單元所在的物理地址無關(guān)；主要用作主存，也可作為高速緩存使用；

通常說的內(nèi)存容量均指RAM容量。一般RAM芯片掉電時(shí)信息將丟失，目前有內(nèi)帶電池芯片，掉電后信息不丟失的RAM，稱為非易失性RAM（NVRAM）。微機(jī)中大量使用MOS型（按制造工藝分成MOS型和雙極型）RAM芯片。按集成電路內(nèi)部結(jié)構(gòu)不同，RAM又可以分為靜態(tài)RAM和動(dòng)態(tài)RAM。隨機(jī)存取存儲(chǔ)器RAM分類表內(nèi)存特點(diǎn)用途用作主存高速緩存RAM細(xì)分SRAM靜態(tài)RAMDRAM動(dòng)態(tài)RAM信息存取方式掉電時(shí)信息丟失，存取時(shí)間與物理地址無關(guān)集成度低，結(jié)構(gòu)復(fù)雜，功耗大，不需刷新，速度非?？?，讀（取）/寫入（存）（六個(gè)MOS管組成1位）讀/寫（一個(gè)晶體管、電容組成1位）信息10-3或10-6mS后自動(dòng)消失必須周期性地刷新，集成度高，成本低，功耗低，必須外加刷新電路。PC機(jī)標(biāo)準(zhǔn)存儲(chǔ)器IRAM組合RAM讀/寫，刷新邏輯電路和DRAM集成在一起，動(dòng)態(tài)RAM集成度，又不要刷新。標(biāo)準(zhǔn)存儲(chǔ)器讀/寫，由靜態(tài)RAM和E2PROM共同構(gòu)成。用于掉電保護(hù)及存放重要信息。正常情況如同靜態(tài)RAM，掉電及電源故障瞬間信息保存在E2PROM中。NVRAM非易失性隨機(jī)讀寫存儲(chǔ)器DRAMFPDRAM：又叫快頁(yè)內(nèi)存EDODRAM：EDORAM――ExtendedDateOutRAM——外擴(kuò)充數(shù)據(jù)模式存儲(chǔ)器SDRAM（同步DRAM)SIMM是Single-InLineMemoryModule的簡(jiǎn)寫，即單邊接觸內(nèi)存模組,72線DIMM是DualIn-LineMemoryModule的簡(jiǎn)寫，即雙邊接觸內(nèi)存模組，168線DDR-SDRAM：DDRSDRAM（DoubleDataRateDRAM）或稱之為SDRAMⅡRambusDRAM：數(shù)據(jù)寬度16bit，頻率400MHzSLDRAM(SyncLinkDRAM,同步鏈接內(nèi)存）VirtualChannelDRAM：VirtualChannel“虛擬信道”只讀存儲(chǔ)器ROM

（ReadOnlyMemory）

只讀存儲(chǔ)器ROM：

ROM中存儲(chǔ)器的信息是在使用之前或制作時(shí)寫入的，作為一種固定存儲(chǔ)；運(yùn)行時(shí)只能隨機(jī)讀出，不能寫入；電源關(guān)斷，信息不會(huì)丟失，屬于非易失性存儲(chǔ)器件；常用來存放不需要改變的信息。 如操作系統(tǒng)的程序（BIOS）或用戶固化的程序。ROM按集成電路內(nèi)部結(jié)構(gòu)不同可分為五種：

掩膜編程ROM（MaskprogrammedROM）

PROM可編程ROM(ProgramableROM)

EPROM光可擦除PROM（ErasableProgramableROM）

E2PROM電可擦除PROM（ElectricallyErasablePROM）

FlashMemory快速電擦寫存儲(chǔ)器ROM掩膜ROM內(nèi)容只能讀出，不能改變.半導(dǎo)體廠家用掩膜技術(shù)寫入程序成本低，適用于批量生產(chǎn)不適用研究工作PROM可編程ROM內(nèi)容只能讀出，不能改變.用戶使用特殊方法進(jìn)行編程，只能寫一次，一次編程不能修改。適用于批量生產(chǎn)不適用研究工作EPROM光可擦除PROM固化程序用紫外線光照5～15分鐘擦除，擦除后可以重新固化新的程序和數(shù)據(jù)。用戶可以對(duì)芯片進(jìn)行多次編程和擦除。適用于研究工作不適用于批量生產(chǎn)。E2PROM電可擦除PROM實(shí)現(xiàn)全片和字節(jié)擦寫改寫，作為非易失性RAM使用。集成度和速度不及EPROM，價(jià)格高，擦寫在原系統(tǒng)中在線進(jìn)行。FlashMemory快速電擦寫存儲(chǔ)器可以整體電擦除（時(shí)間1S）和按字節(jié)重新高速編程。CMOS低功耗；編程快（每個(gè)字節(jié)編程100μs整個(gè)芯片0.5s）；擦寫次數(shù)多（通?？蛇_(dá)到10萬）與E2PROM比較：容量大、價(jià)格低、可靠性高等優(yōu)勢(shì)。用于PC機(jī)內(nèi)裝操作系統(tǒng)和系統(tǒng)不能丟失初始功能的專門領(lǐng)域。需要周期性地修改被存儲(chǔ)的數(shù)據(jù)表的場(chǎng)合。內(nèi)存細(xì)分信息存取方式特點(diǎn)用途只讀存儲(chǔ)器ROM分類按適用的機(jī)器類型臺(tái)式機(jī)：速度、容量筆記本：散熱服務(wù)器：穩(wěn)定手持設(shè)備：體積……三、內(nèi)存的基本組成

內(nèi)存是一種接收、保存和取出信息（程序、數(shù)據(jù)、文件）的設(shè)備；一種具有記憶功能的部件；是計(jì)算機(jī)的重要組成部分，是CPU最重要的系統(tǒng)資源之一。

CPU與內(nèi)存的關(guān)系如下圖所示。DSESSSCSIPPSW標(biāo)志寄存器執(zhí)行部件控制電路指令譯碼器4321數(shù)據(jù)暫存器AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器組指令隊(duì)列地址總線AB數(shù)據(jù)總線DB總線接口控制電路控制總線CB運(yùn)算器地址加法器地址譯碼器、、、指令1指令2指令3指令4、、、數(shù)據(jù)1數(shù)據(jù)29AH、、、指令MOVAL,[BX]包含一個(gè)從存儲(chǔ)器讀操作存儲(chǔ)器CPU存儲(chǔ)器的結(jié)構(gòu)存儲(chǔ)器地址線位數(shù)n，存儲(chǔ)單元數(shù)為N，他們之間的關(guān)系為N=2n。地址譯碼驅(qū)動(dòng)讀寫放大電路...存儲(chǔ)體時(shí)序控制線路n位地址總線控制信號(hào)線X位數(shù)據(jù)總線

地址譯碼驅(qū)動(dòng)電路

地址譯碼驅(qū)動(dòng)電路:用來對(duì)地址碼進(jìn)行譯碼，帶有一定驅(qū)動(dòng)能力，作為地址單元選擇線。四、存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)

1．程序的局部性原理：P171 時(shí)間局部性空間局部性2．多級(jí)存儲(chǔ)系統(tǒng)的組成三級(jí)層次的存儲(chǔ)器結(jié)構(gòu)存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)外存ExternalMemory主存MainMemory高速緩存Cache存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)速度容量寄存器五、SRAM和DRAM一、靜態(tài)隨機(jī)存取存儲(chǔ)器（SRAM）構(gòu)成器件：雙極型—快速穩(wěn)定，集成度低，工藝復(fù) 雜。MOS—速度較雙極型低，比DRAM快。特點(diǎn)：存取周期快（雙極型10nS,MOS 幾十-幾百nS），不需刷新，外電 路簡(jiǎn)單，基本單元晶體管數(shù)目較 多，適于小容量。⑴六管基本存儲(chǔ)器T1T2—雙穩(wěn)態(tài)觸發(fā)器 T3T4—負(fù)載管T5T6—控制管特點(diǎn)：非破壞性讀出，雙穩(wěn)態(tài)保持穩(wěn)態(tài)不用刷新。⑶SRAM結(jié)構(gòu)框圖：①地址譯碼器—采用雙譯碼②存儲(chǔ)矩陣—可選用位結(jié)構(gòu)矩陣或字結(jié)構(gòu)矩陣③控制邏輯和三態(tài)數(shù)據(jù)緩沖器—通過讀/寫端和CS片選端控制由I/O電路對(duì)存儲(chǔ)器單元輸入/輸出信號(hào)。SRAM芯片1KX8bit結(jié)構(gòu)，10根地 址線，8根數(shù)據(jù)線WE、OE讀/寫允許線CE片選端SRAMA0—A9WECED0—D7OE二、動(dòng)態(tài)RAM（DRAM）基本單元：有4管、3管及單管⑴單管動(dòng)態(tài)RAM基本存儲(chǔ)單元原理：通過電容C存儲(chǔ)信息缺點(diǎn)：漏電和破壞性讀出改進(jìn)：加刷新放大器，速度幾百次/秒改進(jìn)動(dòng)態(tài)RAM特點(diǎn)：①讀寫操作二次打入先輸RAS，后CAS②刷新操作只輸入RAS③刷新周期不能進(jìn)行讀寫操作⑵DRAM的刷新電容C上高電平保持時(shí)間：約2mS刷新時(shí)間間隔：2mSDRAM內(nèi)刷新：矩陣內(nèi)一行行地進(jìn)行，刷新一行的時(shí)間為刷新周期。刷新控制：由讀寫控制電路系統(tǒng)地完成DRAM刷新

注：讀寫過程也有刷新功能，但是隨機(jī)的，不保證所有RAM單元都能經(jīng)讀寫刷新。刷新控制器(圖6-5)；協(xié)調(diào)完成前述DRAM特點(diǎn)中三項(xiàng)。 構(gòu)成：⊿地址多路器 ⊿刷新地址計(jì)數(shù)器 ⊿刷新定時(shí)器 ⊿仲裁電路 ⊿定時(shí)發(fā)生器⊿刷新定時(shí)器定時(shí)發(fā)出刷新請(qǐng)求

CPU發(fā)出讀/寫申請(qǐng)⊿定時(shí)發(fā)生器按刷新或讀寫要求提供RAS、CAS和WE給DRAM芯片。⊿地址多路器①CPU地址轉(zhuǎn)換為行地址，列地址分兩次送入DRAM芯片，實(shí)現(xiàn)兩次打入。先RAS，后CAS②刷新地址計(jì)數(shù)器產(chǎn)生行掃地址，由RAS打入，無列掃地址。仲裁電路對(duì)優(yōu)先權(quán)仲裁。注意在刷新周期不接受CPU的申請(qǐng)。六、存儲(chǔ)器芯片的接口設(shè)計(jì)

了解各種常用存儲(chǔ)器芯片接口特性是用戶設(shè)計(jì)微機(jī)存儲(chǔ)器系統(tǒng)的基礎(chǔ)，存儲(chǔ)器芯片的接口特性: 實(shí)質(zhì)上就是了解它與CPU總線相關(guān)的信號(hào)線的功能及工作時(shí)序,以便實(shí)現(xiàn)存儲(chǔ)器芯片上信號(hào)線與CPU三大總線的連接，構(gòu)成微機(jī)的存儲(chǔ)器系統(tǒng)。因此本節(jié)分二個(gè)層次介紹存儲(chǔ)器芯片：1、介紹存儲(chǔ)器與CPU總線相關(guān)的信號(hào)線2、存儲(chǔ)器芯片與CPU的連接方式。1、存儲(chǔ)器

與CPU總線相關(guān)的信號(hào)線

存儲(chǔ)器件與CPU相關(guān)信號(hào)線一般包括三種：（1）、地址線（入）（2）、數(shù)據(jù)線（入／出）（3）、控制線（入）（1）、地址線An~A0

存儲(chǔ)器芯片的存儲(chǔ)單元數(shù)取決于地址線的位數(shù)。

地址線An

~A0

An為最高位（MSB），A0是最低有效位（LSB）， 下標(biāo)n總比地址引腳數(shù)少1。 對(duì)于1KB的存儲(chǔ)器有10條地址引腳（A9

~

A0）， 用來選擇1024個(gè)存儲(chǔ)單元； 具有11條地址總線的芯片（A10

~A0），就有2048個(gè)存儲(chǔ)單元供使用， 而對(duì)于8088CPUPC機(jī)，具有20位（A19

~

A0）地址總線，直接進(jìn)行選擇存儲(chǔ)單元可以達(dá)1MB。

一般存儲(chǔ)器件信息是以二進(jìn)制0或1形式存取。（2）、數(shù)據(jù)線（入／出）數(shù)據(jù)線（O7

~O0或I／O7

~

I／O0） ROM芯片有一組可以進(jìn)行輸出的數(shù)據(jù)總線（O7

~O0） RAM芯片有一組可以進(jìn)行輸入／輸出的數(shù)據(jù)總線 （I／O7

~

I／O0）其中：O7或I／O7為最高位MSB； O0或I／O0為最低位LSB。 用于存（寫）／?。ㄗx）數(shù)據(jù)。 數(shù)據(jù)總線8位意味著一個(gè)存儲(chǔ)單元存放8位（1個(gè)字節(jié)）數(shù)據(jù)， 當(dāng)然還有32位、16位、4位．1位等總線寬度的存儲(chǔ)器芯片。（3）、控制線（入）控制線隨著芯片不同而不同： ①ROM控制線 ②SRAM控制線

①ROM控制線ROM芯片提供兩個(gè)控制輸入信號(hào)：

芯片允許，輸出允許。

＝1使該芯片處于低功耗備用模式； ＝0該芯片被選中，使O7~

O0處于允許狀態(tài)；=1輸出被禁止,O7~

O0處于高阻； =0允許O7~

O0正常輸出。由此可見，使ROM能有效地操作必須使==0。②SRAM控制線靜態(tài)RAM(SRAM)提供三個(gè)控制輸入信號(hào):

芯片允許輸出允許寫允許無論對(duì)SRAM進(jìn)行讀或?qū)憯?shù)據(jù)時(shí)，必須使=0。向SRAM寫數(shù)據(jù)時(shí)，=0、=0、=1，將I/O7

~I/O0配置為輸入，實(shí)現(xiàn)存儲(chǔ)器寫操作。從SRAM讀出數(shù)據(jù)時(shí)，=1、=0、=0，I／O7

~I／O0為非高阻態(tài)，實(shí)現(xiàn)對(duì)存儲(chǔ)器讀操作。注意:＝＝0不能存在。

＝＝1數(shù)據(jù)線處于高阻抗?fàn)顟B(tài)， 即不能讀/不能寫。(3).DRAM存儲(chǔ)器動(dòng)態(tài)RAM(DRAM)以電荷形式存儲(chǔ)信息的器件。以INTEL2164為例2164為64K×116根地址分為兩組 RAS（行地址有效）時(shí)，A0—A7有效CAS（列地址有效）時(shí)，A8—A15有效DIN為數(shù)據(jù)輸入，DOUT為數(shù)據(jù)輸出2164內(nèi)部有4個(gè)128×128的存貯矩陣DRAM必須在2ms內(nèi)對(duì)所有內(nèi)存單元刷新RAS作為刷新的選通信號(hào)刷新時(shí)按行進(jìn)行，且數(shù)據(jù)線不起作用2164A0—A15DINDOUTWERASCAS芯片地址線與CPU的低地址總線相連，以確定存儲(chǔ)器片內(nèi)地址，剩下CPU的高位地址通過地址譯碼產(chǎn)生片選控制信號(hào)。存儲(chǔ)器芯片的選擇原則確定好電路結(jié)構(gòu)以后，存儲(chǔ)器芯片的選擇應(yīng)盡量選用容量相同的芯片存儲(chǔ)器芯片連接原則2、存儲(chǔ)器芯片與CPU的連接設(shè)計(jì)步驟(1)根據(jù)設(shè)計(jì)需求，確定存儲(chǔ)器的選型和數(shù)量存儲(chǔ)器的存取速度與CPU時(shí)序之間的配合存儲(chǔ)器的電平信號(hào)與CPU的電平配合容量大小的計(jì)算(2)根據(jù)地址的要求，設(shè)計(jì)地址線的連接方式芯片地址線與CPU的低地址總線相連，以確定存儲(chǔ)器片內(nèi)地址，剩下CPU的高位地址通過地址譯碼產(chǎn)生片選控制信號(hào)。（3）設(shè)計(jì)存儲(chǔ)器數(shù)據(jù)線的連接方式 數(shù)據(jù)線連接 驅(qū)動(dòng)電路設(shè)計(jì)（4）設(shè)計(jì)控制線的連接方式 片選信號(hào) 讀/寫信號(hào)8086的引腳GNDAD14AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DEN(S0)INTA(QS1)12403938373433323130292827262524232221RESETREADYTESTALE(QS0)DT/R(S1)3635AD1141718192015163AD13…….…….設(shè)計(jì)需求設(shè)計(jì)一個(gè)2Kx8位的存儲(chǔ)器，與8088CPU相連。分別使用： 讀寫存儲(chǔ)器RAM2114芯片（1K4位/片）6116芯片（2K8位/片）

1.讀寫存儲(chǔ)器RAM（2114芯片）①2114的引腳和邏輯符號(hào)如下圖示：

A0~A9I/O1~I/O42114寫允許WE片選CS2114與8088CPU的連接

要求利用2114組成容量為2K8的存儲(chǔ)器1容量設(shè)計(jì)：2114數(shù)據(jù)線位數(shù)為4位,8088CPU數(shù)據(jù)總線是8位的，2K容量的存儲(chǔ)器用4片2114實(shí)現(xiàn)。2地址線需要10位,即A0～A9。 因?yàn)?114存儲(chǔ)單元數(shù)為1K(210=1024)單元3數(shù)據(jù)線2片2114做為一組，構(gòu)成8位，連接到數(shù)據(jù)線4控制線 片選信號(hào)：CS 讀/寫信號(hào):WE

2114與CPU的連接A0

A9A0

A9A0

A9A0

A9A0

A9CSCSCSCSWEWEWEWED3D0D7D4D7D4D3D02114211421142114D7D0CPUA19

A10IO/M1K1KWRDBABCB片選譯碼?

????地址總線數(shù)據(jù)總線控制總線2.讀寫存儲(chǔ)器RAM（

6116芯片）A10~A0I/O0~I/O76116寫使能WE輸出使能OE片選CS6116存儲(chǔ)芯片為2K8位引腳圖如下要求利用6116組成容量為2K8的存儲(chǔ)器6116與8088CPU的連接

要求利用6116組成容量為2K8的存儲(chǔ)器，該存儲(chǔ)器的地址是A0000h-A07FFh1容量設(shè)計(jì)：6116數(shù)據(jù)線位數(shù)為8位,8088CPU數(shù)據(jù)總線是8位的，2K容量的存儲(chǔ)器用1片6116即可實(shí)現(xiàn)。2地址線需要11位,即A0～A10。。因?yàn)?116存儲(chǔ)單元數(shù)為2K(211=2048)單元3數(shù)據(jù)線8位I/O引腳可連接到數(shù)據(jù)線4控制線 片選信號(hào)：CS 讀/寫信號(hào):WE 輸出使能信號(hào):OE

CPU6116與CPU的連接D7~D0A19~A0WRRDM/IO6116CSD7

~D0A10~A0CPUD7~D06116與CPU的連接A10~A06116WEOECSD7

~D0A10~A0WRRDM/IO11片選譯碼A19~A11問題：總線驅(qū)動(dòng)能力不夠

數(shù)據(jù)總線驅(qū)動(dòng)器

74LS245

（8位雙向三態(tài)總線驅(qū)動(dòng)器）

引腳圖真值表存儲(chǔ)器寫=0,則=1,DIR=1,A→B存儲(chǔ)器讀=1,即=0,DIR=0,B→A6116與74LS245的連接74LS245ADIRGB存儲(chǔ)器寫DIR=1,A→B存儲(chǔ)器讀DIR=0,B→ACPUD7~D0A10~A06116WEOECSD7

~D0A10~A0WRRDM/IO11片選譯碼A19~A1174LS245ADIRGB存儲(chǔ)器寫DIR=1,A→B存儲(chǔ)器讀DIR=0,B→A6116與74LS245的連接CPUD7~D0A10~A06116WEOECSD7

~D0A10~A0WRRDM/IO11片選譯碼A19~A11問題：如何讓該存儲(chǔ)芯片的地址范圍在A0000h-A07FFh之間要求存儲(chǔ)地址為：A0000～A07FFH1010000000000000000010100000011111111111A19~A11A10~A0片選信號(hào)－－譯碼常用的譯碼器有以下三種

與非門譯碼器3－8譯碼器（74LS138）PLD可編程譯碼器與非門&74LS308個(gè)輸入端1個(gè)輸出端要使得輸出端為0，必須全部的輸入端都為1任何一個(gè)輸入端為0,則輸出為174LS245ADIRGBCPUD7~D0A10~A06116WEOECSD7

~D0A10~A0WRRDM/IO11片選譯碼A19~A11與非門的譯碼電路&74LS3074LS245ADIRGB與非門的譯碼電路CPUD7~D0A10~A06116WEOECSD7

~D0A10~A0WRRDM/IO11&74LS301A19A18A16A17A15A13A14A12101000000A11作業(yè)用6116芯片，設(shè)計(jì)一個(gè)4K*16bit的存儲(chǔ)器，連接到8086CPU.要求地址范圍從B1000h開始。設(shè)計(jì)需求設(shè)計(jì)一個(gè)16Kx8位的只讀存儲(chǔ)器，與8088CPU相連。

只讀存儲(chǔ)器ROM 以EPROM2716(2K8)。

只讀存儲(chǔ)器ROM（2716）

2716存儲(chǔ)芯片為2K8位其引腳圖如下:2716A10~A0D7~D0OECE/PGMVCC=5V

VPP{使用5V編程+25V2716與8088CPU的連接

要求利用2716組成容量為16K8的存儲(chǔ)器1容量設(shè)計(jì)：2716數(shù)據(jù)線位數(shù)為8位,8088CPU數(shù)據(jù)總線是8位的，2K容量的存儲(chǔ)器用8片2716即可實(shí)現(xiàn)。2地址線需要11位,即A0～A10。。因?yàn)?716存儲(chǔ)單元數(shù)為2K(211=2048)單元3數(shù)據(jù)線8位I/O引腳可連接到數(shù)據(jù)線4控制線 片選/編程信號(hào):CE/PGM 輸出使能信號(hào):OE

3－8譯碼器（74LS138）使能輸入選擇輸入G1G2AG2BCBAY0~Y7輸出100000Y0=0其余為1100001Y1=0其余為1100010Y2=0其余為1100011Y3=0其余為1100100Y4=0其余為1100101Y5=0其余為1100110Y6=0其余為1100111Y7=0其余為1Y0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BCBA0800~0FFFH3800~3FFFH0000~07FFH用74LS138全譯碼實(shí)現(xiàn)真值表000000000011111111110000000000111111111100000000001111111111A12A11A1300 000 00100111輸出A10A9~A0地址范圍只Y0=0只Y1=0只Y7=001010100A15A14A12A11A13A14IO/MA1574LS138G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y70000~07FFH0800~0FFFH1000~17FFH1800~1FFFH2000~27FFH2800~0FFFH3000~37FFH3800~3FFFH存儲(chǔ)器地址：FC000~FC7FFHFC800~FCFFFH …FF800~FFFFFH111111y0y7七高速緩沖存儲(chǔ)器（Cache）七高速緩沖存儲(chǔ)器（Cache）

用Cache來解決CPU與內(nèi)存之間的速度差。

CPU-Cache-DRAM-外存

Cache工作原理：程序訪問在時(shí)空上的局部性。

Cache設(shè)計(jì)思想：把經(jīng)常訪問的代碼和數(shù)據(jù)保存到SRAM組成的高速緩沖存儲(chǔ)器中，把不常訪問的代碼和數(shù)據(jù)保存到大容量DRAM中，使得存儲(chǔ)器系統(tǒng)的價(jià)格降低，而訪存時(shí)間接近零等待。多層次存儲(chǔ)器結(jié)構(gòu)如圖Cache的工作原理Cache對(duì)CPU而言是透明的，CPU送出的仍是主存地址Cache的容量遠(yuǎn)遠(yuǎn)小于主存，只有很小一部分主存的內(nèi)容保存在cache中。需要判斷需要訪問的內(nèi)存數(shù)據(jù)是否在cache中。檢索成功，則將內(nèi)存地址轉(zhuǎn)換為cache地址，到cache中取得數(shù)據(jù)；否則還需訪問主存，并將訪問的數(shù)據(jù)塊及附近的內(nèi)容送到cache中。地址變換Cache的替換算法Cache與主存保持一致

Cache的命中和命中率：CPU訪存的內(nèi)容正好在Cache中就稱為命中。命中的幾率即命中率。主存和Cache比例與命中率關(guān)系：一般主存和Cache比例為1M：4K時(shí)命中率為90%。主存（MB） 8 16 32 64 128 Cache(KB) 32 64 128 256 512

Cache的數(shù)據(jù)更新方式：①通寫式②回寫式主存與Cache地址映象的3種基本結(jié)構(gòu)：①全相聯(lián)Cache②直接映象Cache③組相聯(lián)Cache全相聯(lián)映射主存大小：2nCache大?。?mPage大?。?p

例：p=10,m=12,n=14則：Page大小為1kCache大小為4k主存大小為16k全相聯(lián)映射1（頁(yè)）23456789101112131415161（頁(yè)）234主存(16k)Cache(4k)注：此處為表示方便，將地址