半導(dǎo)體器件原理 第五章

半導(dǎo)體器件原理

PrinciplesofSemiconductorDevices第五章：MOS（金屬-氧化物-半導(dǎo)體）場(chǎng)效應(yīng)晶體管（Metal-Oxide-SemiconductorField-EffectTransistor,MOSFET）劉憲云逸夫理科樓229室場(chǎng)效應(yīng)晶體管介紹什么是場(chǎng)效應(yīng)管?

場(chǎng)效應(yīng)晶體管【FieldEffectTransistor縮寫(xiě)(FET)】簡(jiǎn)稱場(chǎng)效應(yīng)管。由多數(shù)載流子參與導(dǎo)電,也稱為單極型晶體管，它屬于輸入電壓控制輸出電流的半導(dǎo)體器件，僅由一種載流子參與導(dǎo)電。DS電流電場(chǎng)場(chǎng)效應(yīng)晶體管，F(xiàn)ET,fieldeffecttransistor

利用垂直于導(dǎo)電溝道的輸入電壓的電場(chǎng)作用，控制導(dǎo)電溝道輸出電流的一種半導(dǎo)體器件.FET與雙極晶體管的比較BJTFET與BJT的區(qū)別：1.FET為電壓控制器件;BJT

為電流控制器件。2.FET輸入阻抗高，實(shí)際上不需要輸入電流，在模擬開(kāi)關(guān)電路，高輸入阻抗放大器和微波放大器中具有廣泛的應(yīng)用。3.FET為單極器件，沒(méi)有少子存儲(chǔ)效應(yīng)，適于高頻和高速工作。4.在大電流時(shí)，F(xiàn)ET具有負(fù)的溫度系數(shù)，隨著溫度的增加FET的電流減小，使整個(gè)器件溫度分布更加均勻。5.制備工藝相對(duì)比較簡(jiǎn)單，適合大規(guī)模集成電路。場(chǎng)效應(yīng)晶體管的家族譜系pn結(jié)柵肖特基柵絕緣柵隨著集成電路設(shè)計(jì)和制造技術(shù)的發(fā)展，目前大部分超大規(guī)模集成電路都是MOS集成電路。在數(shù)字集成電路，尤其是微處理機(jī)和存儲(chǔ)器方面，MOS集成電路幾乎占據(jù)了絕對(duì)的位置。MOS在一些特種器件，如CCD（電感耦合器件）和敏感器件方面應(yīng)用廣泛。促進(jìn)MOS晶體管發(fā)展主要有以下四大技術(shù)：半導(dǎo)體表面的穩(wěn)定化技術(shù)各種柵絕緣膜的實(shí)用化自對(duì)準(zhǔn)結(jié)構(gòu)MOS工藝閾值電壓的控制技術(shù)第五章：MOS（金屬-氧化物-半導(dǎo)體）場(chǎng)效應(yīng)晶體管§5.1MOS場(chǎng)效應(yīng)晶體管基礎(chǔ)5.1.1雙端ＭＯＳ結(jié)構(gòu)5.1.2電容－電壓特性5.1.3ＭＯＳＦＥＴ基本工作原理5.1.4頻率限制特性5.1.5ＣＭＯＳ技術(shù)5.1.6小結(jié)5.1.1雙端MOS結(jié)構(gòu)

MOS電容結(jié)構(gòu)氧化層厚度氧化層介電常數(shù)Al或高摻雜的多晶Sin型Si或p型SiSiO29MOSFET的核心是金屬－氧化物－半導(dǎo)體電容，其中的金屬可以是鋁或者一些其它的金屬，但更通常的情況是在氧化物上面淀積高電導(dǎo)率的多晶硅；然而，金屬一詞通常被延用下來(lái)。多子積累：1）能帶（向上）彎曲并接近EF；2）多子（空穴）在半導(dǎo)體表面積累，越接近半導(dǎo)體表面多子濃度越高。由于MOS系統(tǒng)處于熱平衡狀態(tài)且無(wú)通過(guò)氧化層的電流，使得半導(dǎo)體中的費(fèi)米能級(jí)為一常數(shù)。p型襯底MOS電容器的能帶圖(a)加負(fù)柵壓5.1.1雙端MOS結(jié)構(gòu)

能帶圖MOS結(jié)構(gòu)的物理性質(zhì)可以借助簡(jiǎn)單的平行板電容器加以解釋多子耗盡：1）表面能帶向下彎曲，表明存在一個(gè)類似于pn結(jié)中的空間電荷區(qū)。導(dǎo)帶和本征費(fèi)米能級(jí)均向費(fèi)米能級(jí)靠近，產(chǎn)生的空間電荷區(qū)寬度為xd；2）表面上的多子濃度比體內(nèi)少得多，基本上耗盡，表面帶負(fù)電。p型襯底MOS電容器的能帶圖(b)加小正柵壓5.1.1雙端MOS結(jié)構(gòu)

能帶圖少子反型：1）EFi與EF在表面處相交（此處為本征型），表面處本征費(fèi)米能級(jí)低于費(fèi)米能級(jí)，導(dǎo)帶比價(jià)帶更接近費(fèi)米能級(jí)；2）表面區(qū)的少子數(shù)>多子數(shù)——表面反型；3）反型層和半導(dǎo)體內(nèi)部之間還夾著一層耗盡層。p型襯底MOS電容器的能帶圖(c)加大正柵壓5.1.1雙端MOS結(jié)構(gòu)

能帶圖p型襯底MOS電容器的能帶圖5.1.1雙端MOS結(jié)構(gòu)

能帶圖金屬板加負(fù)電壓時(shí)，氧化物-半導(dǎo)體界面處存在空穴堆積柵極加正電壓時(shí)，導(dǎo)帶和本征費(fèi)米能級(jí)均向費(fèi)米能級(jí)靠近，產(chǎn)生空間電荷區(qū)金屬板加更大正電壓時(shí)，空間電荷區(qū)更大。表面處的本征費(fèi)米能級(jí)低于費(fèi)米能級(jí)，從而，導(dǎo)帶比價(jià)帶更接近費(fèi)米能級(jí)。半導(dǎo)體表面從p型轉(zhuǎn)化成n型，產(chǎn)生氧化物-半導(dǎo)體界面處的電子反型層。n型襯底MOS電容器的能帶圖(a)加正柵壓(b)加小負(fù)柵壓(c)加大負(fù)柵壓金屬板加正電壓時(shí)，氧化物-半導(dǎo)體界面處存在電子堆積柵極加負(fù)電壓時(shí)，導(dǎo)帶和價(jià)帶均向上彎曲，產(chǎn)生空間電荷區(qū)金屬板加更大負(fù)電壓時(shí)，導(dǎo)帶和價(jià)帶的彎曲更顯著，本征費(fèi)米能級(jí)移到費(fèi)米能級(jí)上方，以至于價(jià)帶比導(dǎo)帶更接近費(fèi)米能級(jí)。半導(dǎo)體表面從n型轉(zhuǎn)化成p型，產(chǎn)生氧化物-半導(dǎo)體界面處的空穴反型層。5.1.1雙端MOS結(jié)構(gòu)空間電荷區(qū)厚度費(fèi)米勢(shì)表面勢(shì)表面空間電荷區(qū)厚度半導(dǎo)體表面電勢(shì)與體內(nèi)電勢(shì)之差半導(dǎo)體體內(nèi)費(fèi)米能級(jí)與禁帶中心能級(jí)之差的電勢(shì)表示采用單邊突變結(jié)的耗盡層近似P型襯底15p型襯底半導(dǎo)體空間電荷區(qū)示意圖閾值反型點(diǎn)條件：表面處的電子濃度=體內(nèi)的空穴濃度表面空間電荷區(qū)厚度P型襯底表面電子濃度：體內(nèi)空穴濃度：柵電壓=閾值電壓表面空間電荷區(qū)厚度達(dá)到最大值165.1.1雙端MOS結(jié)構(gòu)空間電荷區(qū)厚度P型半導(dǎo)體在閾值反型點(diǎn)時(shí)的能帶圖閾值反型點(diǎn)條件：表面勢(shì)=費(fèi)米勢(shì)的2倍，表面處的空穴濃度=體內(nèi)的電子濃度，柵電壓=閾值電壓表面空間電荷區(qū)厚度表面勢(shì)n型襯底17實(shí)際器件參數(shù)區(qū)間185.1.1雙端MOS結(jié)構(gòu)空間電荷區(qū)厚度T=300k時(shí)xdt和摻雜濃度的函數(shù)關(guān)系大部分的實(shí)際摻雜在1015～1017之間，所以對(duì)應(yīng)的表面空間電荷區(qū)寬度在0.1~1um之間。5.1.1雙端MOS結(jié)構(gòu)

功函數(shù)差金屬的功函數(shù)金屬的費(fèi)米能級(jí)二氧化硅的禁帶寬度二氧化硅的電子親和能硅的電子親和能絕緣體不允許電荷在金屬和半導(dǎo)體之間進(jìn)行交換19零偏壓下完整的金屬－氧化物－半導(dǎo)體結(jié)構(gòu)的能帶圖（接觸之前）

條件：零柵壓，熱平衡費(fèi)米能級(jí)為常數(shù)零柵壓下氧化物二側(cè)的電勢(shì)差修正的金屬功函數(shù)零柵壓下半導(dǎo)體的表面勢(shì)修正的硅的電子親和能二氧化硅的電子親和能20零偏壓下完整的金屬－氧化物－半導(dǎo)體結(jié)構(gòu)的能帶圖（接觸之后）

內(nèi)建電勢(shì)差：功函數(shù)差215.1.1雙端MOS結(jié)構(gòu)功函數(shù)差:計(jì)算公式

功函數(shù)差:n＋摻雜多晶硅柵(P-Si)<0近似相等n+摻雜至簡(jiǎn)并簡(jiǎn)并：degenerate退化，衰退22功函數(shù)差:p＋摻雜多晶硅柵(P-Si)p+摻雜至簡(jiǎn)并≥023功函數(shù)差:n型襯底情形負(fù)柵壓的大小24Φfn定義大于0。將p型襯底公式中的Φfp用-Φfn代替即得到n型襯底的公式。功函數(shù)差:與摻雜濃度的關(guān)系255.1.1雙端MOS結(jié)構(gòu)

平帶電壓:定義MOS結(jié)構(gòu)中半導(dǎo)體表面能帶彎曲的原因金屬與半導(dǎo)體之間加有電壓（柵壓）半導(dǎo)體與金屬之間存在功函數(shù)差氧化層中存在凈的空間電荷平帶電壓定義：使半導(dǎo)體表面能帶無(wú)彎曲需施加的柵電壓來(lái)源：金屬與半導(dǎo)體之間的功函數(shù)差，氧化層中的凈空間電荷26單位面積電荷數(shù)金屬上的電荷密度平帶條件下MOS結(jié)構(gòu)的能帶圖和電荷分布圖5.1.1雙端MOS結(jié)構(gòu)平帶電壓:公式Vox0+s0=-

ms零柵壓時(shí)：金屬上的電荷密度27單位面積電荷數(shù)5.1.1雙端MOS結(jié)構(gòu)閾值電壓:公式閾值電壓：達(dá)到閾值反型點(diǎn)時(shí)所需的柵壓表面勢(shì)=費(fèi)米勢(shì)的2倍|QSDmax|=eNaxdTQSDns忽略反型層電荷285.1.1雙端MOS結(jié)構(gòu)閾值電壓:與摻雜/氧化層電荷的關(guān)系P型襯底MOS結(jié)構(gòu)Q‘ss越大，則VTN的絕對(duì)值越大；Na越高，則VTN的值（帶符號(hào)）越大Na很小時(shí)，VTN隨Na的變化緩慢，且隨Q’ss的增加而線性增加

Na很大時(shí)，VTN

隨Na

的變化劇烈，且與Q’ss

的相關(guān)性變?nèi)?9閾值電壓VTN>0MOSFET為增強(qiáng)型VG=0時(shí)未反型，加有正柵壓時(shí)才反型VTN<0MOSFET為耗盡型VG=0時(shí)已反型，加有負(fù)柵壓后才能脫離反型P型襯底MOS結(jié)構(gòu)30不同正氧化層電荷值下，n溝MOSFET閾值電壓與p型襯底摻雜濃度關(guān)系圖5.1.1雙端MOS結(jié)構(gòu)閾值電壓:n型襯底情形31n型襯底費(fèi)米勢(shì)表面耗盡層最大厚度單位面積表面耗盡層電荷單位面積柵氧化層電容平帶電壓閾值電壓5.1.1雙端MOS結(jié)構(gòu)n型襯底與p型襯底的比較p型襯底MOS結(jié)構(gòu)n型襯底MOS結(jié)構(gòu)閾值電壓典型值金屬-半導(dǎo)體功函數(shù)差32表面反型層電子密度與表面勢(shì)的關(guān)系33表面處電子濃度隨著表面勢(shì)的增加而增大，表面勢(shì)很小的改變就可以使電子濃度迅速增加表面空間電荷層電荷與表面勢(shì)的關(guān)系堆積平帶（電荷為零）耗盡0≤Φs≤Φfp弱反型Φfp≤Φs≤

2Φfp強(qiáng)反型Φs>

2Φfp34§5.1MOS場(chǎng)效應(yīng)晶體管基礎(chǔ)5.1.1雙端ＭＯＳ結(jié)構(gòu)5.1.2電容－電壓特性5.1.3ＭＯＳＦＥＴ基本工作原理5.1.4頻率限制特性5.1.5ＣＭＯＳ技術(shù)5.1.6小結(jié)5.1.2節(jié)內(nèi)容36理想情況CV特性頻率特性氧化層電荷及界面態(tài)的影響實(shí)例5.1.2C-V特性什么是C-V特性？平帶電容-電壓特性37MOS電容結(jié)構(gòu)是MOSFET的核心。MOS器件和柵氧化層－半導(dǎo)體界面處的大量信息可以從器件的電容－電壓的關(guān)系即C－V特性曲線中得到.MOS電容有三種工作狀態(tài)：即堆積、耗盡和反型。堆積狀態(tài)加負(fù)柵壓，堆積層電荷能夠跟得上柵壓的變化，相當(dāng)于柵介質(zhì)平板電容38MOS電容器在堆積模式時(shí)的能帶圖堆積模式下當(dāng)柵壓微變時(shí)的微分電荷分布柵氧化層-半導(dǎo)體界面產(chǎn)生空穴堆積層一個(gè)小的電壓微分改變量將導(dǎo)致金屬柵和空穴堆積電荷的微分變量發(fā)生變化平帶狀態(tài)所加負(fù)柵壓正好等于平帶電壓VFB，使半導(dǎo)體表面能帶無(wú)彎曲平帶本征39平帶電容是柵氧化層厚度和摻雜濃度的函數(shù)。耗盡狀態(tài)加小的正柵壓，表面耗盡層電荷隨柵壓的變化而變化，出現(xiàn)耗盡層電容C’相當(dāng)與Cox與Csd’串聯(lián)40MOS電容器在耗盡模式時(shí)的能帶圖耗盡模式下當(dāng)柵壓微變時(shí)的微分電荷分布當(dāng)達(dá)到最大耗盡寬度且反型層電荷密度為零時(shí)為閾值反型點(diǎn)，此時(shí)得到最小電容：強(qiáng)反型狀態(tài)(低頻)加大的正柵壓且柵壓變化較慢，反型層電荷跟得上柵壓的變化平帶本征415.1.2C-V特性n型與p型的比較p型襯底MOS結(jié)構(gòu)Cox為理想MOS電容器的靜電容。n型襯底MOS結(jié)構(gòu)42p型襯底MOS結(jié)構(gòu)堆積耗盡中反型強(qiáng)反型低頻高頻平帶理想C-V特性堆積中反型強(qiáng)反型耗盡低頻高頻n型襯底MOS結(jié)構(gòu)平帶頻率特性理想情況下電容電壓的微小變化能夠引起反型層電荷密度的變化。實(shí)際中必須考慮導(dǎo)致反型層電荷密度變化的電子來(lái)源。來(lái)自通過(guò)空間電荷區(qū)的p型襯底中少子電子的擴(kuò)散?？臻g電荷區(qū)中由熱運(yùn)動(dòng)形成的電子-空穴對(duì)。如果MOS電容的交流電壓很快地變化，反型層中電荷的變化將不會(huì)有響應(yīng)。因此C-V特性用來(lái)測(cè)量電容的交流頻率信號(hào)。反型狀態(tài)(高頻)加較大的正柵壓，使反型層電荷出現(xiàn)，但柵壓變化較快，反型層電荷跟不上柵壓的變化，只有耗盡層電容對(duì)C有貢獻(xiàn)。此時(shí)，耗盡層寬度乃至耗盡層電容基本不隨柵壓變化而變化。高頻時(shí)，反型層電荷不會(huì)響應(yīng)電容電壓的微小改變。當(dāng)信號(hào)頻率很高時(shí)，只有金屬和空間電荷區(qū)中的電荷發(fā)生變化。MOS電容器的電容就是C′min柵壓頻率的影響46小節(jié)內(nèi)容47理想情況CV特性CV特性概念堆積平帶耗盡反型下的概念堆積平帶耗盡反型下的計(jì)算頻率特性高低頻情況圖形及解釋固定柵氧化層電荷和界面電荷效應(yīng)例圖:如果Qss均為正電荷,需要額外犧牲負(fù)電荷來(lái)中和界面的正電,所以平帶電壓更負(fù)-----++48前面所講均針對(duì)理想C-V特性，假設(shè)氧化層不含固定的柵氧化層電荷或氧化層-半導(dǎo)體界面電荷。這兩種電荷都會(huì)改變C-V特性曲線。被電子占據(jù)（在EFi之下）帶負(fù)電，不被電子占據(jù)（在EFi之上）為中性被電子占據(jù)（在EFi之下）為中性，不被電子占據(jù)（在EFi之上）帶正電（界面陷阱）受主態(tài)容易接受電子帶負(fù)電正常情況熱平衡不帶電施主態(tài)容易放出電子帶正電氧化層界面處半導(dǎo)體能帶示意圖49界面態(tài)：半導(dǎo)體界面處允許的能態(tài)通常，受主態(tài)存在于能帶的上半部分，而施主態(tài)存在于能帶的下半部分。若費(fèi)米能級(jí)低于受主態(tài)，那么受主態(tài)是中性的，一旦費(fèi)米能級(jí)位于其上時(shí)它將是負(fù)電性的。若費(fèi)米能級(jí)高于施主態(tài)，那么施主態(tài)是中性的，一旦費(fèi)米能級(jí)位于其下時(shí)它將是正電性的。因此界面電荷是MOS電容器柵壓的函數(shù)。界面陷阱的影響:堆積狀態(tài)堆積狀態(tài)：界面陷阱帶正電，C-V曲線左移，平帶電壓更負(fù)例圖:需要額外犧牲三個(gè)負(fù)電荷來(lái)中和界面態(tài)的正電,所以平帶電壓更負(fù)------+++施主態(tài)容易放出電子帶正電50堆積模式時(shí)p型襯底MOS電容能帶圖禁帶中央：界面陷阱不帶電，對(duì)C-V曲線無(wú)影響界面陷阱的影響:本征狀態(tài)51界面處費(fèi)米能級(jí)和本征費(fèi)米能級(jí)重合；所有的界面態(tài)為中性，這種特定的偏置情況稱為禁帶中央。反型狀態(tài)：界面陷阱帶負(fù)電，C-V曲線右移，閾值電壓更正。界面陷阱的影響:反型狀態(tài)例圖:需要額外犧牲三個(gè)正電荷來(lái)中和界面態(tài)的負(fù)電,所以閾值電壓升高_(dá)__++++++受主態(tài)容易接受電子帶負(fù)電5253C-V測(cè)量方法可作為半導(dǎo)體器件過(guò)程控制的判別工具。對(duì)于給定的MOS器件，理想C-V曲線能夠確定下來(lái)，平移量大小能夠確定出界面態(tài)密度。高頻C-V特性測(cè)量裝置示意圖小節(jié)內(nèi)容54氧化層電荷及界面態(tài)對(duì)C-V曲線的影響氧化層電荷影響及曲線界面態(tài)概念界面態(tài)影響概念曲線實(shí)例如何測(cè)C-V曲線如何看圖解釋出現(xiàn)的現(xiàn)象§5.1MOS場(chǎng)效應(yīng)晶體管基礎(chǔ)5.1.1雙端ＭＯＳ結(jié)構(gòu)5.1.2電容－電壓特性5.1.3ＭＯＳＦＥＴ基本工作原理5.1.4頻率限制特性5.1.5ＣＭＯＳ技術(shù)5.1.6小結(jié)5.1.3MOSFET基本工作原理56MOSFET結(jié)構(gòu)電流-電壓關(guān)系——概念電流-電壓關(guān)系——推導(dǎo)跨導(dǎo)襯底偏置效應(yīng)MOS場(chǎng)效應(yīng)晶體管的電流，是電荷在反型層或者與氧化層－半導(dǎo)體界面相鄰的溝道區(qū)中流動(dòng)形成。前面討論了增強(qiáng)型MOS電容中反型層電荷的形成機(jī)理。還可以制造出耗盡型的器件，這種器件在零柵壓時(shí)溝道就已經(jīng)存在了。N溝道增強(qiáng)型MOS場(chǎng)效應(yīng)管的結(jié)構(gòu)示意圖BPGN+N+氮氮SDSiO2Ltox結(jié)構(gòu)在一塊摻雜濃度較低的P型硅襯底上，用光刻工藝擴(kuò)散兩個(gè)高摻雜的N型區(qū)，從N型區(qū)引出兩個(gè)電極，一個(gè)是漏極D，一個(gè)是源極S。57然后在半導(dǎo)體表面覆蓋一層很薄的二氧化硅(SiO2)絕緣層，在漏——源極間的絕緣層上再裝上一個(gè)鋁電極,作為柵極G。在p型半導(dǎo)體襯底上也引出一個(gè)電極B，這就構(gòu)成了一個(gè)N溝道增強(qiáng)型MOS管。溝道長(zhǎng)度L(跟工藝水平有關(guān))溝道寬度W柵氧化層厚度tox2.基本參數(shù)MOSFET結(jié)構(gòu)SGDB3.符號(hào)源極Source漏極Drain柵極Gate三極管就是一條電流的通道，有一個(gè)電極控制電流的通與斷，在這條通道上，電流出發(fā)的一端叫做源極，而電流到達(dá)的一端叫做漏極，控制電流通斷的電極叫做柵極。結(jié)型場(chǎng)管腳識(shí)別場(chǎng)效應(yīng)管的柵極相當(dāng)于晶體管的基極，源極和漏極分別對(duì)應(yīng)于晶體管的發(fā)射極和集電極。將萬(wàn)用表置于R×1k檔，用兩表筆分別測(cè)量每?jī)蓚€(gè)管腳間的正、反向電阻。當(dāng)某兩個(gè)管腳間的正、反向電阻相等，均為數(shù)KΩ時(shí)，則這兩個(gè)管腳為漏極D和源極S（可互換），余下的一個(gè)管腳即為柵極G。對(duì)于有4個(gè)管腳的結(jié)型場(chǎng)效應(yīng)管，另外一極是屏蔽極（使用中接地）。MOSFET分類(1)n溝道MOSFETp型襯底，n型溝道，電子導(dǎo)電VDS>0，使電子從源流到漏p溝道MOSFETn型襯底，p型溝道，空穴導(dǎo)電VDS<0，使空穴從源流到漏按照導(dǎo)電類型的不同可分為：60MOSFET分類(2)n溝道增強(qiáng)型MOSFETn溝道耗盡型MOSFET零柵壓時(shí)已存在反型溝道，VTN<0按照零柵壓時(shí)有無(wú)導(dǎo)電溝道可分為：61基本上是一種左右對(duì)稱的拓?fù)浣Y(jié)構(gòu)，它是在P型半導(dǎo)體上生成一層SiO2

薄膜絕緣層，然后用光刻工藝擴(kuò)散兩個(gè)高摻雜的N型區(qū)，從N型區(qū)引出電極。MOSFET分類(3)p溝道增強(qiáng)型MOSFET零柵壓時(shí)不存在反型溝道，VTP<0零柵壓時(shí)已存在反型溝道，VTP>062p溝道耗盡型MOSFET增強(qiáng)型：柵壓為0時(shí)不導(dǎo)通N溝（正電壓開(kāi)啟“1”導(dǎo)通）P溝（負(fù)電壓開(kāi)啟“0”導(dǎo)通）63耗盡型：柵壓為0時(shí)已經(jīng)導(dǎo)通N溝（很負(fù)才關(guān)閉）P溝（很正才關(guān)閉）5.1.3.2N溝道增強(qiáng)型MOS場(chǎng)效應(yīng)管工作原理1.柵源電壓VGS對(duì)半導(dǎo)體表面空間電荷區(qū)狀態(tài)的影響(1)

VGS

=0漏源之間相當(dāng)于兩個(gè)背靠背的PN結(jié)，無(wú)論漏源之間加何種極性電壓，總是不導(dǎo)電。SBD當(dāng)VGS

逐漸增大時(shí)，柵氧化層下方的半導(dǎo)體表面會(huì)發(fā)生什么變化？BPGSiO2SDN+N+64(2)VGS

>0逐漸增大柵氧化層中的場(chǎng)強(qiáng)越來(lái)越大，它們排斥P型襯底靠近SiO2

一側(cè)的空穴，形成由負(fù)離子組成的耗盡層。增大VGS

耗盡層變寬。當(dāng)VGS繼續(xù)升高時(shí),溝道加厚，溝道電阻減少，在相同VDS的作用下，ID將進(jìn)一步增加。BPGSiO2SDN+N+++--++--++++VGS--------反型層iD由于吸引了足夠多P型襯底的電子，會(huì)在耗盡層和SiO2

之間形成可移動(dòng)的表面電荷層——反型層、N型導(dǎo)電溝道。這時(shí)，在VDS的作用下就會(huì)形成ID。(3)VGS

繼續(xù)增大弱反型強(qiáng)反型VDS65閾值電壓：使半導(dǎo)體表面達(dá)到強(qiáng)反型時(shí)所需加的柵源電壓。用VT表示。閾值電壓MOS場(chǎng)效應(yīng)管利用VGS來(lái)控制半導(dǎo)體表面“感應(yīng)電荷”的多少，來(lái)改變溝道電阻，從而控制漏極電流ID。

MOSFET是一種電壓控制型器件。

MOSFET能夠工作的關(guān)鍵是半導(dǎo)體表面必須有導(dǎo)電溝道，而只有表面達(dá)到強(qiáng)反型時(shí)才會(huì)有溝道形成。662.VDS對(duì)導(dǎo)電溝道的影響(VGS>VT)c.VDS=VGS–VT，即VGD=VT：靠近漏極溝道達(dá)到臨界開(kāi)啟程度，出現(xiàn)預(yù)夾斷。VDS=VDSatb.0<VDS<VGS–VT，即VGD=VGS–VDS>VT:導(dǎo)電溝道呈現(xiàn)一個(gè)楔形?？拷┒说膶?dǎo)電溝道減薄。VDS>0，但值較小時(shí)：VDS對(duì)溝道影響可忽略，溝道厚度均勻VDSVGSBPGN+N+SDd.VDS>VGS–VT，即VGD<VT：夾斷區(qū)發(fā)生擴(kuò)展，夾斷點(diǎn)向源端移動(dòng)VGD=VGS–VDSVGSEL

673.N溝道增強(qiáng)型MOS場(chǎng)效應(yīng)管的特性曲線1）輸出特性曲線(假設(shè)VGS=5V)

輸出特性曲線非飽和區(qū)飽和區(qū)擊穿區(qū)BVDSID/mAVDS/VOVGS=5VVGS=4VVGS=3V預(yù)夾斷軌跡VDS（Sat）過(guò)渡區(qū)線性區(qū)(d)VDS:VGD<VTBPN+N+VDSVGSGSDL<<L

VTVGSVGD(b)VDS:

VGD>VTBPN+N+VDSVGSGSDVGSVGD(c)VDS:VGD=VTBPN+N+VDSVGSGSDVGSVT(a)VDS很小VGSBPGN+N+SDVDSVGSVGD≈VGS

ID=IDSat68漏端產(chǎn)生零反型層電荷密度的漏源電壓VDS（Sat）=VGS-VTVT

VGS/VID/mAO2）轉(zhuǎn)移特性曲線(假設(shè)VDS=5V)

a.VGS<VT

器件內(nèi)不存在導(dǎo)電溝道，器件處于截止?fàn)顟B(tài)，沒(méi)有輸出電流。

b.VGS>VT

器件內(nèi)存在導(dǎo)電溝道，器件處于導(dǎo)通狀態(tài)，有輸出電流。且VGS越大，溝道導(dǎo)電能力越強(qiáng)，輸出電流越大轉(zhuǎn)移特性曲線693.N溝道耗盡型MOS場(chǎng)效應(yīng)管BPGN+N+SDSiO2

++++++1）N溝道耗盡型MOS場(chǎng)效應(yīng)管結(jié)構(gòu)1、結(jié)構(gòu)2、符號(hào)SGDB70ID/mAVGS/VOVP(b)轉(zhuǎn)移特性IDSS(a)輸出特性ID/mAVDS/VO+1VVGS=0-3V-1V-2V432151015202）基本工作原理a.當(dāng)VGS=0時(shí)，VDS加正向電壓，產(chǎn)生漏極電流ID,此時(shí)的漏極電流稱為漏極飽和電流，用IDSS表示b.當(dāng)VGS＞0時(shí)，ID進(jìn)一步增加。c.當(dāng)VGS＜0時(shí)，隨著VGS的減小漏極電流逐漸減小。直至ID=0。對(duì)應(yīng)ID=0的VGS稱為夾斷電壓，用符號(hào)VP表示。71作原理種類符號(hào)轉(zhuǎn)移特性曲線輸出特性曲線

NMOS增強(qiáng)型耗盡型PMOS增強(qiáng)型耗盡型IDSGDBSGDBIDSGDBIDSGDBIDVGSIDOVTIDVGSVPIDSSOVDSID_VGS=0+__OIDVGSVTOIDVGSVPIDSSO_IDVGS=VTVDS_o_+VDSID+++OVGS=VTIDVGS=0V+_VDSo+7273小結(jié)按照導(dǎo)電類型分MOS管分為NMOS和PMOS。按照零柵壓時(shí)有無(wú)溝道又分為增強(qiáng)型和耗盡型兩種形式。

NMOS和PMOS結(jié)構(gòu)十分相似，只是兩者的襯底及源漏區(qū)摻雜類型剛好相反。特性曲線：輸出特性曲線(非飽和區(qū)、飽和區(qū)、擊穿區(qū))

轉(zhuǎn)移特性曲線(表征了VGS對(duì)ID的控制能力)工作原理：VGS：耗盡弱反型強(qiáng)反型

VDS：減薄夾斷擴(kuò)展耗盡型器件形成的原因，其基本特性與增強(qiáng)型器件之間的不同點(diǎn)。定性分析電流－電壓關(guān)系――數(shù)學(xué)推演*分析前，做如下基本假設(shè)：溝道中的電流是由漂移而非擴(kuò)散產(chǎn)生的（長(zhǎng)溝器件）柵氧化層中無(wú)電流緩變溝道近似，即垂直于溝道方向上的電場(chǎng)變化遠(yuǎn)大于平行于溝道方向上的電場(chǎng)變化(近似認(rèn)為ｘ方向Ｅ為常數(shù))氧化層中的所有電荷均可等效為Si-SiO2界面處的有效電荷密度耗盡層厚度沿溝道方向上是一個(gè)常數(shù)溝道中的載流子遷移率與空間坐標(biāo)無(wú)關(guān)襯底與源極之間的電壓為零74電流密度:(漂移電流密度為)I-V特性:溝道電流X方向的電流強(qiáng)度：反型層中平行于溝道方向的電場(chǎng)：75I-V特性:電中性條件76利用電荷中和概念，有：高斯定理相互抵消E5=E6=0，即使有也相互抵消E3＝0表面所在材料的介電常數(shù)某閉合表面沿閉合表面向外法線方向的電場(chǎng)強(qiáng)度該閉合表面所包圍區(qū)域的總電荷量I-V特性:表面電荷dxW24315677I-V特性:氧化層電勢(shì)78考慮勢(shì)壘高度I-V特性:反型層電荷與電場(chǎng)氧化層電勢(shì)半導(dǎo)體表面空間電荷區(qū)的單位面積電荷氧化層中垂直于溝道方向的電場(chǎng)由上三式可得反型層單位面積的電荷不應(yīng)是x或Vx的函數(shù)（電流連續(xù)性定律）79I-V特性:線性區(qū)與飽和區(qū)80遷移率μ和閾值電壓VT的測(cè)試提取方法高場(chǎng)下遷移率隨電場(chǎng)上升而下降存在亞閾值電流n溝耗盡型n溝增強(qiáng)型81p溝增強(qiáng)型MOSFET的I-V特性注：Vds=-VsdVgs=-Vsg,等82只要將n溝道公式中的VDS、VGS、VT換成VGD、VSG、-VT，即可得到p溝道的公式。注意p溝增強(qiáng)型VT>0，而p溝耗盡型VT<0?？鐚?dǎo)(晶體管增益):模型跨導(dǎo)用來(lái)表征MOSFET的放大能力，如果我們考慮n溝MOSFET，可得：令材料參數(shù)設(shè)計(jì)參數(shù)工藝參數(shù)影響跨導(dǎo)的因素：83載流子遷移率小節(jié)內(nèi)容84電流-電壓關(guān)系——推導(dǎo)跨導(dǎo)：跨導(dǎo)是器件結(jié)構(gòu)、載流子遷移率和閾值電壓的函數(shù)。隨著器件溝道寬度的增加、溝道長(zhǎng)度的減小或氧化層厚度tox的減小，跨導(dǎo)都會(huì)增大。在MOSFET電路設(shè)計(jì)中，晶體管的尺寸，尤其是溝道寬度W，是一個(gè)重要的工程設(shè)計(jì)參數(shù)。襯底偏置效應(yīng)(1)以前討論中，襯底都是與源相連并接地的。在MOSFET電路中，源和襯底不一定是相同的電勢(shì)。≥0源到襯底的pn結(jié)必須反偏或零偏,因此Vsb總是大于或等于零。Vsb=Vs-Vb>0,即Vb更負(fù)（這樣才反偏）在溝道源端感應(yīng)出來(lái)的電子全跑掉了85N溝MOSFET所加電壓示意圖襯底偏置效應(yīng)(2)能帶圖襯底偏壓表面準(zhǔn)費(fèi)米能級(jí)反型條件耗盡層電荷不同襯偏電壓條件下的能帶圖：86襯底偏置效應(yīng)(3)：現(xiàn)象87反型層電子勢(shì)能比源端電子勢(shì)能高→電子更容易從反型層流到源區(qū)→達(dá)到反型所需的電子濃度需更高的柵壓；反型層-襯底之間的電勢(shì)差更大→表面耗盡層更寬、電荷更多→同樣?xùn)艍合路葱蛯与姾筛伲槐砻尜M(fèi)米能級(jí)更低→要達(dá)到強(qiáng)反型條件需要更大的表面勢(shì)。襯底偏置效應(yīng)(4)：閾值電壓負(fù)的耗盡層電荷更多需更大的正柵壓才能反型，且VSB越大，VT越大體效應(yīng)系數(shù)88當(dāng)VSb>0時(shí)，空間電荷密度的變化量為：為了能夠達(dá)到閾值條件，所加?xùn)艍罕仨氃龃?，閾值電壓改變量為：小?jié)內(nèi)容89襯底偏置效應(yīng)P阱更負(fù)，n管閾值上升N襯底更正，p管閾值更負(fù)此種類型偏置經(jīng)常做模擬用途。P351例3.11.10：計(jì)算由于源-襯底偏壓引起的閾值電壓的該變量。T=300K，Na=3×1016cm-3，tox=500埃，VSB=1V△VT=0.66V§5.1MOS場(chǎng)效應(yīng)晶體管基礎(chǔ)5.1.1雙端ＭＯＳ結(jié)構(gòu)5.1.2電容－電壓特性5.1.3ＭＯＳＦＥＴ基本工作原理5.1.4頻率限制特性5.1.5ＣＭＯＳ技術(shù)5.1.6小結(jié)在許多實(shí)際應(yīng)用中，MOSFET被用于線性放大電路。用MOSFET的小信號(hào)等效電路可以從數(shù)學(xué)上對(duì)電子電路進(jìn)行分析。等效電路包括產(chǎn)生頻率效應(yīng)的電容和電阻。小信號(hào)等效電路限制MOSFET頻率響應(yīng)的物理因素定義晶體管截止頻率并推導(dǎo)出其表達(dá)式。小信號(hào)等效電路MOSFET的小信號(hào)等效電路可由基本的MOSFET結(jié)構(gòu)示意圖推導(dǎo)出來(lái)。源極串聯(lián)電阻柵源交疊電容漏極串聯(lián)電阻柵漏交疊電容漏-襯底pn結(jié)電容柵源電容柵漏電容跨導(dǎo)寄生參數(shù)本征參數(shù)925.1.4頻率限制特性

完整的小信號(hào)等效電路共源n溝MOSFET小信號(hào)等效電路總的柵源電容總的柵漏電容與ID-VDS曲線的斜率有關(guān)93簡(jiǎn)化的小信號(hào)等效電路包含源電阻rs的簡(jiǎn)化共源n溝MOSFET低頻小信號(hào)等效電路串聯(lián)電阻rd和rs被忽略，只計(jì)rds；輸入柵極阻抗無(wú)限大94只計(jì)入本征參數(shù)簡(jiǎn)化的共源n溝MOSFET低頻小信號(hào)等效電路MOSFET頻率限制因素限制因素1：溝道載流子從源到漏運(yùn)動(dòng)需要時(shí)間溝道渡越時(shí)間通常不是主要頻率限制因素對(duì)SiMOSFET，飽和漂移速度95負(fù)載電阻輸入電流輸出電流忽略rs，rd，rds，Cds后的共源n溝道MOSFET等效小信號(hào)電路消去電壓變量VD96限制因素2：對(duì)柵電極或電容充電需要時(shí)間輸入柵電極的各電流相加，得密勒電容等效只計(jì)入本征參數(shù)器件飽和時(shí)，Cgd=0，寄生電容成為影響輸入阻抗的重要因素。97密勒電容的作用是將跨越輸入-輸出端的電容等效到了輸入端。截止頻率推導(dǎo)截止頻率：電流增益為1時(shí)的頻率。提高頻率特性：提高遷移率（100方向，工藝優(yōu)質(zhì)）；縮短L；減小寄生電容；增大跨導(dǎo)。98§5.1MOS場(chǎng)效應(yīng)晶體管基礎(chǔ)5.1.1雙端ＭＯＳ結(jié)構(gòu)5.1.2電容－電壓特性5.1.3ＭＯＳＦＥＴ基本工作原理5.1.4頻率限制特性5.1.5ＣＭＯＳ技術(shù)5.1.6小結(jié)5.1.5CMOS技術(shù)什么是CMOS？n溝MOSFETp溝MOSFET100CMOS（ComplementaryMOS，互補(bǔ)金屬氧化物半導(dǎo)體）使n溝MOSFET與p溝MOSFET取長(zhǎng)補(bǔ)短實(shí)現(xiàn)低功耗、全電平擺幅數(shù)字邏輯電路的首選工藝場(chǎng)氧（用作管間、互連-襯底間隔離）柵氧（用作MOS電容的介質(zhì)）通常接電路最低電位通常接電路最高電位CMOS工藝中：首先要有濃度很低的n型硅襯底，以容納p溝MOSFET；再在形成的p型擴(kuò)散區(qū)，即所謂的p阱中生成n溝MOSFET。（1）CMOS電路（2）器件結(jié)構(gòu)-V+V輸入輸出N型襯底輸出P阱+V-V輸入*問(wèn)題：閂鎖效應(yīng)（四層pnpn結(jié)構(gòu)中高電流、低電壓的情形）優(yōu)點(diǎn)：互補(bǔ)，一開(kāi)一關(guān)；電流小，功耗低；充放電回路短，速度快；線性好，溫漂小?！?.1MOS場(chǎng)效應(yīng)晶體管基礎(chǔ)5.1.1雙端ＭＯＳ結(jié)構(gòu)5.1.2電容－電壓特性5.1.3ＭＯＳＦＥＴ基本工作原理5.1.4頻率限制特性5.1.5ＣＭＯＳ技術(shù)5.1.6小結(jié)5.1.6小結(jié)

1103MOS電容是MOSFET的核心。隨表面勢(shì)的不同，半導(dǎo)體表面可以處于堆積、平帶、耗盡、本征、弱反型、強(qiáng)反型等狀態(tài)。MOSFET導(dǎo)通時(shí)工作在強(qiáng)反型狀態(tài)。柵壓、功函數(shù)差、氧化層電荷都會(huì)引起半導(dǎo)體表面能帶的彎曲或表面勢(shì)。表面處于平帶時(shí)的柵壓為平帶電壓，使表面處于強(qiáng)反型的柵壓為閾值電壓。閾值電壓與平帶電壓、半導(dǎo)體摻雜濃度、氧化層電荷、氧化層厚度等有關(guān)。C-V曲線常用于表征MOS電容的性質(zhì)，氧化層電荷使C-V曲線平移，界面陷阱使C-V曲線變緩。MOSFET根據(jù)柵壓的變化可以處于導(dǎo)通（強(qiáng)反型）或者截止?fàn)顟B(tài)，故可用作開(kāi)關(guān)；加在柵源上的信號(hào)電壓的微小變化可以引起漏源電流的較大變化，故可用作放大。5.1.6小結(jié)2104MOSFET可以分為n溝道、p溝道，增強(qiáng)型、耗盡型。對(duì)于不同類型的MOSFET，柵源電壓、漏源電壓、閾值電壓的極性不同。特性曲線和特性函數(shù)是描述MOSFET電流-電壓特性的主要方式?？鐚?dǎo)和截止頻率是表征MOSFET性質(zhì)的兩個(gè)最重要的參數(shù)。根據(jù)MOSFET的轉(zhuǎn)移特性（ID-VGS），可分為導(dǎo)通區(qū)和截止區(qū)；根據(jù)MOSFET的輸出特性（ID-VDS），可分為線性區(qū)、非飽和區(qū)和飽和區(qū)。影響MOSFET頻率特性的因素有柵電容充放電時(shí)間和載流子溝道渡越時(shí)間，通常前者是決定MOSFET截止頻率的主要限制因素。CMOS技術(shù)使n溝MOSFET和p溝MOSFET的優(yōu)勢(shì)互補(bǔ)，但可能存在閂鎖等不良效應(yīng)。§5.2MOSFET：概念的深入1055.2.1非理想效應(yīng)5.2.2MOSFET按比例縮小理論5.2.3閾值電壓的修正5.2.4附加電學(xué)特性5.2.5輻射和熱電子效應(yīng)*MOSFET的非理想效應(yīng)改變理想特性。非理想效應(yīng):亞閾值電導(dǎo)，溝道長(zhǎng)度調(diào)制，溝道遷移率的變化以及載流子速度飽和。5.2.1非理想效應(yīng)亞閾值電流:定義106亞閾值電流在理想電流－電壓關(guān)系中，當(dāng)柵源電壓小于或等于閾值電壓時(shí)漏電流為零。而在實(shí)驗(yàn)中，當(dāng)VGS≤VT時(shí)，ID并不為零。下圖是已經(jīng)推導(dǎo)出的理想特性與實(shí)驗(yàn)結(jié)果之間的對(duì)比示意圖。VGS≤VT時(shí)的漏電流稱為亞閾值電流。亞閾值電流:比較施加小的漏電壓時(shí)，n溝道MOSFET溝道表面勢(shì)示意圖堆積狀態(tài)：勢(shì)壘很高→電子無(wú)法躍過(guò)→無(wú)法形成表面電流弱反型狀態(tài)：勢(shì)壘較低→電子有一定的幾率越過(guò)勢(shì)壘→形成亞閾值電流強(qiáng)反型狀態(tài)：勢(shì)壘極低→大量電子越過(guò)勢(shì)壘→形成溝道電流107亞閾值電流:電壓特性IDsub-VDS曲線的斜率是半導(dǎo)體摻雜濃度和界面態(tài)密度的函數(shù)?？赏ㄟ^(guò)對(duì)曲線斜率的測(cè)量來(lái)實(shí)驗(yàn)確定氧化層-半導(dǎo)體界面態(tài)密度。108溝道長(zhǎng)度調(diào)制效應(yīng):機(jī)理109MOSFET偏置在飽和區(qū)→漏端耗盡區(qū)橫向延伸進(jìn)入溝道→減小有效溝道長(zhǎng)度。因?yàn)楹谋M區(qū)寬度與偏置有關(guān)，所以有效溝道長(zhǎng)度也與偏置有關(guān)，且受漏－源電壓調(diào)制。n溝MOSFET的溝道長(zhǎng)度調(diào)制效應(yīng)。溝道長(zhǎng)度調(diào)制效應(yīng):影響因素ID的實(shí)測(cè)值高于理論值在飽和區(qū)，實(shí)測(cè)ID隨VDS增加而緩慢增加110顯示溝道效應(yīng)的MOSFETI-V特性曲線遷移率變化

表面散射111遷移率變化:Si的情形（104V/cm)低場(chǎng)：遷移率不隨E而變高場(chǎng)：遷移率隨E增加而下降強(qiáng)場(chǎng)：遷移率與E成反比112遷移率變化:GaAs、InP的情形（104V/cm)與Si相比，GaAs、InP的特點(diǎn)：存在漂移速度峰值遷移率大存在負(fù)微分遷移率區(qū)飽和漂移速度小113速度飽和在高場(chǎng)下，遷移率不再是常數(shù)，隨著VD的增加，載流子趨于飽和，表現(xiàn)為電流增加，然后達(dá)到飽和。此時(shí)的飽和機(jī)理與恒定遷移率不同，在夾斷之前發(fā)生。5.2.1非理想效應(yīng)

彈道輸運(yùn)115非彈道輸運(yùn)MOSFET溝道長(zhǎng)度L>0.1μm，大于散射平均自由程；載流子從源到漏運(yùn)動(dòng)需經(jīng)過(guò)多次散射；載流子運(yùn)動(dòng)速度用平均漂移速度表征；彈道輸運(yùn)MOSFET溝道長(zhǎng)度小于散射平均自由程，溝道載流子不再受到散射，不會(huì)因?yàn)樯⑸涠У魪碾妶?chǎng)獲得的能量，其速度可以比飽和速度高很多；載流子從源到漏運(yùn)動(dòng)大部分沒(méi)有一次碰撞-彈道輸運(yùn)；器件的電流和跨導(dǎo)都比速度飽和時(shí)高，這也是不斷縮小器件尺寸的動(dòng)力；高速器件、納米器件；§5.2MOSFET：概念的深入1165.2.1非理想效應(yīng)5.2.2MOSFET按比例縮小理論5.2.3閾值電壓的修正5.2.4附加電學(xué)特性5.2.5輻射和熱電子效應(yīng)*5.2.2按比例縮小為什么要縮小MOSFET尺寸?提高集成度：同樣功能所需芯片面積更小提升功能：同樣面積可實(shí)現(xiàn)更多功能降低成本：?jiǎn)喂艹杀窘档透纳菩阅埽核俣燃涌?，單位功耗降低若尺寸縮小30％，則柵延遲減少30％，工作頻率增加43％單位面積的晶體管數(shù)目加倍每次切換所需能量減少65％，節(jié)省功耗50％117118恒定電場(chǎng)按比例縮小(FullScaling)

尺寸與電壓按同樣比例縮小;電場(chǎng)強(qiáng)度保持不變;最為理想，但難以實(shí)現(xiàn)（因?yàn)槟承┍菊髌骷妷喝绻璧慕麕挾取?nèi)建結(jié)電勢(shì)等是材料參數(shù)，不能縮小）.縮小方式恒壓按比例縮小(FixedVoltageScaling)尺寸按比例縮小，電壓保持不變;電場(chǎng)強(qiáng)度隨尺寸的縮小而增加，強(qiáng)場(chǎng)效應(yīng)加重.全部按比例縮小(GeneralScaling)尺寸和電場(chǎng)按不同的比例因子縮小迄今為止的實(shí)際做法器件尺寸和電壓等比例縮?。浑妶?chǎng)（水平和垂直）保持不變。（a）初始NMOS晶體管（b）縮小后的NMOS晶體管漏極耗盡區(qū)寬度單位溝道寬度漏電流完全按比例縮?。ê愣妶?chǎng)按比例縮?。┖愣妶?chǎng)按比例縮小:結(jié)果120帶′的是縮小過(guò)的參數(shù)，不帶的是縮小前的參數(shù)。溝道長(zhǎng)度從L縮小到kL。為保持恒定電場(chǎng)，漏電壓必須從VD縮小到kVD最大柵壓從VG縮小到kVG，以使柵壓和漏壓相匹配。為了保持恒定的垂直電場(chǎng)，氧化層厚度必須從tox縮小到ktox。121器件的按比例縮小原理及其對(duì)電路參數(shù)的影響器件尺寸縮?。浑妶?chǎng)和功率密度不變。器件電流、電壓和功耗縮?。黄骷憫?yīng)速度提高。閾值電壓――第一近似在恒定電場(chǎng)按比例縮小中，器件的電壓按照比例因子k減小。那么閾值電壓看起來(lái)也應(yīng)該按照同樣的比例因子減小。閾值電壓（NMOS）最大耗盡區(qū)電荷閾值電壓不按比例因子縮小平帶電壓不按比例因子縮小全部按比例縮小(GeneralScaling)恒定電場(chǎng)按比例縮小的問(wèn)題：閾值電壓不按比例因子縮小亞閾值電流不按比例因子縮小外加電壓將降低提高電場(chǎng)帶來(lái)的問(wèn)題：功率密度增大溫度升高，可靠性降低氧化層的絕緣性下降（擊穿、隧穿、熱電子效應(yīng)）解決辦法：增加電場(chǎng)，提高電壓解決辦法：全部按比例縮小§5.2MOSFET：概念的深入1245.2.1非理想效應(yīng)5.2.2MOSFET按比例縮小理論5.2.3閾值電壓的修正5.2.4附加電學(xué)特性5.2.5輻射和熱電子效應(yīng)*5.2.3閾值電壓修正當(dāng)器件尺寸縮小時(shí)，一些附加效應(yīng)會(huì)對(duì)閾值電壓產(chǎn)生影響。溝道長(zhǎng)度的減小會(huì)增大MOSFET的跨導(dǎo)以及頻率響應(yīng)，溝道寬度的減小會(huì)增大集成電路的集成度。溝道長(zhǎng)度和溝道寬度同時(shí)減小或其一減小都將影響閾值電壓。短溝道效應(yīng)長(zhǎng)溝道器件—耗盡區(qū)電荷全部受柵壓控制短溝道器件—受柵壓控制的電荷減少受柵壓控制的電荷減少將導(dǎo)致閾值電壓的變化窄溝道效應(yīng)溝道邊緣有受柵壓控制的附加電荷區(qū)附加的空間電荷將導(dǎo)致閾值電壓的變化修正因子VT與L、W的相關(guān)性漏、源區(qū)擴(kuò)散結(jié)深rj表面空間電荷區(qū)厚度xdTn溝道MOSFET短溝道長(zhǎng)溝道n溝道MOSFET窄溝道寬溝道128VT隨L的變化:表面空間電荷短溝道效應(yīng)129VT隨W的變化:關(guān)系曲線130閾值電壓調(diào)制方法a)離子注入溝道區(qū)控制摻雜濃度，可調(diào)整閾值電壓b)改變氧化層厚度，可調(diào)整閾值電壓c)襯底偏壓會(huì)影響閾值電壓d)選擇適當(dāng)?shù)臇艠O材料調(diào)整功函數(shù)差進(jìn)行硼離子注入，控制劑量峰值在SiO2--Si界面，使VT增加。氧化層厚度增加，n溝MOSFET的閾值電壓更大，p溝更負(fù)。襯源之間反偏，耗盡區(qū)加寬，必須提高閾值電壓達(dá)到反型?！?.2MOSFET：概念的深入1325.2.1非理想效應(yīng)5.2.2MOSFET按比例縮小理論5.2.3閾值電壓的修正5.2.4擊穿特性5.2.5輻射和熱電子效應(yīng)*柵氧化層擊穿溝道雪崩擊穿寄生晶體管擊穿漏源穿通效應(yīng)場(chǎng)效應(yīng)晶體管的擊穿：5.2.4擊穿特性

MOSFET主要擊穿機(jī)制MOSFET主要擊穿機(jī)制。134漏源擊穿BVDS：漏pn結(jié)擊穿，與VDS、VGS均有關(guān)柵源擊穿BVGS：柵氧化層擊穿，只與VGS有關(guān)柵氧化層擊穿：假設(shè)氧化層是理想絕緣體。如果氧化層中的電場(chǎng)變得足夠大，擊穿就會(huì)發(fā)生，這將導(dǎo)致器件的崩潰。在二氧化硅中，擊穿時(shí)的電場(chǎng)為6×106V/cm左右。此擊穿場(chǎng)強(qiáng)比硅中的大，但是柵氧化層還是很薄。當(dāng)氧化層厚度為500?時(shí)，大約30伏特的柵壓可以造成擊穿。但是，通常的安全邊界值為3，因此，tox＝500?時(shí)的最大安全柵壓為10伏特。因?yàn)樵谘趸瘜又锌赡艽嬖谌毕?，從而降低擊穿?chǎng)強(qiáng)，所以安全的邊界值是必要的。除了在功率器件和極薄氧化層器件中，氧化層擊穿通常不是很重要的問(wèn)題。溝道雪崩倍增效應(yīng):漏極附近的空間電荷區(qū)離化可以造成雪崩擊穿發(fā)自S端的載流子（形成電流IS）受溝道電場(chǎng)的加速在D端附近發(fā)生雪崩倍增，產(chǎn)生的電子被漏極收集（加入ID），產(chǎn)生的空穴注入襯底（產(chǎn)生Isub）雪崩倍增形成條件：短溝道：L越短，溝道電場(chǎng)越強(qiáng)

n溝道：空穴的碰撞電離率小于電子，產(chǎn)生雪崩倍增的臨界電場(chǎng)強(qiáng)度大于電子。1365.2.4擊穿特性漏pn結(jié)擊穿137漏結(jié)中電場(chǎng)的彎曲效應(yīng)N+漏極可能是一個(gè)相當(dāng)淺的擴(kuò)散區(qū)并發(fā)生彎曲，耗盡區(qū)的電場(chǎng)在彎曲處有集中的趨向，從而降低擊穿電壓。138寄生晶體管擊穿：

S形擊穿。這種擊穿是由于二級(jí)效應(yīng)而產(chǎn)生的。等效電路示意圖圖中的n溝增強(qiáng)型MOSFET的幾何圖形表明了源極和襯底接地。n（源）－p（襯底）－n（漏）結(jié)構(gòu)形成了一個(gè)寄生雙極晶體管。源漏穿通效應(yīng)漏源穿通效應(yīng)是指漏－襯底空間電荷區(qū)完全經(jīng)過(guò)溝道區(qū)延展到源－襯底空間電荷區(qū)。此時(shí)，空間電荷區(qū)交接，源、漏之間的勢(shì)壘完全消失，可能存在較大的漏電流。139漏電流會(huì)在真正穿通條件到達(dá)之前就很快增大，這個(gè)特性稱為準(zhǔn)穿通條件。N溝MOSFET當(dāng)VGS<VT且漏源電壓相對(duì)較小時(shí)的理想能帶圖。較高的勢(shì)壘會(huì)阻止漏源之間的電流。140漏極附近的空間電荷區(qū)開(kāi)始和源極的空間電荷區(qū)發(fā)生相互作用，而且勢(shì)壘高度降低。由于電流為勢(shì)壘高度的指數(shù)函數(shù)，因此一旦準(zhǔn)穿通條件得到滿足，電流就會(huì)很快增大。源漏穿通效應(yīng)施加了一個(gè)相對(duì)較大的漏極電壓時(shí)的能帶圖輕摻雜漏晶體管結(jié)擊穿電壓是最大電場(chǎng)強(qiáng)度的函數(shù)。隨著溝道長(zhǎng)度的變小，偏置電壓