天津科技大學(xué)數(shù)字邏輯ppt-數(shù)字6

本章教學(xué)重點：時序邏輯電路的分析方法和設(shè)計方法SequentialLogicCircuit第六章時序邏輯電路第六章時序邏輯電路一、定義（特點）6.1概述任意時刻的輸出信號不僅取決于當(dāng)時的輸入信號，而且還取決于電路原來的狀態(tài)，即與以前的輸入有關(guān)。具備這種邏輯功能特點的電路叫時序邏輯電路二、時序邏輯電路的組成時序電路輸入內(nèi)部輸入存儲電路輸入存儲電路輸出激勵或驅(qū)動內(nèi)部輸出時序電路輸出時序電路包含有組合電路和存儲電路，存儲電路必不可少

,存儲電路的輸出狀態(tài)必須反饋到組合電路的輸入端，與輸入信號一起決定電路的輸出。狀態(tài)Yi=Fi[X,Q]Zk=Gk[X,Q]Ql*=Hl[Z,Q]輸出方程驅(qū)動方程狀態(tài)方程描述各信號之間邏輯關(guān)系的方程：三、時序邏輯電路的分類1.按時鐘信號分類：（1）同步時序電路：所有觸發(fā)器狀態(tài)的改變受同一個時鐘脈沖控制，即電路在統(tǒng)一時鐘控制下，同步改變狀態(tài)。（2）異步時序電路：無統(tǒng)一的時鐘脈沖使整個系統(tǒng)的工作同步。2.根據(jù)輸出信號的特點分類：（1）

米利(Mealy)型時序電路：（2）穆爾(Moore)型時序電路：輸出信號取決于輸入變量和存儲電路的狀態(tài)輸出信號僅取決于存儲電路的狀態(tài)6.2同步時序電路的分析方法

ClockedSynchronousCircuitAnalysisMethods一、同步時序電路的分析分析一個時序電路，就是要找出給定時序電路的邏輯功能。具體說，就是要求找出電路的狀態(tài)和輸出的狀態(tài)在輸入變量和時鐘作用下的變化規(guī)律。同步時序電路的分析步驟：1.由電路圖寫出輸出方程和驅(qū)動方程(組)2.把驅(qū)動方程(組)代入相應(yīng)觸發(fā)器的特性方程，得出每個觸發(fā)器的狀態(tài)方程3.將任何一組輸入變量及電路現(xiàn)態(tài)的取值代入狀態(tài)方程(組)和輸出方程，可算出電路的次態(tài)和現(xiàn)態(tài)下的輸出值，從而得到完整的狀態(tài)轉(zhuǎn)換表4.將狀態(tài)轉(zhuǎn)換表轉(zhuǎn)化為狀態(tài)轉(zhuǎn)換圖通過狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖確定電路的邏輯功能6.如有需要，還要畫出電路的時序圖例：試分析下圖時序電路的邏輯功能，寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，說明電路能否自啟動。二、同步時序電路的分析舉例：1.Moore型時序電路解：①由電路圖寫出輸出方程和驅(qū)動方程(組)輸出方程:Y=Q3解：①由電路圖寫出輸出方程和驅(qū)動方程(組)輸出方程:Y=Q3驅(qū)動方程：J1=K1=Q3’J2=K2=Q1J3=Q1Q2K3=Q3②得狀態(tài)方程(組)JK:Q*=JQ’+K’Q輸出方程:Y=Q3驅(qū)動方程：J1=K1=Q3’J2=K2=Q1J3=Q1Q2K3=Q3②得狀態(tài)方程(組)JK:Q*=JQ’+K’QQ1*=Q3’Q1’+Q3Q1=Q3☉Q1Q2*=Q1Q2’

+Q1’Q2=Q1⊕Q2Q3*=Q1Q2Q3’

+Q3’Q3=Q1Q2Q3’③得出完整的狀態(tài)轉(zhuǎn)換表設(shè)電路初態(tài)為Q3Q2Q1=000CLK順序Q3Q2Q1Y012345010101000010000100110000110000101110101100101011110010④得出狀態(tài)轉(zhuǎn)換圖CLK順序Q3Q2Q1Y012345000001010011100000000010011010111001110010100111100110Q3Q2Q1/Y000001010011100101110111/0/0/0/0/1/1/1/1⑤確定電路的邏輯功能該電路是一個五進(jìn)制計數(shù)器，Y端的輸出是進(jìn)位脈沖該電路能自啟動

⑥畫出電路的時序圖Y=AQ1’Q22.Mealy型時序電路例：試分析下圖時序電路的邏輯功能，寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖。A為輸入變量。解：①由電路圖寫出輸出方程和驅(qū)動方程(組)驅(qū)動方程：D1=AQ2’輸出方程:D2=A(Q1’Q2’)’=A(Q1+Q2)②得狀態(tài)方程(組)D:Q*=DQ1*=AQ2’Q2*=A(Q1+Q2)③得狀態(tài)轉(zhuǎn)換表A/YQ2Q1Q2*Q1*000101101100/000/000/000/001/011/010/110/0④得狀態(tài)轉(zhuǎn)換圖Q2Q1A/Y001/0011/0111/0101/10/00/00/00/0Y=AQ1’Q2驅(qū)動方程：D1=AQ2’輸出方程:D2=A(Q1’Q2’)’=A(Q1+Q2)A/YQ2Q1Q2*Q1*000101101100/000/000/000/001/011/010/110/0④得狀態(tài)轉(zhuǎn)換圖Q2Q1A/Y⑤確定電路的邏輯功能該電路是一個串行數(shù)據(jù)檢測器，當(dāng)連續(xù)輸入三個或三個以上的“1”時，輸出Y為“1”。001/0011/0111/0101/10/00/00/00/0異步時序電路6.3若干常用的時序電路6.3.1寄存器Registers用于暫時存放二進(jìn)制代碼的邏輯器件稱為寄存器寄存器按功能分為并行寄存器和移位寄存器①并行寄存器(鎖存器)

：②移位寄存器：在脈沖作用下，只能實現(xiàn)數(shù)據(jù)的并行接收，存儲和傳送。既能存儲代碼又能使代碼移動的電路。

74HC175邏輯圖?74LS75邏輯圖一、并行寄存器二、移位寄存器移位脈沖串行輸入串行輸出并行輸出CP的順序輸入DIQ0Q1Q2Q30123400000110000010011101011011000010101101101寄存器里存儲的代碼能在移位脈沖的作用下依次右移右移位寄存器

移位寄存器除了具有存儲代碼的功能外，還能實現(xiàn)數(shù)據(jù)的串行和并行之間的轉(zhuǎn)換器件實例：74LS194，左/右移，并行輸入，

保持，異步置零等功能?74LS194A邏輯圖四位雙向移位寄存器Di’Qi*=(S1’S0)Qi-1+(S1S0)Di+(S1S0’)Qi+1+(S1’S0’)

Qi右移位輸入端左移位輸入端RD’S1S0Qi*功能××0清零001Qi保持Qi-1右移74LS194A

功能表0011011Qi+1左移Di并行輸入74LS194A邏輯框圖例：用兩片74LS194A擴(kuò)展成一個八位雙向移位寄存器CLKS1S0并行數(shù)據(jù)輸入并行數(shù)據(jù)輸出右移串行輸入左移串行輸入RD’例：分析下圖電路的邏輯功能，并指出t4時刻以后輸出Y與兩組并行輸入的二進(jìn)制數(shù)M、N在數(shù)值上的關(guān)系。假定M、N的狀態(tài)始終不變。數(shù)據(jù)輸入右移M右移M右移t1時刻：Y=M+Nt2時刻：Y=2M+2Nt3時刻：Y=4M+2Nt4時刻：Y=8M+2N6.3.2計數(shù)器Counters計數(shù)器的定義：能夠?qū)崿F(xiàn)對脈沖計數(shù)的電路。計數(shù)器上是一個多穩(wěn)態(tài)的時序邏輯電路，利用其相應(yīng)的穩(wěn)態(tài)實現(xiàn)對輸入脈沖個數(shù)的記憶。計數(shù)器所具有的穩(wěn)態(tài)數(shù)稱為計數(shù)器的?；蚍Q為計數(shù)容量。幾乎所有較為復(fù)雜的數(shù)字設(shè)備都要用到計數(shù)器。計數(shù)器的功能計數(shù)器除了用于計數(shù)外，還可以用于分頻、定時、產(chǎn)生節(jié)拍脈沖和脈沖序列以及進(jìn)行字運算等。計數(shù)器的分類：1.按觸發(fā)器動作分類：同步計數(shù)器（并行計數(shù)器）Ripplecounters異步計數(shù)器（串行計數(shù)器）Synchronouscounters2.按數(shù)字增減分類：加法計數(shù)器：減法計數(shù)器：可逆計數(shù)器：3.按數(shù)字編碼方式分類：二進(jìn)制計數(shù)器、二—十進(jìn)制計數(shù)器、循環(huán)碼計數(shù)器當(dāng)時鐘脈沖輸入時,觸發(fā)器的翻轉(zhuǎn)是同時發(fā)生的。觸發(fā)器的翻轉(zhuǎn)有先有后隨計數(shù)脈沖的不斷輸入而作遞增計數(shù)隨計數(shù)脈沖的不斷輸入而作遞減計數(shù)可遞增又可遞減1.同步二進(jìn)制計數(shù)器一、同步計數(shù)器同步二進(jìn)制加法計數(shù)器11011+1110、0、1在一個多位二進(jìn)制數(shù)的末尾加1時，若其中第i位以下各位皆為1時，則第i位應(yīng)改變狀態(tài)。若用T觸發(fā)器構(gòu)成計數(shù)器，則第i

位的輸入端應(yīng)為Ti=Qi-1Qi-2······

Q1Q0T0=1驅(qū)動方程：T0=1T1=Q0T2=Q0Q1T3=Q0Q1Q2輸出方程:C=Q0Q1Q2Q3Q*=TQ’+T’QQ2*=Q0Q1Q2’+(Q0Q1)’Q2Q3*=Q0Q1Q2Q3’

+(Q0Q1Q2)’Q3CLK順序電路狀態(tài)等效十進(jìn)制數(shù)CQ3Q2Q1Q0012345678910111213141516000000010010001101000101011001111000100110101011110011011110111100000123456789101112131415000000000000000010狀態(tài)方程Q0*=Q0’Q1*=Q0Q1’

+Q0’Q1計數(shù)器也叫分頻器4位同步二進(jìn)制計數(shù)器74161邏輯圖

Ki=(LD·Di)’·[LD+(EP·ET)·Qi-1·Qi-2···Q0]若LD’=0即LD=1，

Ji=(LD·(LD·Di)’)’·[LD+(EP·ET)·Qi-1·Qi-2···Q0]

Ki=Di’

Ji=DiQi*=Di當(dāng)RD’=0時，Qi*=0當(dāng)RD’=1時，清零預(yù)置數(shù)同步當(dāng)RD’=LD’=1時，74LS161

功能表

Ki=(LD·Di)’·[LD+(EP·ET)·Qi-1·Qi-2···Q0]

Ji=(LD·(LD·Di)’)’·[LD+(EP·ET)·Qi-1·Qi-2···Q0]

Ki=(EP·ET)·Qi-1·Qi-2···Q0

Ji=(EP·ET)·Qi-1·Qi-2···Q0RD’功能EP

ETLD’CLKC=ET·Q0·Q1·Q2·Q3

清零保持01計數(shù)保持(C=0)1××××00××預(yù)置數(shù)11×011×當(dāng)EP=ET=1時，

Ki=Qi-1·Qi-2···Q0

Ji=Qi-1·Qi-2···Q0即Ti=Qi-1·Qi-2···Q0同步二進(jìn)制減法計數(shù)器10100–1101、1、0在一個多位二進(jìn)制數(shù)的末尾減1時，若其中第i

位以下各位皆為0時，則第i

位應(yīng)改變狀態(tài)；若用T觸發(fā)器構(gòu)成計數(shù)器，則第i

位的輸入端應(yīng)為Ti=Qi-1’Qi-2’······

Q1’Q0’T0=1只要第i

位以下有一位是1，則第i

位保持原態(tài)。CLK順序電路狀態(tài)等效十進(jìn)制數(shù)BQ3Q2Q1Q00123456789101112131415160000111111101101110010111010100110000111011001010100001100100001

00000151413121110987654321010000000000000000同步二進(jìn)制加/減法計數(shù)器單時鐘同步十六進(jìn)制加/減計數(shù)器74LS191SD’=(Di

·LD)’RD’=((Di·LD)’·LD)’當(dāng)LD’=0即LD=1時SD’=Di’

RD’=Di異步預(yù)置數(shù)當(dāng)LD’=1即LD=0時SD’=1

RD’=1預(yù)置數(shù)無效1000若S’=1Ti=0保持T0=1T1=(U’/D)’Q0+(U’/D)Q0’T2=(U’/D)’(Q0Q1)+(U’/D)(Q0’Q1’)T3=(U’/D)’(Q0Q1Q2)+(U’/D)(Q0’Q1’Q2’)1×S’保持×1×預(yù)置數(shù)×0×功能U’/DLD’CLKI74LS191

功能表0101加計數(shù)減計數(shù)雙時鐘同步十六進(jìn)制可逆計數(shù)器74LS1932、同步十進(jìn)制計數(shù)器同步十進(jìn)制加法計數(shù)器CLK順序電路狀態(tài)等效十進(jìn)制數(shù)CQ3Q2Q1Q001234567891000000001001000110100010101100111100010010000012345678900000000001001210101011011010116010012110011010100121340100121110111100101415201074160功能同74161十進(jìn)制二進(jìn)制同步十進(jìn)制減法計數(shù)器CLK順序電路狀態(tài)等效十進(jìn)制數(shù)BQ3Q2Q1Q00123456789100000100110000111011001010100001100100001000009876543210100000000000123456111111101101110010111010100115141312111090000000將十進(jìn)制加法計數(shù)器和減法計數(shù)器合并組成單時鐘同步十進(jìn)制加/減計數(shù)器74LS190。其功能同74LS191。1.異步二進(jìn)制計數(shù)器二、異步計數(shù)器異步二進(jìn)制加法計數(shù)器tpdCLK1tpdtpdCLK2000100010110001101011111000異步二進(jìn)制減法計數(shù)器2、異步十進(jìn)制計數(shù)器000010000100110000101010011011100001100100000101000000二–五–十進(jìn)制異步計數(shù)器74LS290當(dāng)S91=S92=1時若從CLK0輸入計數(shù)脈沖，計數(shù)器被置9當(dāng)R01=R02=1時，計數(shù)器被清零當(dāng)置9和清零都無效時,Q0輸出,二進(jìn)制計數(shù)器若從CLK1輸入計數(shù)脈沖,Q3Q2Q1輸出,五進(jìn)制計數(shù)器若從CLK0輸入計數(shù)脈沖,CLK1接Q0,Q3Q2Q1Q0輸出十進(jìn)制計數(shù)器三、任意進(jìn)制計數(shù)器的構(gòu)成方法N進(jìn)制計數(shù)器M進(jìn)制計數(shù)器1、M<N的情況狀態(tài)跳越：復(fù)位法和置位法復(fù)位法MRD’=010進(jìn)制6進(jìn)制1CLK計數(shù)輸入1Y進(jìn)位輸出0000000100100011010001010111/0/0/0/0/10110/1/1/1/110001001/0/010101011/0/01100110111111110/1/1/1/1置位法MLD’=010進(jìn)制6進(jìn)制1CLK計數(shù)輸入1Y進(jìn)位輸出N-M個狀態(tài)

同步LD’=0

異步1CLK計數(shù)輸入1Y進(jìn)位輸出11CLK計數(shù)輸入1Y進(jìn)位輸出12、M>N的情況a.M為合數(shù)，M=N1×N2用74160構(gòu)成100進(jìn)制計數(shù)器1CLK計數(shù)輸入11Y并行進(jìn)位方式1CLK計數(shù)輸入11Y1串行進(jìn)位方式M=56=N1×N2=7×8用74160構(gòu)成56進(jìn)制計數(shù)器1CLK計數(shù)輸入11Y11b.M為質(zhì)數(shù)用74160構(gòu)成83進(jìn)制計數(shù)器1CLK11Y整體復(fù)位方式1CLK11Y整體置位方式11四、移位寄存器型計數(shù)器1、環(huán)型計數(shù)器有效循環(huán)無效循環(huán)2、扭環(huán)行計數(shù)器P0’P1’P2’P3’P4’P5’P6’P7’順

序

脈

沖

發(fā)

生

器序列脈沖發(fā)生器發(fā)生的序列：000101116.3同步時序電路的設(shè)計方法

ClockedSynchronousCircuitDesignMethods一、同步時序電路的設(shè)計原則：最簡原則1.SSI:用小規(guī)模集成電路即觸發(fā)器和門電路實現(xiàn)2.MSI:用中規(guī)模集成電路實現(xiàn):所用器件數(shù)量最少，器件種類最少，器件之間的相互連線最少。二、同步時序電路的設(shè)計步驟：2.將電路的狀態(tài)順序編號，畫出電路的狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖。1.進(jìn)行邏輯抽象。確定輸入、輸出變量并賦值；確定電路的狀態(tài)數(shù)并定義每個狀態(tài)的含義。等價狀態(tài)：若電路的兩個狀態(tài)在相同的輸入下轉(zhuǎn)換到同一個次態(tài)，且輸出相同，則這兩個狀態(tài)叫等價狀態(tài)。4.選定觸發(fā)器的數(shù)目n，進(jìn)行狀態(tài)分配。狀態(tài)數(shù)M5.選定觸發(fā)器的類型，求出電路的狀態(tài)方程、輸出方程和驅(qū)動方程(組)2n≥≥2n-16.畫出電路的邏輯圖7.檢驗電路的功能以及能否自啟動3.合并等價狀態(tài)，進(jìn)行狀態(tài)化簡。例：試設(shè)計一個帶有進(jìn)位輸出端的十三進(jìn)制計數(shù)器。解：

進(jìn)行邏輯抽象無輸入邏輯變量，進(jìn)位輸出變量設(shè)為C確定電路的狀態(tài)數(shù)有十三個，分別用S0、S1、…S12表示規(guī)定當(dāng)有進(jìn)位時C=1，無進(jìn)位時C=0得狀態(tài)轉(zhuǎn)換圖S0

S1

S2

S3

S4

S5

S6S7

S8

S9

S10

S11

S12

/0/0/0/0/0/0/0/0/0/0/0/0/1狀態(tài)化簡狀態(tài)分配2n≥M≥2n-1取n=4狀態(tài)分配：狀態(tài)分配：取自然二進(jìn)制數(shù)的0000～1100作為S0～

S12的編碼得到狀態(tài)編碼表狀態(tài)變化順序狀態(tài)編碼輸出C等效十進(jìn)制數(shù)Q3Q2Q1Q0S0S1S2S3S4S5S6S7S8S9S10S11S12001101000101011001111000100110101011110000000001001000000000000034567891011121012S00000005.求出電路的狀態(tài)方程、輸出方程和驅(qū)動方程(組)先求出次態(tài)邏輯函數(shù)和輸出的卡諾圖狀態(tài)編碼表：狀態(tài)變化順序狀態(tài)編碼輸出C等效十進(jìn)制數(shù)Q3Q2Q1Q0S0S1S2S3S4S5S6S7S8S9S10S11S12001101000101011001111000100110101011110000000001001000000000000034567891011121012S0000000先求出次態(tài)邏輯函數(shù)和輸出的卡諾圖Q3Q2Q1Q00001111000011110Q3*Q2*Q1*Q0*

/C0001/00010/00100/00011/00101/00110/01000/00111/00000/11001/01010/01100/01011/0XXXX/XXXXX/XXXXX/XQ3Q2Q1Q00001111000011110Q3*Q2*Q1*Q0*

/C0001/00010/00100/00011/00101/00110/01000/00111/00000/11001/01010/01100/01011/0XXXX/XXXXX/XXXXX/X0001111000011110Q3Q2Q1Q0Q3*000000100XXX11110001111000011110Q3Q2Q1