基于CPLD的CMI編解碼電路的設(shè)計(jì)與實(shí)現(xiàn)

第32卷第1期2010年2月武漢理工大學(xué)學(xué)報(bào)?信息與管理工程版JOURNALOFWUT(INFORMATION&MANAGEMENTENGINEERINGVol.32No.1Feb.2010文章編號:1007-144X(201001-0008-04文獻(xiàn)標(biāo)志碼:A基于CPLD的CMI編解碼電路的設(shè)計(jì)與實(shí)現(xiàn)陳適,綦曉華(武漢理工大學(xué)信息工程學(xué)院,湖北武漢430070摘要:數(shù)字通信過程中,。求,介紹了CMI碼的編解碼原理,M,給出了基于QuartusII有一定的參考作用。關(guān)鍵詞:CMI碼;.DOI:10.3963/j.issn.1007-144X.2010.01.003收稿日期:2009-08-19.作者簡介:陳適(1964-,男,湖北武漢人,武漢理工大學(xué)信息工程學(xué)院副教授.數(shù)字光纖通信與數(shù)字電纜通信一樣,在其傳輸信道中,通常不直接傳送終端機(jī)(如PCM終端機(jī)輸出的數(shù)字信號,而需要經(jīng)過碼型變換,使之變換為適合于傳輸信道傳輸?shù)拇a型,稱之為線路碼型。圖1為數(shù)字光纖通信系統(tǒng)的原理框圖[1]。圖1數(shù)字光纖通信系統(tǒng)原理框圖在數(shù)字光纖通信中由于光源不可能發(fā)射負(fù)的光脈沖,只能采用“0”、“1”二電平碼。但簡單的二電平碼的直流基線會(huì)隨著信息流中“0”、“1”的不同組合情況而隨機(jī)起伏,而直流基線的起伏對接收端判決不利,因此需要進(jìn)行線路編碼以適應(yīng)光纖線路傳輸?shù)囊蟆CITT建議的標(biāo)準(zhǔn)數(shù)字接口的使用碼型為HDB3碼和CMI碼[2],其中CMI碼屬于二電平的不歸零(NRZ的1B2B碼型,具有以下的優(yōu)點(diǎn):(1不出現(xiàn)連續(xù)4個(gè)以上的“0”碼或“1”碼,易于定時(shí)提取。(2電路簡單,易于實(shí)現(xiàn)。(3有一定的糾錯(cuò)能力。當(dāng)編碼規(guī)則被破壞后,即意味著誤碼產(chǎn)生,便于中繼監(jiān)測。(4有恒定的直流分量,且低頻分量小,頻帶較寬。(5傳輸速率為編碼前的2倍,適用于低速率的光纖傳輸系統(tǒng)。1CMI碼的編碼原理CMI(codedmarkinversion碼也稱傳號反轉(zhuǎn)碼,以交替地用正電平或負(fù)電平表示“1”,用固定相位的一個(gè)周期的方波表示“0”,這種碼的直流分量趨于零或等于零,很容易提取位定時(shí)信號,具有良好的檢錯(cuò)能力。由于CMI碼型變換是把原來的1位“1”或“0”用兩位碼表示,因此又稱這種碼型為1B2B碼(1位二元信息,2位二元碼元,有時(shí)也稱數(shù)字雙相碼為1B2B碼。數(shù)字光纖通信傳輸信道中,對于低速率系統(tǒng)采用CMI碼,即“1”碼交替地用“00”和“11”表示,而“0”碼則固定用“01”表示。由于CMI碼編解碼電路簡單,容易實(shí)現(xiàn),因此,在高次群脈沖編碼調(diào)制終端設(shè)備中廣泛用作接口碼型,在速率低于8.448kb/s的光纖數(shù)字傳輸系統(tǒng)中也被建議作為線路傳輸碼型。2設(shè)計(jì)實(shí)現(xiàn)的開發(fā)軟件及器件Altera公司的QuartusII軟件開發(fā)平臺(tái)能滿足各種特定設(shè)計(jì)的需要,是FPGA/CPLD開發(fā)集成環(huán)境,也是單芯片可編程系統(tǒng)(SOPC設(shè)計(jì)的綜合性環(huán)境。QuartusII支持原理圖輸入設(shè)計(jì)方式,也支持VHDL、Verilog-HDL文本輸入設(shè)計(jì)方式?；赒uartusII軟件開發(fā)平臺(tái)設(shè)計(jì)的基本流程如圖2所示[3]。圖2QuartusII設(shè)計(jì)基本流程圖復(fù)雜可編程邏輯器件(complexprogrammablelogicdevices,CPLD通過控制矩陣將多個(gè)可編程陣列邏輯(PALPAL,,具有編程靈活、、設(shè)計(jì)開發(fā)周期短、適用范圍寬、開發(fā)工具先進(jìn)、對設(shè)計(jì)者的硬件經(jīng)驗(yàn)要求低和保密性強(qiáng)等優(yōu)點(diǎn)。CPLD器件在網(wǎng)絡(luò)、儀器儀表、汽車電子、數(shù)控機(jī)床和航天測控設(shè)備等領(lǐng)域得到了廣泛應(yīng)用。該設(shè)計(jì)使用Altera公司的MAXII系列EPM240T100C5芯片,MAXII系列和MAX產(chǎn)品相比,成本降低了50%,功耗只有其1/10,同時(shí)保持MAX系列原有的即用性、單芯片、非易失性和易用性等優(yōu)點(diǎn)[4]。3CMI編解碼電路的設(shè)計(jì)與實(shí)現(xiàn)CMI編解碼電路設(shè)計(jì)方案的基本思路是,以Altera公司的QuartusII軟件作為開發(fā)平臺(tái),使用Altera公司MAXII系列EPM240T100C5的CPLD芯片作為目標(biāo)器件,運(yùn)用VHDL硬件描述語言[5]對CMI編碼與解碼電路進(jìn)行設(shè)計(jì)與仿真。CMI編碼電路的設(shè)計(jì)方案為:當(dāng)NRZ碼流輸入“0”碼時(shí),編碼輸出“01”,當(dāng)輸入“1”碼時(shí),編碼輸出則是“00”或“11”交替出現(xiàn)。根據(jù)此規(guī)則輸出CMI碼元的速率應(yīng)為輸入基帶信號的2倍。假設(shè)CMI碼元的輸出速率為r1,則對基帶信號的采樣率為r1。編碼的總體思想是對輸入的基帶信號進(jìn)行采樣判斷,如果“0”則轉(zhuǎn)化為“01”,如果為“1”則交替轉(zhuǎn)化為“11”或“00”?！?”的轉(zhuǎn)化結(jié)果只有一種可以直接轉(zhuǎn)化,而“1”的轉(zhuǎn)化結(jié)果有“11”和“00”兩種,因此需要一個(gè)信號作為判斷,判斷是轉(zhuǎn)化為“11”還是轉(zhuǎn)化為“00”。CMI編碼電路的系統(tǒng)框圖如圖3所示。CMI解碼電路的設(shè)計(jì)方案為:CMI碼流的二電平信號中二進(jìn)制數(shù)“01”和“00”的第一個(gè)二進(jìn)圖3CMI編碼電路系統(tǒng)框圖制數(shù)“0”提供了二電平信號的方向信息。CMI解碼電路采用過零檢測的方法檢測到二電平信號的下降沿,以此來分割CMI,獲取CMI,I編碼規(guī)則進(jìn)I的據(jù)二電平信號中的”和“00”轉(zhuǎn)變成電平碼“0”和“1”[6]。從CMI解碼電路的實(shí)際應(yīng)用角度出發(fā),在CMI解碼電路的設(shè)計(jì)中融入了同步時(shí)鐘提取電路和誤碼檢測電路,CMI解碼電路的系統(tǒng)框圖如圖4所示。圖4CMI解碼電路系統(tǒng)框圖同步時(shí)鐘提取電路實(shí)現(xiàn)的主要功能是從接收到的CMI信號碼流中提取同步時(shí)鐘,作為CMI解碼電路的解碼時(shí)鐘。目前在CPLD/FPGA上常用的同步時(shí)鐘提取電路方案可分為兩類:一是采用超前滯后型鎖相環(huán)閉環(huán)相位調(diào)整電路,二是采用開環(huán)結(jié)構(gòu)的同步時(shí)鐘提取電路[7]。筆者的設(shè)計(jì)方案是在綜合上述兩種同步時(shí)鐘提取電路優(yōu)缺點(diǎn)的基礎(chǔ)上,設(shè)計(jì)了基于開環(huán)結(jié)構(gòu)的快速同步時(shí)鐘提取電路,較好地完成了CMI編解碼電路的同步時(shí)鐘的提取[8]。同步時(shí)鐘提取電路的系統(tǒng)框圖如圖5所示。圖5同步時(shí)鐘提取電路系統(tǒng)框圖考慮到CMI編解碼電路的實(shí)際應(yīng)用要求,在解碼電路設(shè)計(jì)方案中還嵌入了誤碼檢測電路。誤碼檢測電路主要實(shí)現(xiàn)以下兩個(gè)功能:①接收CMI碼流中的誤碼碼元“10”的檢測;②接收CMI碼流中的兩個(gè)“11”或“00”近鄰出現(xiàn)時(shí)的誤碼檢測。9第32卷第1期陳適,等:基于CPLD的CMI編解碼電路的設(shè)計(jì)與實(shí)現(xiàn)根據(jù)誤碼檢測電路的設(shè)計(jì)要求,一旦出現(xiàn)上述兩種誤碼情況中的一種,誤碼檢測電路都會(huì)出現(xiàn)誤碼告警,誤碼檢測輸出為高電平。4CMI編解碼電路的仿真與驗(yàn)證在CMI編解碼電路設(shè)計(jì)方案中,CMI編碼電路根據(jù)輸入時(shí)鐘CLK對輸入的基帶信號nrz_in進(jìn)行1B2B的CMI編碼。而CMI解碼電路則根據(jù)同步時(shí)鐘對輸入的CMI碼進(jìn)行解碼,還原為所需要的基帶信號。根據(jù)CMI碼的編解碼規(guī)則,利用VHDL硬件描述語言實(shí)現(xiàn)CMI編解碼電路的程序設(shè)計(jì)[9],其部分CMI編碼電路的部分碼如下:prbeginif(clk′andclk=′1′thenif(nrz_in=′1′andflag=′1′thencmi_out<="00";flag<=′0′;elseif(nrz_in=′1′andflag=′0′thencmi_out<="11";flag<=′1′;elsecmi_out<="01";endif;endif;endprocess;CMI解碼電路的部分VHDL源代碼如下:process(clk,cmi_inbeginif(clk′eventandclk=′1′thenif(cmi_in="00"orcmi_in="11"thennrz_out<=′1′;elsenrz_out<=′0′;endif;endif;endprocess;在QuartusII軟件開發(fā)平臺(tái)下,完成CMI編解碼電路的設(shè)計(jì),并進(jìn)行功能和時(shí)序仿真,驗(yàn)證設(shè)計(jì)結(jié)果是否滿足設(shè)計(jì)要求件ororm,,設(shè)置仿[10]。CMI解碼電路的同步時(shí)鐘提取電路部分的仿真圖如圖7所示。在CMI解碼電路的仿真驗(yàn)證過程中,圖7中ioscclk是同步時(shí)鐘提取電路設(shè)計(jì)中的高精度參考時(shí)鐘,以ioscclk為基準(zhǔn)提取解碼電路需要的同步時(shí)鐘。datain是接收到的CMI信號碼流,在這里即是CMI編碼電路輸出的CMI編碼碼流,clkout是同步時(shí)鐘提取電路輸出的同步時(shí)鐘(10MHz。CMI解碼電路的解碼部分的仿真圖如圖8所示。圖8中cmi_in是碼流調(diào)整后的CMI信號碼圖6CMI編碼電路仿真圖圖7同步時(shí)鐘提取電路仿真圖1武漢理工大學(xué)學(xué)報(bào)?信息與管理工程版2010年2月圖8CMI解碼電路仿真圖流,nrz_out是CMI解碼電路的輸出碼流,error是誤碼檢測告警輸出。將CMI解碼電路輸出的解碼信號碼流nrz_out與CMI編碼電路的輸入信號碼流nrz_in進(jìn)行對比,能夠很好地驗(yàn)證CMI解碼電路的設(shè)計(jì)性能CI5結(jié)論基于AlteraQuartusII軟件開發(fā)平臺(tái),利用VHDL硬件描述語言完成了CMI編解碼電路的設(shè)計(jì)與實(shí)現(xiàn)。該設(shè)計(jì)方案具有體積小、集成度高、開發(fā)周期短、設(shè)計(jì)過程簡單便捷、運(yùn)行速度快、使用方便和成本低等優(yōu)點(diǎn)。同時(shí),由于CPLD器件可以通過JTAG端口的在線編程,因而可以改變CPLD內(nèi)部的控制程序以達(dá)到設(shè)計(jì)目的,具備一定的工程應(yīng)用價(jià)值。參考文獻(xiàn):[1]顧畹儀,李國瑞.光纖通信系統(tǒng)[M].北京:北京郵電大學(xué)出版社,2006:9-31.[2]李文海.數(shù)字通信基礎(chǔ)及光數(shù)字傳輸技術(shù)[M].北京:北方交通大學(xué)出版社,2004:6-20.[3]AlteraCorporation.QuartusIIon7.2handbook[EB/OL].[2009-08-//www.altera.[on.IImmablelogicfamEB/OL].[2009-08-19]./..[5]PEDRONIVA.VHDL數(shù)字電路設(shè)計(jì)教程[M].喬廬峰,譯.北京:電子工業(yè)出版社,2005:21-39.[6]段吉海,黃智偉.基于CPLD/FPGA的數(shù)字通信系統(tǒng)的建模與設(shè)計(jì)[M].北京:電子工業(yè)出版社,2004:6-21.[7]HILLPM,OLSHANKYR,ABDOLLAM.Novercar2rierandclockrecoverycircuitformultiGb/slightwavesystems[J].IEEEPhotonicsTechLett,1993,5(1:36-38.[8]王蘭勛,榮民.一種位同步時(shí)鐘提取方案及實(shí)現(xiàn)[J].無線電工程,2003(10:66-68.[9]DUECKRK.數(shù)字系統(tǒng)設(shè)計(jì):CPLD應(yīng)用與VHDL編程[M].張春,譯.北京:清華大學(xué)出版社,2005:12-18.[10]周潤景,圖雅,張麗敏.基于QuartusII的FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例[M].北京:電子工業(yè)出版社,2007:8-25.CircuitDesignandRealizationofCMIEncoderandDecoderBasedonCPLDCHENShi,QIXiaohuaAbstract:Indigitalcommunication,thetransmissionsignalcodestringentisstrictlylimitedbybasebandchannel.Aimingatth