DAC-ADC模數(shù)及數(shù)模轉(zhuǎn)換器的發(fā)展綜述

1、精選優(yōu)質(zhì)文檔-傾情為你奉上精選優(yōu)質(zhì)文檔-傾情為你奉上專心-專注-專業(yè)專心-專注-專業(yè)精選優(yōu)質(zhì)文檔-傾情為你奉上專心-專注-專業(yè)DAC_ADC模數(shù)及數(shù)模轉(zhuǎn)換器的發(fā)展綜述1 概述隨著數(shù)字技術(shù)，特別是計算機技術(shù)的飛速發(fā)展普及，在現(xiàn)代控制、通訊及檢測領(lǐng)域中，對信號的處理廣泛采用了數(shù)字計算機技術(shù)。由于系統(tǒng)的實際處理對象往往都是一些模擬量（如溫度、壓力、位移、圖像等），要使計算機或數(shù)字儀表能識別和處理這些信號，必須首先將這些模擬信號轉(zhuǎn)換成數(shù)字信號；而經(jīng)計算機分析、處理后輸出的數(shù)字量往往也需要將其轉(zhuǎn)換成為相應(yīng)的模擬信號才能為執(zhí)行機構(gòu)所接收。這樣，就需要一種能在模擬信號與數(shù)字信號之間起橋梁作用的電路模數(shù)轉(zhuǎn)換電

2、路或數(shù)模轉(zhuǎn)換電路。能將模擬信號轉(zhuǎn)換成數(shù)字信號的電路，稱為模數(shù)轉(zhuǎn)換器（簡稱ADC轉(zhuǎn)換器）；而將能反數(shù)字信號轉(zhuǎn)換成模擬信號的電路稱為數(shù)模轉(zhuǎn)換器（簡稱DAC轉(zhuǎn)換器），ADC轉(zhuǎn)換器和DAC轉(zhuǎn)換器已經(jīng)成為計算機系統(tǒng)中不可缺少的接口電路。2 數(shù)模轉(zhuǎn)換電路2.1 數(shù)模轉(zhuǎn)換電路原理數(shù)字量是用代碼按數(shù)位組合起來表示的，對于有權(quán)碼，每位代碼都有一定的權(quán)。為了將數(shù)字量轉(zhuǎn)換成模擬量，必須將每1位的代碼按其權(quán)的大小轉(zhuǎn)換成相應(yīng)的模擬量，然后將這些模擬量相加，即可得到與數(shù)字量成正比的總模擬量，從而實現(xiàn)了數(shù)字模擬轉(zhuǎn)換。這就是構(gòu)成DAC轉(zhuǎn)換器的基本思路。2.2 數(shù)模轉(zhuǎn)換電路的主要性能指標DAC轉(zhuǎn)換器的主要性能指標有：轉(zhuǎn)換速度、

3、轉(zhuǎn)換精度、抗干擾能力等。在選用D/A轉(zhuǎn)換器時，一般應(yīng)根據(jù)上述幾個性能指標綜合進行考慮。2.3 二進制加權(quán)架構(gòu)從概念上講，最簡單的DAC采用的是二進制加權(quán)架構(gòu)，在該架構(gòu)中，將n個二進制加權(quán)元件（電流源、電阻器或電容器）進行組合以提供一個模擬輸出（n = DAC分辨率）。這種架構(gòu)雖然最大限度地減少了數(shù)字編碼電路，但MSB和LSB加權(quán)之間的差異卻隨著分辨率的增加而增大，從而使得元件的精確匹配變得很困難。采用該架構(gòu)的高分辨率DAC不僅難以制造，而且還對失配誤差很敏感。2.4 開爾文（Kelvin）分壓器架構(gòu)開爾文分壓器架構(gòu)由2的n次方個等值電阻器組成，與二進制加權(quán)法相比，這種架構(gòu)簡化了匹配處理（見圖1

4、）。電阻器具有相等的阻值，因此必須對輸入進行編碼。輸出是通過對2的n次方個開關(guān)中的一個進行解碼以便將其接入電阻器串的某一特定位置的方法來決定的。該架構(gòu)的優(yōu)點是其所具有的完全單調(diào)、電壓輸出和低干擾（因為在每個代碼變換過程中只有兩個開關(guān)處于操作狀態(tài)）特性。如果所有的電阻器都具有相同的阻值，它還將是線性的。一種相關(guān)的電流輸出架構(gòu)采用2的n次方個并聯(lián)于一個基準電壓與虛擬地之間的電流源。這種架構(gòu)的主要缺點是它需要大量的電阻器和電流源。對于8位以上的分辨率，該架構(gòu)在外形尺寸和匹配方面的劣勢令人望而卻步。不過，雖然不適用于較高的分辨率，但此類被稱為“全解碼型”的架構(gòu)常被用作更加復(fù)雜的“分段式”DAC的積木式

5、部件。2.5 分段式DAC分段式架構(gòu)可被用于電流輸出和電壓輸出DAC。可以對開爾文分壓器電路中的解碼電阻器兩端的電壓做進一步的細分以構(gòu)成一個電壓分段式DAC。這種電壓的細分能夠通過增設(shè)第二個開爾文分壓器電路（在這種場合，該架構(gòu)被稱為開爾文-華萊分壓器）或采用一種不同的架構(gòu)來實現(xiàn)（見圖2）。只要每個單獨的分段是單調(diào)的，則整個DAC的輸出都將保持單調(diào)。由于單獨的分段具有較低的分辨率，所以容易實現(xiàn)單調(diào)性。 分段式架構(gòu)所帶來的額外好處是所需電阻器數(shù)量的減少（對于給定的分辨率而言）以及硅片尺寸的壓縮。因此，對高分辨率DAC進行分段是司空見慣的做法。其總體線性度仍然由電阻器匹配來決定。2.6 R-2R型電

6、阻網(wǎng)絡(luò)架構(gòu)DACR-2R型（即梯形網(wǎng)絡(luò)）架構(gòu)簡化了電阻器匹配要求，因為當轉(zhuǎn)換系數(shù)為2:1時只需要兩個電阻器值。R-2R型架構(gòu)可被用作一個電壓模式或電流模式DAC。R-2R型電阻網(wǎng)絡(luò)DAC由于只用R和2R兩種阻值的電阻，克服了二進制權(quán)電阻DAC阻值范圍寬的缺點。2.6.1 電流模式大多數(shù)R-2R電流模式架構(gòu)基于圖3a所示的電路。一個外部基準被施加于Vref引腳。R-2R梯形網(wǎng)絡(luò)將輸入電流分割成二進制加權(quán)電流。根據(jù)數(shù)字輸入的不同將這些電流導(dǎo)引至節(jié)點1或節(jié)點2。電流輸出節(jié)點通常與一個被配置為電流-電壓轉(zhuǎn)換器的運算放大器相連。出于匹配的原因，運算放大器反饋電阻器常常被集成在DAC芯片上。開關(guān)始終處于地

7、電位，而且，其額定電壓并不影響基準額定電壓。如果開關(guān)被設(shè)計成能夠在兩個方向上傳輸電流，則可將一個AC信號用作基準，從而形成一個復(fù)用DAC。Vref的輸入阻抗是恒定的，且與R相等。該架構(gòu)的缺點是由運算放大器所引起的反相以及復(fù)雜的運算放大器穩(wěn)定性問題，其原因是DAC輸出阻抗會隨數(shù)字輸入的變化而變化。由于開關(guān)直接與輸出相連，因此電流模式操作還會導(dǎo)致更加嚴重的干擾。2.6.2 電壓模式電壓模式R-2R型DAC在Vref與地之間對電阻器進行開關(guān)操作?；鶞孰妷罕皇┘釉诠?jié)點1上。梯形網(wǎng)絡(luò)上的每一級提供一個二進制記數(shù)值，輸出在梯形網(wǎng)絡(luò)的末端以累積電壓的形式獲得（見圖3b）。輸出電壓具有恒定的阻抗，從而簡化了放

8、大器的穩(wěn)定處理。一個正基準電壓將提供一個正輸出，因而使單電源操作成為可能。最大限度地減輕了由開關(guān)電容所產(chǎn)生的干擾。缺點是基準輸入阻抗的變化范圍很寬，因此必須采用一個低阻抗基準。同樣，開關(guān)的工作電壓在地電位至Vref之間，從而限制了基準的容許范圍。對于高分辨率DAC，常見的做法是將一個R-2R梯形網(wǎng)絡(luò)架構(gòu)與一個全解碼型DAC組合在一個分段式架構(gòu)中。比如，16位分辨率的AD7564就是最先采用全解碼型4位電阻器串與12位R-2R型架構(gòu)相組合的DAC之一。65 536級輸出電平被分成16組（每組4096級）。4位處理部分的單調(diào)性是由設(shè)計來提供保證的，因此12位R-2R型DAC決定了總體單調(diào)性。與全1

9、6位DAC相比，匹配和修整都要容易得多。分段式架構(gòu)減少了電阻器總數(shù)并簡化了高分辨率DAC的修整。2.7 -型架構(gòu) -型架構(gòu)可被用于那些優(yōu)先考慮線性度（而不是帶寬）的DAC（比如音頻DAC）。該架構(gòu)由一個數(shù)字內(nèi)插濾波器、-調(diào)制器和一個1位DAC所組成（見圖4）。內(nèi)插濾波器接受一個低速率的輸入數(shù)據(jù)流，并通過插入零值來增加某一特定時間段內(nèi)的總字數(shù)，從而提高了DAC的取樣率。濾波器通過內(nèi)插處理向插入字分配數(shù)值，以便將輸出頻譜中的噪聲集中在高頻段。這具有將噪聲從頻帶中排出的作用，從而達到降低帶內(nèi)噪聲和提高分辨率的目的。調(diào)制器起一個信號低通濾波器的作用，它將信號轉(zhuǎn)換成一個被饋入1位DAC中的高速位流。根據(jù)

10、位流中“1”和“0”的平均數(shù)量的不同，DAC輸出將位于正基準電壓與負基準電壓之間變化?？捎?位DAC（從理論上講它具有完美的線性）獲得非常高的線性度。轉(zhuǎn)換器的一個主要部分采用數(shù)字電路，因而能夠保持較小的芯片面積和較低的功耗。 2.8 制造工藝架構(gòu)并非影響DAC性能的唯一因素。DAC是由開關(guān)、電阻器、放大器和邏輯器件組合而成的。雙極型工藝非常適合于制造低噪聲穩(wěn)定放大器和基準，但需要很大的電路板面積用以布設(shè)邏輯器件和開關(guān)。這往往會增加硅片尺寸和成本，但常常又是實現(xiàn)高性能DAC所必需采用的制造工藝。CMOS工藝則是制造高密度低功耗邏輯器件和開關(guān)的理想選擇，但不太適用于放大器。對于要求低功耗和小外形封

11、裝的DAC來說，CMOS工藝往往是優(yōu)選方案。3 模數(shù)轉(zhuǎn)換電路3.1 模數(shù)轉(zhuǎn)換技術(shù)模數(shù)轉(zhuǎn)換包括采樣、保持、量化和編碼四個過程。采樣就是將一個連續(xù)變化的信號x(t)轉(zhuǎn)換成時間上離散的采樣信號x(n)。根據(jù)奈奎斯特采樣定理，對于采樣信號x(t)，如果采樣頻率fs大于或等于2fmax(fmax為x(t)最高頻率成分)，則可以無失真地重建恢復(fù)原始信號x(t)。實際上，由于模數(shù)轉(zhuǎn)換器器件的非線性失真，量化噪聲及接收機噪聲等因素的影響，采樣速率一般取fs=2.5fmax。通常采樣脈沖的寬度是很短的，故采樣輸出是斷結(jié)的窄脈沖。要反一個采樣輸出信號數(shù)字化，需要將采樣輸出所得的瞬時模擬信號保持一段時間，這就是保持

12、過程。量化是將連續(xù)幅度的抽樣信號轉(zhuǎn)換成離散時間、離散幅度的數(shù)字信號，量化的主要問題就是量化誤差。假設(shè)噪聲信號在量化電平中是均勻分布的，則量化噪聲均方值與量化間隔和模數(shù)轉(zhuǎn)換器的輸入阻抗值有關(guān)。編碼是將量化后的信號編碼成二進制代碼輸出。這些過程有些是合并進行的，例如，采樣和保持就利用一個電路連續(xù)完成，量化和編碼也是在轉(zhuǎn)換過程同時實現(xiàn)的，且所用時間又是保持時間的一部分。實現(xiàn)這些過程的技術(shù)有很多，從早在上世紀70年代就出現(xiàn)的積分型到最新的流水線模數(shù)轉(zhuǎn)換技術(shù)，種類繁多。由于原理的不同，決定了它們性能特點的差別。在ADC轉(zhuǎn)換中，因為輸入的模擬信號在時間上是連續(xù)量，而輸出的數(shù)字信號代碼是離散量，所以進行轉(zhuǎn)換

13、時必須在一系列選定的瞬間（亦即時間坐標軸上的一些規(guī)定點上）對輸入的模擬信號取樣，然后再把這些取樣值轉(zhuǎn)換為輸出的數(shù)字量。因此，一般的ADC轉(zhuǎn)換過程是通過取樣、保持、量化和編碼這四個步驟完成的。取樣定理：為了正確無誤地用取樣信號表示模擬信號，必須滿足取樣頻率至少大于2倍信號的最大頻率。因為每次把取樣電壓轉(zhuǎn)換為相應(yīng)的數(shù)字量都需要一定的時間，所以在每次取樣以后，必須把取樣電壓保持一段時間?？梢?，進行ADC轉(zhuǎn)換時所用的輸入電壓，實際上是每次取樣結(jié)束時的信號值。量化和編碼我們知道，數(shù)字信號不僅在時間上是離散的，而且在數(shù)值上的變化也不是連續(xù)的。這就是說，任何一個數(shù)字量的大小，都是以某個最小數(shù)量單位的整倍數(shù)來

14、表示的。因此，在用數(shù)字量表示取樣電壓時，也必須把它化成這個最小數(shù)量單位的整倍數(shù)，這個轉(zhuǎn)換過程就叫做量化。所規(guī)定的最小數(shù)量單位叫做量化單位，用表示。顯然，數(shù)字信號最低有效位中的1表示的數(shù)量大小，就等于。把量化的數(shù)值用二進制代碼表示，稱為編碼。這個二進制代碼就是ADC轉(zhuǎn)換的輸出信號。既然模擬電壓是連續(xù)的，那么它就不一定能被整除，因而不可避免的會引入誤差，我們把這種誤差稱為量化誤差。在把模擬信號劃分為不同的量化等級時，用不同的劃分方法可以得到不同的量化誤差。模數(shù)轉(zhuǎn)換技術(shù)是現(xiàn)實各種模擬信號通向數(shù)字世界的橋梁，作為將模擬信號轉(zhuǎn)換成數(shù)字信號的模數(shù)轉(zhuǎn)換技術(shù)主要有以下幾種。 逐次逼近型、積分型、壓頻變換型等，

15、主要應(yīng)用于中速或較低速、中等精度的數(shù)據(jù)采集和智能儀器中。分級型和流水線型ADC主要應(yīng)用于高速情況下的瞬態(tài)信號處理、快速波形存儲與記錄、高速數(shù)據(jù)采集、視頻信號量化及高速數(shù)字通訊技術(shù)等領(lǐng)域。此外，采用脈動型和折疊型等結(jié)構(gòu)的高速ADC，可應(yīng)用于廣播衛(wèi)星中的基帶解調(diào)等方面。-型ADC主應(yīng)用于高精度數(shù)據(jù)采集特別是數(shù)字音響系統(tǒng)、多媒體、地震勘探儀器、聲納等電子測量領(lǐng)域。下面對各種類型的ADC作簡要介紹。3.2 模數(shù)轉(zhuǎn)換電路的主要技術(shù)指標（1）、轉(zhuǎn)換時間：完成一次AD轉(zhuǎn)換所需時間。（2）、分解度：分解度又稱分辨率，是指輸出數(shù)字量最低有效位為1所需的模擬電壓輸入值。（3）、精度：指產(chǎn)生一個給定數(shù)字量所需模擬電

16、壓的理想值與實際值之間的誤差。（4）、輸入模擬電壓范圍：指ADC允許輸入的電壓范圍。3.3 積分型轉(zhuǎn)換 積分型ADC又稱為雙斜率或多斜率ADC，在低速、高精度測量領(lǐng)域有著廣泛的應(yīng)用，特別是在數(shù)字儀表領(lǐng)域。它由1個帶有輸入切換開關(guān)的模擬積分器、1個比較器和1個計數(shù)單元構(gòu)成，通過積分將輸入的模擬電壓轉(zhuǎn)換成與其平均值成正比的時間間隔。與此同時，在此時間間隔內(nèi)利用計數(shù)器對時鐘脈沖進行計數(shù)，從而實現(xiàn)ADC轉(zhuǎn)換。積分型模數(shù)轉(zhuǎn)換技術(shù)有單積分和雙積分兩種轉(zhuǎn)換方式。單積分模數(shù)轉(zhuǎn)換的工作原理是將被轉(zhuǎn)換的電信號先變成一段時間間隔，然后再對時間間隔記數(shù)，從而間接把模擬量轉(zhuǎn)換成數(shù)字量的一種模數(shù)轉(zhuǎn)換方法，它的主要缺陷是轉(zhuǎn)

17、換精度不高，主要受到斜坡電壓發(fā)生器、比較器精度以及時鐘脈沖穩(wěn)定型的影響。為了提高積分型轉(zhuǎn)換器在同樣條件下的轉(zhuǎn)換精度，可采用雙積分型轉(zhuǎn)換方式。雙積分ADC主要由積分器、比較器、計數(shù)器和控制邏輯組成。整個轉(zhuǎn)換過程需要兩次積分完成。第一次積分為采樣階段，積分器接被轉(zhuǎn)換模擬電壓并進行積分，積分時間t1是固定的，t1=2nTc。第二次積分時，積分器接固定值的參考電壓。由于參考電壓與被轉(zhuǎn)換電壓的極性相反，所以第二次積分與第一次積分方向相反。當t=t2時刻積分器輸出為0，計數(shù)器停止計數(shù)，轉(zhuǎn)換過程結(jié)束。由于第二次積分曲線的斜率是固定的，所以t2t1(第二次積分時間)與t1時刻積分器的輸出電壓成正比，即t2t1

18、與被轉(zhuǎn)換電壓成正比。第二次積分時間t2t1轉(zhuǎn)換成脈沖個數(shù)即為被轉(zhuǎn)換成的數(shù)字量。雙積分ADC有較強的抗干擾能力，工作性能穩(wěn)定，電阻、電容這些元器件參數(shù)即使發(fā)生變化，只要在轉(zhuǎn)換過程中不發(fā)生變化，對轉(zhuǎn)換精度都沒有影響。雙積分ADC的缺點是工作速度慢，雙積分型轉(zhuǎn)換器通過對模擬輸入信號的兩次積分，部分抵消了由于斜坡發(fā)生器所產(chǎn)生的誤差，提高了轉(zhuǎn)換精度。積分型ADC兩次積分的時間都是利用同一個時鐘發(fā)生器和計數(shù)器來確定，因此所得到的D表達式與時鐘頻率無關(guān)，其轉(zhuǎn)換精度只取決于參考電壓VR。雙積分型轉(zhuǎn)換方式的特點表現(xiàn)在：精度較高，可以達到22位。由于積分型轉(zhuǎn)換器輸入端采用了積分器，所以對交流噪聲的干擾有很強的抑制

19、能力。能夠抑制高頻噪聲和固定的低頻干擾（如50Hz或60Hz），適合在嘈雜的工業(yè)環(huán)境中使用。但是，它的轉(zhuǎn)換速度太慢，轉(zhuǎn)換精度隨轉(zhuǎn)換速率的增加而降低，每秒100300次（SPS）對應(yīng)的轉(zhuǎn)換精度為12位。所以這種轉(zhuǎn)換方式主要應(yīng)用在低速高精度的轉(zhuǎn)換領(lǐng)域。 積分型轉(zhuǎn)換器ADC主要應(yīng)用于低速、精密測量等領(lǐng)域，如數(shù)字電壓表。優(yōu)點：分辨率高，可達22位；功耗低、成本低。缺點：轉(zhuǎn)換速率低，轉(zhuǎn)換速率在12位時為100300SPS。3.4 逐次逼近型轉(zhuǎn)換 逐次逼近型轉(zhuǎn)換方式在當今的模數(shù)轉(zhuǎn)換領(lǐng)域有著廣泛的應(yīng)用，它包括1個比較器、1個數(shù)模轉(zhuǎn)換器、1個逐次逼近寄存器（SAR）、1個邏輯控制單元和時鐘，按照二分搜索法的原

20、理，類似于天平稱物的一種模數(shù)轉(zhuǎn)換過程。也就是將需要進行轉(zhuǎn)換的模擬信號與已知的不同的已知參考電壓進行多次比較，在邏輯控制單元的控制下，1個時鐘周期完成1位轉(zhuǎn)換，使轉(zhuǎn)換后的數(shù)字量在數(shù)值上逐次逼近輸入模擬量的對應(yīng)值。N位轉(zhuǎn)換需要N個時鐘周期，轉(zhuǎn)換完成后輸出二進制數(shù)。逐次逼近型ADC中的數(shù)模轉(zhuǎn)換器目前主要有R_2R電阻式逐次逼近型數(shù)模轉(zhuǎn)換器、二進制加權(quán)電容式逐次逼近型數(shù)模轉(zhuǎn)換器，電容式逐次逼近型ADC中的數(shù)模轉(zhuǎn)換器由N個按照二進制加權(quán)排列的電容和一個“空LSB”電容組成的陣列，每個與數(shù)據(jù)位相對應(yīng)的電容應(yīng)該精確地是下一個較小電容的兩倍。在高分辨率ADC）如16位ADC）中，這會導(dǎo)致過寬的數(shù)值范圍，以致無

21、法用經(jīng)濟、可行的尺寸實現(xiàn)。逐次逼近型ADC采樣速率受限于：A數(shù)模轉(zhuǎn)換器DAC的建立時間，在這段時間內(nèi)必須穩(wěn)定在整個轉(zhuǎn)換器的分辨率以內(nèi)（如1/2LSB）；B比較器，必須在規(guī)定的時間內(nèi)能夠分辨VIN與VDAC的微小差異；C邏輯開銷。逐次逼近型ADC的線性也受限于數(shù)模轉(zhuǎn)換器DAC線性指標的限制，因此，分辯率高于12位的逐次逼近型 ADC常常需要調(diào)理或校準，以改善其線性指標，這主要是受元件固有的匹配度所限。雖然這在某種程度上取決于處理工藝和設(shè)計，但在實際的DAC設(shè)計中，元件的匹配度將線性指標限制在12位左右。逐次逼近型轉(zhuǎn)換方式的特點是：原理簡單，便于實現(xiàn)，不存在延遲問題，轉(zhuǎn)換速度較高，可以達到100萬

22、次/秒（MPSP）；在低于12位分辨率的情況下，電路實現(xiàn)上較其他轉(zhuǎn)換方式成本低；轉(zhuǎn)換時間確定。但這種轉(zhuǎn)換方式需要數(shù)模轉(zhuǎn)換電路，由于高精度的數(shù)模轉(zhuǎn)換電路需要較高的電阻或電容匹配網(wǎng)絡(luò)，故精度不會很高。逐次逼近型轉(zhuǎn)換方式的ADC的分辨率和采樣速率是相互矛盾的，分辨率低時采樣速率較高，要提高分辨率，采樣速率就會受到限制。逐次逼近型ADC的另一個特點是功耗隨采樣速率而改變，這一點與并行轉(zhuǎn)換ADC或流水線ADC不同，后者在不同的采樣速率下具有固定的功耗，這對于低功耗應(yīng)用或者不需要連續(xù)采集數(shù)據(jù)的應(yīng)用非常有利。逐次逼近型轉(zhuǎn)換方式與其它轉(zhuǎn)換方式的比較：與流水線ADC相比較，流水線ADC由于并行結(jié)構(gòu)提高了數(shù)據(jù)的吞

23、吐率，但要以功耗和延遲為代價；流水線ADC需要頻繁地進行數(shù)字誤差校準，以降低對流水線上每一級閃速ADC（即比較器）的精度要求，而SAR ADC的比較器精度只需要與整體系統(tǒng)的精度相當即可。流水線ADC一般比同等級別的SAR ADC占用更多的硅片面積。與閃速ADC相比較，閃速ADC需要大量的精密電阻和比較器，同時還要保證比較器的精度是系統(tǒng)精度的兩面三刀倍。而SAR ADC的比較器精度只需要與整體系統(tǒng)的精度相當即可。對于閃速ADC，分辨率每提高1位，閃速ADC中比較器和精密電阻的個數(shù)將成倍增長，而在SAR ADC中，提高分辨率需要更精確的元件，但復(fù)雜度并非按指數(shù)率增長。當然閃速ADC的速度遠高于SA

24、R ADC型模數(shù)轉(zhuǎn)換器的。與過采樣模數(shù)轉(zhuǎn)換相比較，過采樣模數(shù)轉(zhuǎn)換不需要進行微調(diào)或校準，即可達到很高的精度，也不需要在模擬輸入廟增加快速滾降的抗混疊濾波器，因為采樣速率要比有效帶寬高得多。過采樣模數(shù)轉(zhuǎn)換的過采樣特性還可用來“平滑”模擬輸入中的任何系統(tǒng)噪聲。然而，過采樣模數(shù)轉(zhuǎn)換器要以速率換取分辨率。由于產(chǎn)生一個最終采樣需要采樣很多次（至少是16倍，一般會更多），這就要求調(diào)制器的內(nèi)部模擬電路的工作速率要比最終的數(shù)據(jù)速率快很多。數(shù)字抽取濾波器的設(shè)計也是一個挑戰(zhàn)，并要消耗很多硅片面積。在不遠的將來，速度最高的高分辨率過采樣模數(shù)轉(zhuǎn)換器的帶寬將不大可能高出幾兆赫茲很多。優(yōu)點：低功耗、高分辯率、高精度、輸出數(shù)

25、據(jù)不存在延遲以及小尺寸。分辨率低于12位時，價格較低，采樣速率可達1MSPS；與其它ADC相比，功耗相當?shù)汀Ｈ秉c：在高于14位分辨率情況下，價格較高；傳感器產(chǎn)生的信號在進行模/數(shù)轉(zhuǎn)換之前需要進行調(diào)理，包括增益級和濾波，這樣會明顯增加成本。3.5 并行轉(zhuǎn)換 并行轉(zhuǎn)換方式又稱為閃爍型轉(zhuǎn)換方式。是模數(shù)轉(zhuǎn)換中轉(zhuǎn)換速度最快的，由于不用逐次比較，它對N位數(shù)據(jù)不是轉(zhuǎn)換N次，而是只轉(zhuǎn)換一次，所以速度在為提高。并行轉(zhuǎn)換ADC是由電阻分壓器、電壓比較器和編碼器三部分組成，經(jīng)分壓器分壓所得到的不同電壓值分別接到各比較器的某一輸入端(同相端或反相端)，被轉(zhuǎn)換信號接到各比較器的另一個輸入端，比較器輸出的信號經(jīng)編碼器編碼

26、后，就得到了用代碼表示的數(shù)字信號。并行轉(zhuǎn)換又稱為閃爍型轉(zhuǎn)換方式，并行轉(zhuǎn)換是一種直接的模數(shù)轉(zhuǎn)換方式，所有位的轉(zhuǎn)換同時完成，其轉(zhuǎn)換時間主取決于比較器的開關(guān)速度、編碼器的傳輸時間延遲等。增加輸出代碼對轉(zhuǎn)換時間的影響較小，但隨著分辨率的提高，需要高密度的模擬設(shè)計以實現(xiàn)轉(zhuǎn)換所必需的數(shù)量很大的精密分壓電阻和比較器電路。輸出數(shù)字增加一位，精密電阻數(shù)量就要增加一倍，比較器也近似增加一倍。并行轉(zhuǎn)換方式在所有的模數(shù)轉(zhuǎn)換中，轉(zhuǎn)換速度最快，采樣速率能達到1GSPS以上，特別適合高速轉(zhuǎn)換領(lǐng)域，現(xiàn)代發(fā)展的高速ADC大多采用這種結(jié)構(gòu)。缺點是分辨率不高，一般都在10位以下；這主要是受到了電路實現(xiàn)的影響，因為一個 N位的并行轉(zhuǎn)

27、換器，需要2的N次方個精密分壓電阻和2的N次方減1個比較器，當N10時，比較器的數(shù)目就會超過1000個，精度越高，比較器的數(shù)目越多，制造越困難。此外，精度較高時，功耗較大，受到功率和體積的限制，并行比較ADC的分辨率也難以做的很高。并行轉(zhuǎn)換方式ADC的分辨率受管芯尺寸、輸入電容、功率等限制。結(jié)果重復(fù)的并聯(lián)比較器如果精度不匹配，還會造成靜態(tài)誤差，如會使輸入失調(diào)電壓增大。同時，這一類型的ADC由于比較器的亞穩(wěn)壓、編碼氣泡，還會產(chǎn)生離散的、不精確的輸出，即所謂的“火花碼”。優(yōu)點：模/數(shù)轉(zhuǎn)換速度最高。缺點：分辨率不高，功耗大，成本高。3.6 流水線轉(zhuǎn)換流水線結(jié)構(gòu)ADC，又稱為子區(qū)式ADC，流水線型轉(zhuǎn)換

28、方式是對并行轉(zhuǎn)換方式進行改進而設(shè)計出的一種轉(zhuǎn)換方式，它是一種高效和強大的模數(shù)轉(zhuǎn)換器它能夠提供高速、高分辨率的模數(shù)轉(zhuǎn)換，并且具有令人滿意的低功率消耗和很小的芯片尺寸；經(jīng)過合理的設(shè)計，還可以提供優(yōu)異的動態(tài)特性。它在一定程度上既具有并行轉(zhuǎn)換高速的特點，又克服了制造困難的問題，其結(jié)構(gòu)如圖6所示。流水線型ADC由若干級級聯(lián)電路組成，每一級包括一個采樣/保持放大器、一個低分辨率的ADC和DAC以及一個求和電路，其中求和電路還包括可提供增益的級間放大器。快速精確的n位轉(zhuǎn)換器分成兩段以上的子區(qū)（流水線）來完成。首級電路的采樣/保持器對輸入信號取樣后先由一個m位分辨率粗ADC轉(zhuǎn)換器對輸入進行量化，接著用一個至少

29、n位精度的乘積型數(shù)模轉(zhuǎn)換器（MDAC）產(chǎn)生一個對應(yīng)于量化結(jié)果的模/擬電平并送至求和電路，求和電路從輸入信號中扣除此模擬電平。并將差值精確放大某一固定增益后關(guān)交下一級電路處理。經(jīng)過各級這樣的處理后，最后由一個較高精度的K位細ADC轉(zhuǎn)換器對殘余信號進行轉(zhuǎn)換。將上述各級粗、細ADC的輸出組合起來即構(gòu)成高精度的n位輸出。流水線模數(shù)轉(zhuǎn)換器中各級電路分別有自己的跟蹤保持電路，因此，當信號傳遞給次級電路后本級電路的跟蹤保持器就可以釋放出來處理下一次休樣。這樣就提高了整個電路的吞吐能力，一次休樣要在一個時鐘周期內(nèi)完成。流水線型轉(zhuǎn)換方式的特點是：精度較高，可達16位左右；轉(zhuǎn)換速度較快，16位該種類型的ADC速度

30、可達5MPSP，較逐次比較型快；分辨率相同的情況下，電路規(guī)模及功耗大大降低。但流水線型轉(zhuǎn)換方式是以犧牲速度來換取高精度的，另外還存在轉(zhuǎn)換出錯的可能。即第一級剩余信號的范圍不滿足第二級并行閃爍ADC量程的要求時，會產(chǎn)生線性失真或失碼現(xiàn)象，需要額外的電路進行調(diào)整。 目前，這種新型的ADC結(jié)構(gòu)主要應(yīng)用于對THD和SFDR及其它頻域特性要求較高的通訊系統(tǒng)，對噪聲、帶寬和瞬態(tài)相應(yīng)速度等時域特性要求較高的CCD成像系統(tǒng)，對時域和頻域參數(shù)都要求較高的數(shù)據(jù)采集系統(tǒng)。優(yōu)點：有良好的線性和低失調(diào)；可以同時對多個采樣進行處理，有較高的信號處理速度，典型的為Tconv均衡和校準 均衡減弱了器件噪音和偏移的影響，包括由

31、折疊產(chǎn)生的偏移。每一個放大器的輸出由鄰近的輸出迭生。與閃存結(jié)構(gòu)相比，折疊對器件的偏移更敏感，而CMOS對則比雙極更難匹配。解決方法就是校準這些前置放大器的偏移。芯片設(shè)計者通過共享同樣的輸入緩沖和在校準路徑中包括追蹤及保存(track-and-hold)，來匹配交叉存取的信道的增益和偏移。而至于信道間的采樣光孔偏移，他們則通過采用一個通用采樣時鐘來處理。 5 高速ADC轉(zhuǎn)換器的選擇模數(shù)轉(zhuǎn)換器是連接模擬和數(shù)字世界的一個重要接口。ADC轉(zhuǎn)換器將現(xiàn)實世界的模擬信號變換成數(shù)字位流以進行處理、傳輸及其他操作。ADC轉(zhuǎn)換器的選擇是至關(guān)重要的。所選擇的ADC轉(zhuǎn)換器應(yīng)能確保模擬信號在數(shù)字位流中被準確地表示，并提

32、供一個具有任何必需的數(shù)字信號處理功能的平滑接口，這一點很重要。目前的高速ADC轉(zhuǎn)換器已被應(yīng)用于各種儀表、成像以及通信領(lǐng)域中。對用戶而言，所有這些應(yīng)用都有著相似的要求，即以較低的價格實現(xiàn)更高的性能。在選擇高速ADC轉(zhuǎn)換器時，設(shè)計師必須考慮下面幾個因素： 終端系統(tǒng)的要求 成本 分辨率或精度 速度 性能對終端系統(tǒng)要求的清晰了解將簡化ADC轉(zhuǎn)換器的選擇過程。在某些場合，它可以把所需考慮的選擇參數(shù)限制為屈指可數(shù)的幾個。例如，很多超聲波應(yīng)用采用的是每個通道需要一個ADC的數(shù)字光束成形系統(tǒng)。對于一個具有多達256個通道的系統(tǒng)而言，具有多通道和低功耗的ADC轉(zhuǎn)換器是一個合適的選擇。對于8進制ADC轉(zhuǎn)換器來說，

33、超聲波應(yīng)用是主要的終端應(yīng)用。位于ADC之后的DSP或ASIC所使用的電源電壓也是必需加以考慮的。越來越多的高速ADC將采用3V、2.5V和1.8V的工作電源。價格是始終需要考慮的因素。如今的轉(zhuǎn)換器設(shè)計師正在制作性價比更為優(yōu)越的ADC。 5.1 速度與分辨率的關(guān)系目前的高速ADC最初是按速度和分辨率進行分類的。轉(zhuǎn)換器的速度是指ADC能夠進行轉(zhuǎn)換的取樣速率或每秒的取樣數(shù)量。對于高速ADC來說，速度以百萬取樣每秒(Msps)為計量單位。分辨率是指轉(zhuǎn)換器能夠復(fù)制的位數(shù)精度：分辨率越高，則結(jié)果越精確。分辨率以位來計量。目前市場上的高速ADC的分辨率為816位，速度為24Gsps。速度和分辨率始終是一對矛

34、盾。分辨率的增加通常會導(dǎo)致可實現(xiàn)速度的降低。如今的ADC設(shè)計師擁有更快的處理方法和更多的架構(gòu)以便從中選擇有助于解決速度和分辨率這一對矛盾的轉(zhuǎn)換器：目前已有16位 20 Msps、10位 300 Msps和8位 1Gsps的ADC。高速ADC的常用架構(gòu)有閃存型（flash）、半閃存型（semi-flash）、SAR型和流水線型四種。SAR型 ADC通常具有1016位的分辨率。SAR的架構(gòu)基于一個比較器。若要獲得n位的分辨率，逐次逼近轉(zhuǎn)換器就必須執(zhí)行n次比較器操作，并把每一次的結(jié)果都存儲在寄存器中。一個12位轉(zhuǎn)換器需要12個時鐘周期來完成一次轉(zhuǎn)換。這種轉(zhuǎn)換器的優(yōu)點是硅片尺寸小、功耗低且精度高。缺點

35、是取樣速度慢，輸入帶寬低。閃存型ADC的分辨率被限制為8位。閃存型ADC的架構(gòu)基于比較器組，總共有2n-1個比較器。一個8位ADC需要256個比較器。閃存型ADC可并行執(zhí)行多個轉(zhuǎn)換，因此能達到非常高的速度。閃存型ADC的優(yōu)點是高輸入帶寬和非常高的速度（達到14Gsps）。缺點是功耗大、輸入電容大且分辨率低。流水線型ADC可提供1216位分辨率。流水線型ADC由無數(shù)個連續(xù)的級組成，每一級都包括一個跟蹤/保持（T/H）電路、一個低分辨率ADC和DAC以及一個包含用于提供增益的級間放大器的加法電路。流水線型ADC的優(yōu)點在于功耗低，取樣速率能達到100300Msps。缺點是這種ADC要求50%的占空因

36、數(shù)以及最小的時鐘頻率。一旦確定了合適的速度/分辨率組合，設(shè)計師仍然能夠從市場上的幾百種ADC中選出最合適的一個。對終端應(yīng)用更為深入的了解將揭示對附加性能的要求。用于評定ADC的最常用性能參數(shù)如下： 信噪比（SNR） 信號與噪聲加失真之和之比（SINAD） 無寄生動態(tài)范圍（SFDR） 差分線性誤差（DNL或DLE） 積分線性誤差（INL或ILE） 有效位數(shù)（ENOB） 增益誤差 功耗5.2 成像應(yīng)用醫(yī)學(xué)成像應(yīng)用通常要求取樣速率高于40Msps的1012位ADC。高端應(yīng)用可能要求更高的分辨率：1416位。ADC的性能對于圖像質(zhì)量是至關(guān)重要的。對于DBF超聲波應(yīng)用而言，其目標是以最小的功耗和最低的成

37、本提供最佳的圖像質(zhì)量。ENOB是用于評價圖像質(zhì)量的一個關(guān)鍵參數(shù)。對于一個10位轉(zhuǎn)換器而言，ENOB越接近10，圖像的再現(xiàn)質(zhì)量越好。關(guān)注的頻率通常在1020MHz之間。觀察ADC的ENOB與頻率的關(guān)系曲線（見圖1），理想的情況是曲線在所關(guān)注的帶寬內(nèi)保持平坦。如果未提供曲線，則可根據(jù)SINAD與頻率的關(guān)系曲線以及下面的公式推導(dǎo)出ENOB與頻率的關(guān)系：6.02n + 1.76 = SINAD，這里，n代表ENOB。例如：圖1中的曲線示出了一個10位ADC（SPT7883）的SINAD性能。在10和20MHz條件下計算出的SINAD值分別為60dB和59dB。解出方程中的n值，即可得出10MHz和20

38、MHz時的ENOB分別為9.67和9.5。5.3 儀表應(yīng)用數(shù)據(jù)采集應(yīng)用需要取樣速率高于20Msps的1416位ADC。一般而言，儀表應(yīng)用采用了品種更加繁多的數(shù)據(jù)轉(zhuǎn)換器。轉(zhuǎn)換器的選擇對終端應(yīng)用的依存程度很高。例如，取樣示波器對電壓輸入進行取樣并繪出一幅輸出波形。在這種情況下，810位的分辨率便足夠了，但是需要更高的速度（20Msps），以便能以更快的速度進行取樣。為精確地顯示電壓，精度、偏移增益和線性度也是關(guān)鍵因素。5.4 通信應(yīng)用通信應(yīng)用需要取樣速率高于80Msps的1214位ADC。ADC對復(fù)雜的波形進行數(shù)字化，這樣，利用一個DSP或ADIC就能執(zhí)行解調(diào)操作。通常采用兩個ADC對正交信號進行

39、取樣，以抽取用于處理的I和Q信號分量。在基帶取樣應(yīng)用中，轉(zhuǎn)換器的動態(tài)性能并不重要，這是因為被抽樣的是低頻和帶限信號。由于信號分量是直流，因此諸如增益和偏移等技術(shù)參數(shù)是重要的。例如，如果基帶轉(zhuǎn)換器具有較大的直流偏差，這將表現(xiàn)為直接疊加在有用信號上的未調(diào)制載波。如果信號足夠大，它將完全阻斷所需的載波。 ADC的INL和DNL性能也會限制接收機的性能。通常情況下，DNL被認為是產(chǎn)生ADC量化噪聲的根源之一。但是，在很小的信號電平（位于或接近接收機的基準信號靈敏度）下，DNL誤差會在ADC中導(dǎo)致視在增益誤差，從而引發(fā)高達6dB的誤差?；鶐DC可以是低成本、低功耗和低取樣速率的器件。在IF取樣應(yīng)用中，

40、所有的RF信號都被轉(zhuǎn)換成較低的頻率以便于檢波。大多數(shù)2G、2.5G和3G應(yīng)用的IF頻率均介于150250MHz之間。ADC必須具有較快的時鐘速率和非常寬的輸入帶寬。SNR和SFDR也是至關(guān)重要的規(guī)格。WCDMA應(yīng)用采用一個多載波平臺以同時對幾百個信號進行數(shù)字化。重要的是轉(zhuǎn)換器不能產(chǎn)生干擾有用信號的寄生信號。這些寄生信號可能表現(xiàn)為諧波或交調(diào)分量，它們將導(dǎo)致接收機性能的劣化。6 高精度模數(shù)轉(zhuǎn)換器架構(gòu)權(quán)衡在考慮采樣率不到一百萬次采樣每秒 (MSPS) 的高精度模數(shù)轉(zhuǎn)換器 (ADC) 時，有兩種主要選擇：逐次逼進寄存器 (SAR) 和 Delta-Sigma 架構(gòu)。為了針對應(yīng)用選擇合適的 ADC 架構(gòu)

41、，最重要的是了解每種架構(gòu)的基本運作方式，以及架構(gòu)的運作將如何對應(yīng)用產(chǎn)生影響。SAR 架構(gòu)是高精度應(yīng)用中最常用的 ADC 架構(gòu)之一。SAR ADC 的基本原理是連續(xù)比較模擬輸入和二進制加權(quán)參考電壓。SAR 架構(gòu)的精度主要取決于 ADC 元件的精度及模擬性能電容器匹配、DAC 建立時間，以及比較器的準確度與速度。為了使性能達到最高，通常在該架構(gòu)中采用微調(diào)。目前，實施 SAR 結(jié)構(gòu)的通常方法是采用電容數(shù)模轉(zhuǎn)換器 (C-DAC) 結(jié)構(gòu)。該結(jié)構(gòu)是采用二進制加權(quán)實施。這意味著每個位都具有一個二進制加權(quán)值如：MSB = 1/2 滿度， (MSB-1) = 1/4 滿度，(MSB-2) = 1/8滿度，.。轉(zhuǎn)

42、換過程是從 MSB 到 LSB 逐位進行。模擬輸入首先與 1/2 滿度比較。如果模擬輸入大于1/2 滿度，則建立 MSB，然后與 3/4 滿度（1/2 滿度 + 1/4 滿度）比較。如果模擬輸入低于 1/2 滿度，則清除 MSB，然后與 1/4 滿度比較。該過程一直進行到完成最后的位比較。這意味著，對于18位的 SAR ADC，整個轉(zhuǎn)換過程需要連續(xù)進行 18 次比較。但是，這些比較很快就會完成，因此延遲時間非常短。 圖1 是標準 SAR ADC 的方框圖。該設(shè)備的轉(zhuǎn)換時鐘是內(nèi)置式，這進一步簡化了設(shè)備的使用。在 CS（芯片選擇）位于低位時把 CONVST（轉(zhuǎn)換開始）引腳置于低位可啟動轉(zhuǎn)換。該操作

43、可將設(shè)備從采樣模式轉(zhuǎn)變到保持模式。BUSY 輸出在轉(zhuǎn)換過程中升高，而在轉(zhuǎn)換結(jié)束后下降。RD 與 CS 引腳均置于低位，以便實現(xiàn)具備轉(zhuǎn)換的并行輸出總線。因此，實施ADC轉(zhuǎn)換極其簡便。SAR ADC具有尺寸小、功耗低、延遲時間短，以及簡便易用等優(yōu)點。SAR ADC 的不足之處在于：為了達到良好的性能，需要進行微調(diào)，同時需要更嚴格的前端過濾，以便防止混淆(anti-aliasing)。SAR ADC 應(yīng)用的絕好實例是電機控制，在該應(yīng)用中需要無延遲的快速采樣。這些采樣速率的其他常用ADC架構(gòu)是Delta-Sigma 架構(gòu)。Delta-Sigma架構(gòu)與 SAR架構(gòu)不同，為取得高性能，Delta-Sigm

44、a 架構(gòu)更依賴數(shù)字處理技術(shù)，而非元件匹配及模擬精度。Delta-Sigma架構(gòu)的主要原理是模擬輸入的過采樣。Delta-Sigma ADC 的主要元件是調(diào)制器及數(shù)字濾波器。調(diào)制器是由差動器、積分器和比較器構(gòu)成，它們一起構(gòu)成一個反饋環(huán)路。調(diào)制器以大大高于模擬輸入信號帶寬的速率運行，以便提供過采樣。模擬輸入與反饋信號（誤差信號）進行差動 (delta)比較。該比較產(chǎn)生的差動輸出饋送到積分器(sigma)中。然后將積分器的輸出饋送到比較器中。比較器的輸出同時將反饋信號（誤差信號）傳送到差動器，而自身被饋送到數(shù)字濾波器中。這種反饋環(huán)路的目的是使反饋信號（誤差信號）趨于零。比較器輸出的結(jié)果就是1/0 流

45、。該流如果1密度較高，則意味著模擬輸入電壓較高；反之，0密度較高，則意味著模擬輸入電壓較低。接著將1/0流饋送到數(shù)字濾波器中，該濾波器通過過采樣與抽樣，將1/0流從高速率、低精度位流轉(zhuǎn)換成低速率、高精度數(shù)字輸出。對于 Delta-Sigma 架構(gòu)，應(yīng)注意幾個關(guān)鍵點。首先，因為 Delta-Sigma ADC 的采樣速率一般比相關(guān)模擬信號高很多，因此可消除防混淆濾波器轉(zhuǎn)降。這可以簡化模擬前端。其次，該架構(gòu)是內(nèi)在線性的。再次，所采用的精湛數(shù)字處理技術(shù)及濾波可提供極高的動態(tài)范圍。這些技術(shù)通常包括系統(tǒng)中的干擾排除，如線路頻率噪音。最后，由于內(nèi)在濾波，這種架構(gòu)總存在延遲。盡管某些 Delta-Sigma

46、 ADC 制造商聲稱無延遲，這其實不可能。在這些實施中，可采用設(shè)計技巧掩蓋延遲。Delta-Sigma 架構(gòu)的實施范圍從極其簡單的實施到非常復(fù)雜的高度集成解決方案。更復(fù)雜的實施可實現(xiàn)數(shù)字濾波器的高級編程，以根據(jù)應(yīng)用定制 ADC 的性能。圖 2 顯示了 Delta-Sigma ADC 的簡單實施。該設(shè)備簡單通過串行 I2C 接口寫入進行配置。然后，ADC 結(jié)果通過 I2C 接口讀取。圖 3 顯示了一種更為復(fù)雜的實施。這種特殊的 ADC 集成了多種功能，其簡化了系統(tǒng)設(shè)計，但卻增加了設(shè)備的復(fù)雜性。該設(shè)備通過串行接口進行配置；然而，接口卻是串行外設(shè)接口 (SPI)。由于設(shè)備附加的功能以及控制抽樣的能力

47、，因此該設(shè)備的配置更加復(fù)雜，但其基本操作相同。該設(shè)備通過 SPI 寫入配置寄存器進行配置。在轉(zhuǎn)換完成后，DRDY 線路下降。該線路可連接到中斷引腳，以簡化數(shù)據(jù)的傳輸與處理。圖 4 顯示了最先進的 Delta-Sigma ADC。該ADC不但集成了模擬功能，而且還集成了CPU。這極大簡化了系統(tǒng)設(shè)計，并增加了設(shè)備的復(fù)雜性。該ADC通過內(nèi)部寄存器由CPU直接進行配置及控制。該設(shè)備的優(yōu)點包括對調(diào)制器、數(shù)字濾波器，以及數(shù)字處理功能的完全控制。Delta-Sigma ADC 的優(yōu)點包括極高的精度、極優(yōu)越的線性、無需微調(diào)，以及更低的防混淆要求。其不足之處是存在延遲、尺寸較大、功耗較高。Delta-Sigma

48、 ADC 的一些極佳應(yīng)用包括溫度測量，這需要非常高的精度，但采樣率極低。Delta-Sigma ADC 的另一應(yīng)用是音頻，這需要極高的動態(tài)范圍。表1總結(jié)了這兩種架構(gòu)的優(yōu)點與缺點。根據(jù)所列對比，可更準確地決定采用哪種架構(gòu)。表1 SAR與Delta-Sigma兩種架構(gòu)ADC性能比較 參數(shù)SAR架構(gòu)Delta-Sigma架構(gòu)精度12-18位16-24位線性取決于ADC組件可能需要微調(diào)內(nèi)在線性極高延遲極低取決于濾波器功耗低較高尺寸小較大其他問題可能需要急速轉(zhuǎn)降防混淆波器無需轉(zhuǎn)降防混淆波器可減少/消除干擾7 總結(jié)及展望 由于模數(shù)轉(zhuǎn)換器在數(shù)字多媒體電子系統(tǒng)中應(yīng)用的擴大，其市場呈穩(wěn)步增長勢頭。同時人們對轉(zhuǎn)換

49、器性能的要求越來越高，其技術(shù)難度越來越大，但是對模數(shù)轉(zhuǎn)換技術(shù)的研究開發(fā)更加活躍，不斷將產(chǎn)品向更高性能推進。如今，模數(shù)轉(zhuǎn)換技術(shù)已經(jīng)變得復(fù)雜多樣，但由以上分析可以看出，它有著如下的發(fā)展趨勢： 結(jié)構(gòu)不斷簡化。一方面減少制作難度相對較大、在芯片中特性匹配要求較高的部件的數(shù)量，減少高速比較器、寬帶運放、精密電阻等（如由全并行方式發(fā)展到兩步法、多步法，又發(fā)展到將信號預(yù)處理的折疊、內(nèi)插法）；另一方面減少模擬部件，盡可能多地采用成熟的數(shù)字電路（如新發(fā)展的結(jié)構(gòu)）。 轉(zhuǎn)換速度提高。如今采用折疊插值型的ADC產(chǎn)品轉(zhuǎn)換速度達到了8位/60MSPS。兩級流水型ADC的產(chǎn)品轉(zhuǎn)換速度達到了12位/4MSPS。 高速下盡可能

50、的提高分辨率。如采用過采樣 模數(shù)轉(zhuǎn)換形式、流水線型轉(zhuǎn)換方式以及折疊插值型轉(zhuǎn)換方式，提高轉(zhuǎn)換器的分辨率。如今過采樣模數(shù)轉(zhuǎn)換方式，精度達到了24位以上。 多年以來，對高性能、低成本的需求促使ADC轉(zhuǎn)換器不斷發(fā)展。雖然ADC轉(zhuǎn)換器有許多主要參數(shù)速度、精度、功耗和不斷縮小的尺寸，但對于ADC轉(zhuǎn)換器生產(chǎn)廠商來說真正的挑戰(zhàn)是在低成本器件之中實現(xiàn)這些高性能。 7.1 結(jié)構(gòu)- 在過去20年中，ADC轉(zhuǎn)換器的設(shè)計者采用了幾種常見結(jié)構(gòu)：逐次近似（SAR ADC）轉(zhuǎn)換結(jié)構(gòu)、雙斜率轉(zhuǎn)換結(jié)構(gòu)、過采樣-轉(zhuǎn)換結(jié)構(gòu)、流水線結(jié)構(gòu)、折疊差值轉(zhuǎn)換結(jié)構(gòu)、閃爍型轉(zhuǎn)換結(jié)構(gòu)。表中列出了這些結(jié)構(gòu)的分辨率、帶寬、價格和應(yīng)用范圍。 - 逐次近似

51、（SAR ADC）轉(zhuǎn)換器歷經(jīng)了從R_2R梯型SAR到電容數(shù)字模擬轉(zhuǎn)換器Capacitive Digital-to-Analog ConverterCDAC） SAR的演化過程。結(jié)構(gòu)的改進產(chǎn)生了顯著效果。首先，CDAC SAR轉(zhuǎn)換器是集成度更高的方案，因為它包含了取樣保持放大器，這樣就無需在ADC轉(zhuǎn)換器之外另加一個分立的取樣保持功能元件。CDAC中的電容為采樣保持放大器提供了存儲功能，以及轉(zhuǎn)換器的最高有效位。 其次，它實現(xiàn)了低功耗，因為去除了只用作精度調(diào)整的板上電阻。CDAC SAR轉(zhuǎn)換器與-轉(zhuǎn)換器相比帶寬更大，適于把更快的分離模擬輸入信號數(shù)字化。 - 雙斜率結(jié)構(gòu)則采用通過恒定電流為電容充電這種模擬方式。電容放電所需的時間決定了模擬信號的大小。雙斜率轉(zhuǎn)換器很適