數(shù)電復(fù)習(xí)資料

1、-. z數(shù)字電子技術(shù)典型題選一、填空題根底型1在數(shù)字電路中，邏輯變量的值只有2個(gè)。2在邏輯函數(shù)的化簡中，合并最小項(xiàng)的個(gè)數(shù)必須是2n個(gè)。3化簡邏輯函數(shù)的方法，常用的有公式和卡諾圖。4邏輯函數(shù)A、B的同或表達(dá)式為AB= /A/B+AB。 T觸發(fā)器的特性方程Qn+1= T/Qn+/TQn。5.函數(shù)，反函數(shù)= A+/B*/A+C，對偶式Y(jié) = /A+B*/A+/C 。64線10線譯碼器又叫做2-10進(jìn)制譯碼器，它有4個(gè)輸入端和個(gè)輸出端, 6個(gè)不用的狀態(tài)。7組合邏輯電路的輸出僅取決于該電路當(dāng)前的輸入信號,與電路原來的狀態(tài)有關(guān)。8TTL三態(tài)門的輸出有三種狀態(tài)：高電平、低電平和高阻態(tài)狀態(tài)。9組成計(jì)數(shù)器的各個(gè)

2、觸發(fā)器的狀態(tài)，能在時(shí)鐘信號到達(dá)時(shí)同時(shí)翻轉(zhuǎn)，它屬于同步計(jì)數(shù)器。10四位雙向移位存放器74LS194A的功能表如表所示。由功能表可知，要實(shí)現(xiàn)保持功能，應(yīng)使，當(dāng) RD=1；S1=1,S0=0時(shí) ，電路實(shí)現(xiàn)功能。74LS194A的功能表如下：S1 S0工作狀態(tài)01111 0 0 0 1 1 0 1 1置零保持右移左移并行輸入11假設(shè)要構(gòu)成七進(jìn)制計(jì)數(shù)器，最少用個(gè)觸發(fā)器，它有個(gè)無效狀態(tài)。12根據(jù)觸發(fā)器構(gòu)造的不同，邊沿型觸發(fā)器狀態(tài)的變化發(fā)生在CP 邊沿時(shí)，其它時(shí)刻觸發(fā)器保持原態(tài)不變。13用中規(guī)模集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器的方法通常有三種，它們是級連法，和。14由555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器，假設(shè)電阻R=

3、500K，電容C=10F，則該單穩(wěn)態(tài)觸發(fā)器的脈沖寬度tw。15在555定時(shí)器組成的施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器三種電路中，電路能自動(dòng)產(chǎn)生脈沖信號，其脈沖周期T。16. 用555定時(shí)器組成的三種應(yīng)用電路如下圖，其中圖a、b、c分別對應(yīng)的電路名稱是a ，b ，c 17. A/D轉(zhuǎn)換器的轉(zhuǎn)換過程包括，四個(gè)步驟。一、填空題綜合提高型1施密特觸發(fā)器有2個(gè)穩(wěn)定狀態(tài).，單穩(wěn)態(tài)觸發(fā)器有1個(gè)穩(wěn)定狀態(tài).，多諧振蕩器有0個(gè)穩(wěn)定狀態(tài)。2欲對160個(gè)符號進(jìn)展二進(jìn)制編碼，至少需要位二進(jìn)制數(shù)；16路數(shù)據(jù)分配器，其地址輸入端有個(gè)；2n選1的MU*，其地址端有_個(gè)，其數(shù)據(jù)輸入端有_個(gè)3欲構(gòu)成可將1kHZ的脈沖轉(zhuǎn)化為5

4、0HZ的脈沖的分頻器，該電路至少需要用5個(gè)觸發(fā)器；該電路共有20個(gè)有效狀態(tài)。*計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖如下圖，該計(jì)數(shù)器為進(jìn)制法計(jì)數(shù)，它有個(gè)有效狀態(tài)，該電路 有或無自啟動(dòng)能力？4隨機(jī)存儲器RAM的電路構(gòu)造主要由、和三局部組成。為構(gòu)成40968的RAM，需要片10244的RAM芯片，并需要用位地址碼以完成尋址操作。5. 8位移位存放器，串行輸入時(shí)經(jīng)個(gè)CP脈沖后，將得到8位數(shù)據(jù)的并行輸出；欲將其串行輸出，需經(jīng)個(gè)CP脈沖后，數(shù)碼才能全部輸出。6分別寫出圖1a、b、c、d所示電路中的輸出函數(shù)表達(dá)式：Y1= Y2= /(AB) ；Y3= /(AB) ； Y4= /(AB)*/(BC) ； 7如下圖電路的邏輯表達(dá)

5、式， F=1時(shí)的全部輸入變量取值組合有 12 個(gè)8如圖2所示的組合邏輯電路中的74138為3線-8線譯碼器，寫出圖2所示電路中各輸出函數(shù)的最簡與或表達(dá)式：F1= Y0+Y1+Y2= F2= Y4+Y7= 9.圖3是*ROM存儲陣列的點(diǎn)陣圖，A3、A2、A1、A0為地址線，D3、D2、D1、D0為數(shù)據(jù)線。試分別寫出D3、D2、D1關(guān)于A3、A2、A1、A0的邏輯表達(dá)式。圖中的點(diǎn)表示在行線和列線穿插處連接了存儲元件。圖310. 由四位并行進(jìn)位加法器74LS283如下圖，當(dāng)A=0時(shí)，*3*2*1*0=0111，Y3Y2Y1Y0=0100，Z3Z2Z1Z0=_，W=_。電路功能為有符號數(shù)求和運(yùn)算加減運(yùn)

6、算：；A0時(shí)： Z*Y1011； WCo0；二、選擇題：請將正確答案的序號填在橫線上。1以下一組數(shù)中，是等值的。A716 101001102 16610 A和 B. 和 C. 和2.在邏輯函數(shù)中的卡諾圖化簡中，假設(shè)被合并的最小項(xiàng)數(shù)越多畫的圈越大，則說明化簡后。 A乘積項(xiàng)個(gè)數(shù)越少 B. 實(shí)現(xiàn)該功能的門電路少 C該乘積項(xiàng)含因子少3指出以下各式中哪個(gè)是四變量、的最小項(xiàng) A、；B、；C、；D、 4的最小項(xiàng)之和的形式是。 A. B. C. 5. 在以下各種電路中，屬于組合電路的有。 A編碼器 B. 觸發(fā)器 C. 存放器674LS138是3線-8線譯碼器，譯碼輸出為低電平有效，假設(shè)輸入A2A1A0=100

7、時(shí)，輸出=。.00010000， B. 11101111 C. 11110111 78線3線優(yōu)先編碼器74LS148的優(yōu)先權(quán)順序是I7，I6，I1，I0 ，輸出 Y2 Y1 Y0 ，輸入低電平有效，輸出為三位二進(jìn)制反碼輸出。當(dāng) I7I6，I1I0 為11100111時(shí)，輸出 Y2 Y1 Y0為。 A011 B.100 C. 110 8在以下各種電路中，屬于時(shí)序電路的有。 A反相器 B. 編碼器 C. 存放器 D.數(shù)據(jù)選擇器9RS觸發(fā)器當(dāng)R=S=0時(shí)，Qn+1=。 A0 B.1 C.Qn D. Q 10施密特觸發(fā)器常用于對脈沖波形的。A延時(shí)和定時(shí) B. 計(jì)數(shù)與存放C整形與變換11. CPLD是基

8、于，F(xiàn)GPA是基于A 乘積項(xiàng)，查找表 B查找表，乘積項(xiàng)C乘積項(xiàng)，乘積項(xiàng)D查找表，查找表12.以下單元電路中，具有記憶功能的單元電路是A、加法器； B、觸發(fā)器；C、TTL門電路； D、譯碼器；13.對于CMOS與門集成電路，多余的輸入端應(yīng)該A 接高電平 B接低電平C 懸空 D 接時(shí)鐘信號如果TTL電路的輸入端開路，相當(dāng)于接入A 邏輯1 B邏輯0C 無法預(yù)測 D 有可能是邏輯1，也有可能是邏輯0。14.摩根定律反演律的正確表達(dá)式是： A、 B、C、 D、15.JK觸發(fā)器實(shí)現(xiàn)T觸發(fā)器的功能時(shí)，J，K應(yīng)該怎樣連接AJ=K=T BJ=K=D.CJ=0，K=1DJ=D，K=16.同步時(shí)序電路和異步時(shí)序電路

9、比擬，其差異在于后者。A.沒有觸發(fā)器 B.沒有統(tǒng)一的時(shí)鐘脈沖控制C.沒有穩(wěn)定狀態(tài) D.輸出只與部狀態(tài)有關(guān)17. 要使JK觸發(fā)器的輸出Q從1變成0，它的輸入信號JK應(yīng)為 。A. 00 B.01 C. 10 D. 無法確定18對于T觸發(fā)器，假設(shè)原態(tài)Qn=1，欲使新態(tài)Qn+1=1，應(yīng)使輸入T=。A.0 B.1 C.Q D.19.以下觸發(fā)器中，沒有約束條件的是。A.根本RS觸發(fā)器 B.主從RS觸發(fā)器 C.同步RS觸發(fā)器 D.邊沿D觸發(fā)器20. 邏輯函數(shù)的表示方法中具有唯一性的是。A .真值表 B.表達(dá)式 C.邏輯圖 D.卡諾圖21.83線優(yōu)先編碼器74LS148中，8條輸入線同時(shí)有效時(shí)，優(yōu)先級最高為I

10、7線，則輸出是 A. 000 B.010 C. 101 D. 11122. 七段顯示譯碼器是指 的電路。A. 將二進(jìn)制代碼轉(zhuǎn)換成09個(gè)數(shù)字 B. 將BCD碼轉(zhuǎn)換成七段顯示字形信號C. 將09個(gè)數(shù)轉(zhuǎn)換成BCD碼 D. 將七段顯示字形信號轉(zhuǎn)換成BCD碼23. 邏輯數(shù)F=A+A+B，當(dāng)變量的取值為 時(shí)，將出現(xiàn)冒險(xiǎn)現(xiàn)象。A. B=C=1 B. B=C=0 C. A=1，C=0 D. A=0，B=024.用n個(gè)觸發(fā)器構(gòu)成計(jì)數(shù)器，可得到最大計(jì)數(shù)模值是 A.n B. 2n-1 C . 2n D. 2n-1三、邏輯函數(shù)化簡與變換：1. 試求邏輯函數(shù)F的反函數(shù)的最簡與或式，并用與或非門實(shí)現(xiàn)電路解： 2證明以下各

11、邏輯函數(shù)式：左式= = = =右式 原式成立3. 將以下邏輯函數(shù)化簡成最簡與或及與非-與非表達(dá)式答案略四組合邏輯電路的分析與設(shè)計(jì)1、4選1數(shù)據(jù)選擇器74LS153的功能表達(dá)式為：試寫出以下圖電路輸出z的邏輯函數(shù)式。/A/B+/AC+A/C 2、設(shè)計(jì)一位8421BCD碼的判奇電路，當(dāng)輸入碼中，1的個(gè)數(shù)為奇數(shù)時(shí)，輸出為1，否則為0。1畫出卡諾圖，并寫出最簡與或表達(dá)式；2用一片8選1數(shù)據(jù)選擇器74LS151功能符號見圖加假設(shè)干門電路實(shí)現(xiàn)，畫出電路圖。解：1卡諾圖：最簡與或式：；2電路圖：3、*組合邏輯電路的芯片引腳圖如題圖所示。1分析題圖所示電路，寫出輸出函數(shù)F1、F2的邏輯表達(dá)式，并說明該電路功能

12、。2假定用四路數(shù)據(jù)選擇器實(shí)現(xiàn)題圖所示電路的邏輯功能，請確定以下圖所示邏輯電路中各數(shù)據(jù)輸入端的值，畫出完善的邏輯電路圖。解：1寫出電路輸出函數(shù)F1、F2的邏輯表達(dá)式，并說明該電路功能。該電路實(shí)現(xiàn)全減器的功能功能。2假定用四路數(shù)據(jù)選擇器實(shí)現(xiàn)該電路的邏輯功能，請確定給定邏輯電路中各數(shù)據(jù)輸入端的值，完善邏輯電路。4 3線-8線譯碼器74LS138邏輯功能表達(dá)式為，正常工作時(shí)，S1 =1, S2=S3=0。1、試寫出Z1和Z2的邏輯函數(shù)式。5、用3線-8線譯碼器74LS138芯片設(shè)計(jì)一位全加器，可附加門電路，要求寫出真值表、邏輯表達(dá)式，畫出邏輯電路圖。解：真值表略.邏輯表達(dá)式如下：邏輯電路圖如下： 6試

13、用最少的與非門設(shè)計(jì)實(shí)現(xiàn)一個(gè)一位十進(jìn)制數(shù)用8421BCD碼表示的四舍五入電路，當(dāng)數(shù)碼大于等于5時(shí)輸出為1，否則輸出為0。要求列出真值表、卡諾圖，寫出最簡表達(dá)式，并畫出邏輯電路圖：1直接用門電路實(shí)現(xiàn)；2用兩片3-8線譯碼器74138實(shí)現(xiàn)；3用4-1MU*及必要的門電路實(shí)現(xiàn)。解：邏輯表達(dá)式為：1；23答案略，自己做！7、由四位并行進(jìn)位加法器74LS283構(gòu)成以下圖所示電路：1當(dāng)A=0時(shí)，*3*2*1*0=0011，Y3Y2Y1Y0=0100求Z3Z2Z1Z0=，W=2當(dāng)A=1時(shí)，*3*2*1*0=1001，Y3Y2Y1Y0=0101求Z3Z2Z1Z0=，W=3寫出*(*3*2*1*0)、Y(Y3Y2

14、Y1Y0)、A與Z(Z3Z2Z1Z0)、W之間的算法公式，并指出其功能。解：1A0時(shí)： Z*Y0111； WCo0；2A1時(shí)：0100；3電路功能為有符號數(shù)求和運(yùn)算加減運(yùn)算：；8、用74283及門電路構(gòu)成一位8421 BCD碼加法器解：大于9或有進(jìn)位輸出，就加6同時(shí)輸出進(jìn)位五畫觸發(fā)器電路時(shí)序圖1、試畫出如下圖電路在輸入波形CP、及D作用下Q1及Q2的輸出波形設(shè)電路初態(tài)Q1Q2=11，且不計(jì)傳輸時(shí)延解：2、在數(shù)字系統(tǒng)設(shè)計(jì)時(shí)，常用如下左圖所示電路來檢測輸入信號的上升沿，輸入信號Din如下右圖所示，設(shè)觸發(fā)器初態(tài)為0，請畫出檢測輸出信號DECT波形。3、試對圖5所示電路在輸入波形作用下，畫出相應(yīng)的輸出

15、波形假設(shè)初態(tài)Q1Q2=00六時(shí)序邏輯電路分析與設(shè)計(jì)1、試分析如下圖的時(shí)序邏輯電路，要求：1列出驅(qū)動(dòng)方程、狀態(tài)方程2Q2、Q1、Q0狀態(tài)表，畫出狀態(tài)圖3畫出在CP脈沖作用下三個(gè)觸發(fā)器的狀態(tài)信號和Y的波形圖,設(shè)三個(gè)觸發(fā)器的初態(tài)均為0。解：1驅(qū)動(dòng)方程：J0 = K0 = 1J1 = K1 = J2 = K2 = 2狀態(tài)表Q2n Q1n Q0nQ2n+1Q1n+1Q0n+1000001001010010011011100100101101110110111111000觸發(fā)器構(gòu)成模8計(jì)數(shù)器，數(shù)據(jù)選擇器74151產(chǎn)生所需序列10001111 2、如圖6所示電路中*為控制端；試分析當(dāng)*=0和*=1時(shí)電路的邏

16、輯功能；寫出驅(qū)動(dòng)方程、狀態(tài)方程和狀態(tài)圖，并畫出當(dāng)*=1時(shí)的時(shí)序圖； (設(shè)初始狀態(tài)Q1Q0=11)。解：輸出方程和鼓勵(lì)方程：狀態(tài)方程狀態(tài)圖當(dāng)外部輸入*=0時(shí)，狀態(tài)轉(zhuǎn)移按0001101100規(guī)律變化，實(shí)現(xiàn)模4加法計(jì)數(shù)器的功能；當(dāng)*=1時(shí)，狀態(tài)轉(zhuǎn)移按0011100100規(guī)律變化，實(shí)現(xiàn)模4減法計(jì)數(shù)器的功能。所以，該電路是一個(gè)同步模4可逆計(jì)數(shù)器。*為加/減控制信號，Z為借位輸出 3、分析如題圖所示時(shí)序邏輯電路的邏輯功能，寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖和時(shí)序圖。并說明電路能否自啟動(dòng)(設(shè)初始狀態(tài)均為零)。解：略，自行分析！4、電路如題圖所示，其中RA=RB=10k,C=0.1f

17、，試問：1在Uk為高電平期間，由555定時(shí)器構(gòu)成的是什么電路，其輸出U0的頻率f0=2分析由JK觸發(fā)器FF1、FF2、FF3構(gòu)成的計(jì)數(shù)器電路，要求：寫出驅(qū)動(dòng)方程和狀態(tài)方程，列出狀態(tài)轉(zhuǎn)換表，畫出完整的狀態(tài)轉(zhuǎn)換圖；3設(shè)Q3、Q2、Q1的初態(tài)為000，Uk所加正脈沖的寬度為Tw=6/f0，脈沖過后Q3、Q2、Q1將保持在哪個(gè)狀態(tài)？解：1多諧振蕩器 f0=476Hz； 2寫出驅(qū)動(dòng)方程、狀態(tài)方程，列出狀態(tài)轉(zhuǎn)換000-100-110-111-011-001-回到100； 3Q3Q2Q1=100；4、畫出題圖a、b的狀態(tài)轉(zhuǎn)換圖，分別說明它們是幾進(jìn)制計(jì)數(shù)器。解：11進(jìn)制，12進(jìn)制，67進(jìn)制5、同步4位二進(jìn)制集

18、成計(jì)數(shù)器CT74161的常用符號和功能表如圖示1).說明圖示電路為幾進(jìn)制計(jì)數(shù)器，并畫出其主循環(huán)狀態(tài)圖；2).用反應(yīng)清零法將其構(gòu)成一個(gè)同步38進(jìn)制計(jì)數(shù)器。CRLDCLKETEPQ3 Q2Q1 Q00*0 0 0 010*D3 D2 D1 D01111計(jì)數(shù)11*0*保持11*0保持解：17進(jìn)制2先同步級聯(lián)再反應(yīng)清零，清零邏輯：CR=Q5Q2Q1(38=00100110)圖略6、給出同步十進(jìn)制集成計(jì)數(shù)器CT74160的功能表。74LS138為3線8線譯碼器； 說明題圖所示電路中CT74160構(gòu)成的是幾進(jìn)制計(jì)數(shù)器？并畫出其有效循環(huán)狀態(tài)圖；畫出在圖8給定的CP脈沖作用下輸出Y的波形圖用整體清零法將兩片CT74160構(gòu)成一個(gè)同步36進(jìn)制BCD碼計(jì)數(shù)器。解：15進(jìn)制，00000001001000110100000023先同步級聯(lián)再反應(yīng)清零，清零邏輯：CR=Q5Q4Q2Q1(0011，0110)7、在圖示電路中，Ra、Rb、R1、R2分別為四個(gè)4位移位