數(shù)字電路邏輯設(shè)計(jì)第7章

1、 第七章第七章可編程邏輯器件可編程邏輯器件 目前在數(shù)字系統(tǒng)設(shè)計(jì)中廣泛使用的可編程邏輯器件目前在數(shù)字系統(tǒng)設(shè)計(jì)中廣泛使用的可編程邏輯器件(Programmable Logic Device(Programmable Logic Device，簡(jiǎn)稱，簡(jiǎn)稱PLD)PLD)屬于屬于LSILSI中的半用戶中的半用戶定制電路。由于定制電路。由于PLDPLD具有結(jié)構(gòu)靈活、性能優(yōu)越、設(shè)計(jì)簡(jiǎn)單等特具有結(jié)構(gòu)靈活、性能優(yōu)越、設(shè)計(jì)簡(jiǎn)單等特點(diǎn)，因而在不同應(yīng)用領(lǐng)域中受到廣泛重視，是構(gòu)成數(shù)字系統(tǒng)的點(diǎn)，因而在不同應(yīng)用領(lǐng)域中受到廣泛重視，是構(gòu)成數(shù)字系統(tǒng)的理想器件。理想器件。數(shù)字系統(tǒng)中常用的大規(guī)模集成電路可分為三大類。數(shù)字系統(tǒng)中常

2、用的大規(guī)模集成電路可分為三大類。非定制電路非定制電路(Noncustom design IC)全定制電路全定制電路(Fullcustom design IC)半定制電路半定制電路(Semicustom design IC)本章知識(shí)要點(diǎn)本章知識(shí)要點(diǎn) PLDPLD概述概述 低密度低密度PLDPLD 高密度高密度PLDPLD ISP ISP技術(shù)簡(jiǎn)介技術(shù)簡(jiǎn)介7.1 PLD7.1 PLD概述概述 PLDPLD是是7070年代開始發(fā)展起來(lái)的一種新型大年代開始發(fā)展起來(lái)的一種新型大規(guī)模集成電路。一片規(guī)模集成電路。一片PLDPLD所容納的邏輯門可達(dá)數(shù)所容納的邏輯門可達(dá)數(shù)百、百、 數(shù)千甚至更多，其邏輯功能可由用戶

3、編程數(shù)千甚至更多，其邏輯功能可由用戶編程指定。指定。 PLDPLD特別適宜于構(gòu)造小批量生產(chǎn)的系統(tǒng)，或特別適宜于構(gòu)造小批量生產(chǎn)的系統(tǒng)，或在系統(tǒng)開發(fā)研制過程中使用。在系統(tǒng)開發(fā)研制過程中使用。7.1.1 PLD7.1.1 PLD的發(fā)展的發(fā)展 7070年代初期年代初期: : 第一種第一種PLDPLD器件器件-可編程只讀存儲(chǔ)器可編程只讀存儲(chǔ)器(PROM)(PROM)問世。問世。PROMPROM由一個(gè)由一個(gè)“與與”陣列和一個(gè)陣列和一個(gè)“或或”陣列組成，陣列組成，“與與”陣列是固定的，陣列是固定的，“或或”陣列是可編程的；陣列是可編程的； 7070年代中期：年代中期：出現(xiàn)了可編程邏輯陣列出現(xiàn)了可編程邏輯陣列

4、(PLA)(PLA)，PLAPLA同樣由一同樣由一個(gè)個(gè)“與與”陣列和一個(gè)陣列和一個(gè)“或或”陣列組成，但其陣列組成，但其“與與”陣列和陣列和“或或”陣列都是可編程的；陣列都是可編程的； 7070年代末期：年代末期：出現(xiàn)了可編程陣列邏輯出現(xiàn)了可編程陣列邏輯(PAL)(PAL)。PALPAL器件的器件的“與與”陣列是可編程的，而陣列是可編程的，而“或或”陣列是固定的，它有多種輸陣列是固定的，它有多種輸出和反饋結(jié)構(gòu)，因而給邏輯設(shè)計(jì)帶來(lái)了很大的靈活性。但出和反饋結(jié)構(gòu)，因而給邏輯設(shè)計(jì)帶來(lái)了很大的靈活性。但PALPAL器件器件 一般采用熔絲工藝，一旦編程后便不能改寫。一般采用熔絲工藝，一旦編程后便不能改寫。

5、 8080年代中期年代中期: : 通用陣列邏輯通用陣列邏輯(GAL)(GAL)器件問世。器件問世。 GALGAL器件采用高速電可擦器件采用高速電可擦CMOSCMOS工藝，能反復(fù)擦除和改寫。工藝，能反復(fù)擦除和改寫。特別是在結(jié)構(gòu)上采用了特別是在結(jié)構(gòu)上采用了“輸出邏輯宏單元輸出邏輯宏單元”電路，使一種型號(hào)電路，使一種型號(hào)的的GALGAL器件可以對(duì)幾十種器件可以對(duì)幾十種PALPAL器件做到全兼容。給邏輯設(shè)計(jì)者帶器件做到全兼容。給邏輯設(shè)計(jì)者帶來(lái)了更大的靈活性。來(lái)了更大的靈活性。 9090年代年代: : 產(chǎn)生了在系統(tǒng)編程產(chǎn)生了在系統(tǒng)編程(ISP)(ISP)器件。器件。 ISPISP是指用戶具有在自己設(shè)計(jì)的

6、目標(biāo)系統(tǒng)中或線路板上為是指用戶具有在自己設(shè)計(jì)的目標(biāo)系統(tǒng)中或線路板上為重構(gòu)邏輯而對(duì)邏輯器件進(jìn)行編程或反復(fù)改寫的能力。重構(gòu)邏輯而對(duì)邏輯器件進(jìn)行編程或反復(fù)改寫的能力。ISPISP器件器件為用戶提供了傳統(tǒng)的為用戶提供了傳統(tǒng)的PLDPLD技術(shù)無(wú)法達(dá)到的靈活性，帶來(lái)了極大技術(shù)無(wú)法達(dá)到的靈活性，帶來(lái)了極大的時(shí)間效益和經(jīng)濟(jì)效益，使可編程邏輯技術(shù)發(fā)生了實(shí)質(zhì)性飛躍。的時(shí)間效益和經(jīng)濟(jì)效益，使可編程邏輯技術(shù)發(fā)生了實(shí)質(zhì)性飛躍。 PLDPLD的發(fā)展和應(yīng)用，簡(jiǎn)化了數(shù)字系統(tǒng)設(shè)計(jì)過程、降低了系的發(fā)展和應(yīng)用，簡(jiǎn)化了數(shù)字系統(tǒng)設(shè)計(jì)過程、降低了系統(tǒng)的體積和成本、提高了系統(tǒng)的可靠性和保密性。從根本上改統(tǒng)的體積和成本、提高了系統(tǒng)的可靠性和

7、保密性。從根本上改變了系統(tǒng)設(shè)計(jì)方法，使各種邏輯功能的實(shí)現(xiàn)變得靈活、方便。變了系統(tǒng)設(shè)計(jì)方法，使各種邏輯功能的實(shí)現(xiàn)變得靈活、方便。 7.1.2 PLD7.1.2 PLD的一般結(jié)構(gòu)的一般結(jié)構(gòu) PLDPLD的基本組成為一個(gè)的基本組成為一個(gè)“與與”陣列和一個(gè)陣列和一個(gè)“或或”陣列，每陣列，每個(gè)或門輸出都是輸入的個(gè)或門輸出都是輸入的“與與- -或或”函數(shù)。函數(shù)。一般結(jié)構(gòu)如下：一般結(jié)構(gòu)如下： 在基本組成部分的基礎(chǔ)上，附加一些其他邏輯元件，如輸在基本組成部分的基礎(chǔ)上，附加一些其他邏輯元件，如輸入緩沖器、輸出寄存器、內(nèi)部反饋、輸出宏單元等，便可構(gòu)成入緩沖器、輸出寄存器、內(nèi)部反饋、輸出宏單元等，便可構(gòu)成各種不同的

8、各種不同的PLDPLD。87.1.3 PLD7.1.3 PLD的電路表示法的電路表示法 對(duì)于對(duì)于PLDPLD器件，用邏輯電路的一般表示法很難描述其內(nèi)部器件，用邏輯電路的一般表示法很難描述其內(nèi)部電路。為此，對(duì)描述電路。為此，對(duì)描述PLDPLD基本結(jié)構(gòu)的有關(guān)邏輯符號(hào)和規(guī)則作出基本結(jié)構(gòu)的有關(guān)邏輯符號(hào)和規(guī)則作出了某些約定。了某些約定。一一. . 與門和或門與門和或門 下圖給出了下圖給出了3 3輸入與門和輸入與門和3 3輸入或門的兩種表示法。輸入或門的兩種表示法。9二二. . 輸入緩沖器輸入緩沖器 典型輸入緩沖器的典型輸入緩沖器的PLDPLD表示表示法如右圖所示。它的兩個(gè)輸出法如右圖所示。它的兩個(gè)輸出B

9、 B、C C是其輸入是其輸入A A的原和反。的原和反。三三. . 連接方式連接方式 PLDPLD陣列交叉點(diǎn)上的三種連接方式如圖陣列交叉點(diǎn)上的三種連接方式如圖(a)(a)所示。實(shí)點(diǎn)所示。實(shí)點(diǎn)“”表示硬線連接，即固定連接；表示硬線連接，即固定連接；“”表示可編程連接；沒有表示可編程連接；沒有“” 和和“”的表示兩線不連接。如圖的表示兩線不連接。如圖(b)(b)中的輸出中的輸出F=AF=AC C。四四. . 與門不執(zhí)行任何功能時(shí)的連接表示與門不執(zhí)行任何功能時(shí)的連接表示 例如圖中，輸出為例如圖中，輸出為D D的與門連接了所有的輸入項(xiàng)，其的與門連接了所有的輸入項(xiàng)，其輸出方程為輸出方程為0BBAAD 為了

10、方便起見，用標(biāo)有為了方便起見，用標(biāo)有“”標(biāo)記的與門輸出來(lái)表示所標(biāo)記的與門輸出來(lái)表示所有輸入緩沖器輸出全部連到某一有輸入緩沖器輸出全部連到某一“與與”項(xiàng)的情況，如圖中項(xiàng)的情況，如圖中輸出輸出E E。 與上述相反，圖中輸出與上述相反，圖中輸出F F表示無(wú)任何輸入項(xiàng)與其相連，表示無(wú)任何輸入項(xiàng)與其相連，因此，該因此，該“與與”項(xiàng)總是處于項(xiàng)總是處于“浮動(dòng)浮動(dòng)”的邏輯的邏輯“1 1”。 根據(jù)根據(jù)PLDPLD中陣列和輸出結(jié)構(gòu)的不同，常用的低密度中陣列和輸出結(jié)構(gòu)的不同，常用的低密度PLDPLD有有4 4種主要類型：種主要類型： 可編程只讀存儲(chǔ)器可編程只讀存儲(chǔ)器PROMPROM 可編程邏輯陣列可編程邏輯陣列PL

11、APLA 可編程陣列邏輯可編程陣列邏輯PALPAL 通用陣列邏輯通用陣列邏輯GALGAL 下面對(duì)它們的邏輯結(jié)構(gòu)及其在邏輯設(shè)計(jì)中的應(yīng)用分別予以下面對(duì)它們的邏輯結(jié)構(gòu)及其在邏輯設(shè)計(jì)中的應(yīng)用分別予以介紹。介紹。7.2 7.2 低密度可編程邏輯器件低密度可編程邏輯器件7.2.1 7.2.1 可編程只讀存儲(chǔ)器可編程只讀存儲(chǔ)器PROMPROM 一一. . 半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器的分類 存儲(chǔ)器存儲(chǔ)器(Memory)(Memory)是數(shù)字計(jì)算機(jī)和其他數(shù)字系統(tǒng)中存放信息是數(shù)字計(jì)算機(jī)和其他數(shù)字系統(tǒng)中存放信息的重要部件。隨著大規(guī)模集成電路的發(fā)展，半導(dǎo)體存儲(chǔ)器因其的重要部件。隨著大規(guī)模集成電路的發(fā)展，半導(dǎo)體存儲(chǔ)

12、器因其具有集成度高、速度快、功耗小、價(jià)格低等優(yōu)點(diǎn)而被廣泛應(yīng)用具有集成度高、速度快、功耗小、價(jià)格低等優(yōu)點(diǎn)而被廣泛應(yīng)用于各種數(shù)字系統(tǒng)中。于各種數(shù)字系統(tǒng)中。半導(dǎo)體存儲(chǔ)器按功能可分為兩大類。半導(dǎo)體存儲(chǔ)器按功能可分為兩大類。 隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器RAM(Random Access Memory)RAM(Random Access Memory) 只讀存儲(chǔ)器只讀存儲(chǔ)器ROM(Read Only Memory)ROM(Read Only Memory)1. 1. 隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器RAMRAM RAMRAM是一種既可讀又可寫的存儲(chǔ)器，故又稱為讀寫存儲(chǔ)器。是一種既可讀又可寫的存儲(chǔ)器，故又稱為

13、讀寫存儲(chǔ)器。根據(jù)制造工藝的不同，根據(jù)制造工藝的不同，RAMRAM又可分為雙極型和又可分為雙極型和MOSMOS型兩種類型。型兩種類型。 RAMRAM的優(yōu)點(diǎn)是讀寫方便，使用靈活；缺點(diǎn)是一旦斷電，所的優(yōu)點(diǎn)是讀寫方便，使用靈活；缺點(diǎn)是一旦斷電，所存儲(chǔ)的信息便會(huì)丟失，它屬于易失性存儲(chǔ)器。存儲(chǔ)的信息便會(huì)丟失，它屬于易失性存儲(chǔ)器。 雙極型雙極型RAMRAM：工作速度高，但成本高、功耗大、集成度低，工作速度高，但成本高、功耗大、集成度低， 主要用作高速小容量存儲(chǔ)器。主要用作高速小容量存儲(chǔ)器。 MOSMOS型型RAMRAM： 功耗小、集成度高、成本低，但速度比雙極型功耗小、集成度高、成本低，但速度比雙極型 RA

14、MRAM低低, ,適宜于構(gòu)造大容量存儲(chǔ)器。適宜于構(gòu)造大容量存儲(chǔ)器。 MOSMOS型型RAMRAM又可進(jìn)一步分為靜態(tài)又可進(jìn)一步分為靜態(tài)RAM(SRAM)RAM(SRAM)和動(dòng)和動(dòng)RAM(DRAM) RAM(DRAM) 兩種，相比之下兩種，相比之下DRAMDRAM的集成度更高。的集成度更高。2.2.只讀存儲(chǔ)器只讀存儲(chǔ)器ROMROM 只讀存儲(chǔ)器只讀存儲(chǔ)器ROMROM是一種在正常工作時(shí)只能讀出、不能寫入的是一種在正常工作時(shí)只能讀出、不能寫入的存儲(chǔ)器。通常用來(lái)存放那些固定不變的信息。只讀存儲(chǔ)器存入數(shù)存儲(chǔ)器。通常用來(lái)存放那些固定不變的信息。只讀存儲(chǔ)器存入數(shù)據(jù)的過程通常稱為編程。據(jù)的過程通常稱為編程。 只讀

15、存儲(chǔ)器只讀存儲(chǔ)器ROMROM屬于非易失性存儲(chǔ)器，即使切斷電源，屬于非易失性存儲(chǔ)器，即使切斷電源，ROMROM中的信息也不會(huì)丟失，因而在數(shù)字系統(tǒng)中獲得廣泛應(yīng)用。中的信息也不會(huì)丟失，因而在數(shù)字系統(tǒng)中獲得廣泛應(yīng)用。 根據(jù)工藝和編程方法的不同，可分為兩類。根據(jù)工藝和編程方法的不同，可分為兩類。 掩膜編程掩膜編程ROMROM（簡(jiǎn)稱（簡(jiǎn)稱MROMMROM）：）：存放的內(nèi)容是由生產(chǎn)廠家在芯存放的內(nèi)容是由生產(chǎn)廠家在芯片制造時(shí)利用掩膜技術(shù)寫入的。優(yōu)點(diǎn)是可靠性高，集成度高，片制造時(shí)利用掩膜技術(shù)寫入的。優(yōu)點(diǎn)是可靠性高，集成度高，批量生產(chǎn)時(shí)價(jià)格便宜；缺點(diǎn)是用戶不能重寫或改寫，不靈活。批量生產(chǎn)時(shí)價(jià)格便宜；缺點(diǎn)是用戶不能

16、重寫或改寫，不靈活。 用戶可編程用戶可編程ROMROM（簡(jiǎn)稱（簡(jiǎn)稱PROMPROM）：）：存放的內(nèi)容是由用戶根據(jù)需存放的內(nèi)容是由用戶根據(jù)需要在編程設(shè)備上寫入的。優(yōu)點(diǎn)是使用靈活方便，適宜于用來(lái)實(shí)要在編程設(shè)備上寫入的。優(yōu)點(diǎn)是使用靈活方便，適宜于用來(lái)實(shí)現(xiàn)各種邏輯功能?，F(xiàn)各種邏輯功能。二二. . 可編程可編程ROMROM的結(jié)構(gòu)的結(jié)構(gòu)PROMPROM的邏輯結(jié)構(gòu)的邏輯結(jié)構(gòu) PROMPROM的結(jié)構(gòu)框圖如下圖所示，它主要由地址譯碼器和存的結(jié)構(gòu)框圖如下圖所示，它主要由地址譯碼器和存儲(chǔ)體兩大部分組成。儲(chǔ)體兩大部分組成。 容量：容量：將一個(gè)將一個(gè)n n位地址輸入和位地址輸入和m m位數(shù)據(jù)輸出的位數(shù)據(jù)輸出的PROMP

17、ROM的的存儲(chǔ)容量表示為存儲(chǔ)容量表示為2 2n nm(m(位位) )，意味著存儲(chǔ)體中有，意味著存儲(chǔ)體中有2 2n nm m個(gè)存?zhèn)€存儲(chǔ)元，每個(gè)存儲(chǔ)元的狀態(tài)代表一位二進(jìn)制代碼。儲(chǔ)元，每個(gè)存儲(chǔ)元的狀態(tài)代表一位二進(jìn)制代碼。存儲(chǔ)體的結(jié)構(gòu)示意圖如下：存儲(chǔ)體的結(jié)構(gòu)示意圖如下： 從邏輯器件的角度理解，從邏輯器件的角度理解，PROMPROM是由一個(gè)固定連接的與門陣是由一個(gè)固定連接的與門陣列和一個(gè)可編程連接的或門陣列所構(gòu)成的組合邏輯電路。例如，列和一個(gè)可編程連接的或門陣列所構(gòu)成的組合邏輯電路。例如，一個(gè)一個(gè)8 83(83(8與門與門3 3或門或門)PROM)PROM的邏輯結(jié)構(gòu)圖如下。的邏輯結(jié)構(gòu)圖如下。 圖中，與門

18、陣圖中，與門陣列構(gòu)成一個(gè)列構(gòu)成一個(gè)3 3變量變量全譯碼器，即全譯碼器，即8 8個(gè)個(gè)與門產(chǎn)生與門產(chǎn)生3 3變量的變量的8 8個(gè)最小項(xiàng)；或門陣個(gè)最小項(xiàng)；或門陣列的列的3 3個(gè)或門用來(lái)個(gè)或門用來(lái)將相應(yīng)的最小項(xiàng)相將相應(yīng)的最小項(xiàng)相“或或”構(gòu)成構(gòu)成3 3個(gè)指?jìng)€(gè)指定的邏輯函數(shù)。定的邏輯函數(shù)。 為了為了PROMPROM設(shè)計(jì)的方便，通常將邏輯結(jié)構(gòu)圖簡(jiǎn)化為設(shè)計(jì)的方便，通常將邏輯結(jié)構(gòu)圖簡(jiǎn)化為陣列邏輯陣列邏輯圖圖，簡(jiǎn)稱，簡(jiǎn)稱陣列圖陣列圖。畫陣列圖時(shí)，將。畫陣列圖時(shí)，將PROMPROM中的每個(gè)與門和或門都中的每個(gè)與門和或門都簡(jiǎn)化成一根線。上圖的陣列邏輯圖如下圖所示。簡(jiǎn)化成一根線。上圖的陣列邏輯圖如下圖所示。 圖中虛線上

19、面圖中虛線上面6 6根水平線分別表示輸根水平線分別表示輸入線入線A A、 、B B、 、C C 、 。與門陣列。與門陣列的的8 8根垂直線代表根垂直線代表8 8個(gè)個(gè)與門，或門陣列中標(biāo)與門，或門陣列中標(biāo)有有D D2 2、D D1 1、D D0 0的的3 3根水根水平線表示平線表示3 3個(gè)或門。個(gè)或門。ABC三三. PROM. PROM的類型的類型 根據(jù)存儲(chǔ)元電路構(gòu)造的不同，根據(jù)存儲(chǔ)元電路構(gòu)造的不同，PROMPROM有如下幾種常用的類型。有如下幾種常用的類型。 (1) (1) 一次編程的一次編程的ROM(PROM)ROM(PROM) 廠家將所有存儲(chǔ)元加工成同一狀態(tài)廠家將所有存儲(chǔ)元加工成同一狀態(tài)“0

20、”(或或“1”)，用戶，用戶可通過編程將某些存儲(chǔ)元的狀態(tài)改變成另一狀態(tài)可通過編程將某些存儲(chǔ)元的狀態(tài)改變成另一狀態(tài)“1”(或或“0”)。這種編程只能進(jìn)行一次，一旦編程完畢，其內(nèi)容便。這種編程只能進(jìn)行一次，一旦編程完畢，其內(nèi)容便不能再改變不能再改變。 例如，雙極型例如，雙極型PROMPROM有兩種電路結(jié)構(gòu)，一種是熔絲燒斷有兩種電路結(jié)構(gòu)，一種是熔絲燒斷型型PROMPROM，另一種是，另一種是PNPN結(jié)擊穿型結(jié)擊穿型PROMPROM。 (2) (2) 可抹可編程可抹可編程ROM(EPROM)ROM(EPROM) EPROMEPROM不僅可由用戶編程存放指定的信息，而且可由用戶不僅可由用戶編程存放指定的

21、信息，而且可由用戶通過專用的紫外線燈照射芯片上的受光窗口，將原存儲(chǔ)內(nèi)容通過專用的紫外線燈照射芯片上的受光窗口，將原存儲(chǔ)內(nèi)容抹去，再寫入新的內(nèi)容。這一特性是由抹去，再寫入新的內(nèi)容。這一特性是由EPROMEPROM中存儲(chǔ)元的電路中存儲(chǔ)元的電路結(jié)構(gòu)決定的。結(jié)構(gòu)決定的。 EPROMEPROM的存儲(chǔ)元通常采用的存儲(chǔ)元通常采用浮柵雪崩注入浮柵雪崩注入MOSMOS電路，簡(jiǎn)稱電路，簡(jiǎn)稱FAMOSFAMOS管，管，或者或者疊柵雪崩注入疊柵雪崩注入MOSMOS電路，簡(jiǎn)稱電路，簡(jiǎn)稱SIMOSSIMOS管管。FAMOSFAMOS管管的柵極全部被二氧化硅絕緣層包著，沒有引出線，如懸浮狀，的柵極全部被二氧化硅絕緣層包著，

22、沒有引出線，如懸浮狀，所以稱作所以稱作“浮柵浮柵”。(3) (3) 電可抹可編程電可抹可編程ROM(EEPROM)ROM(EEPROM) EEPROMEEPROM的結(jié)構(gòu)與的結(jié)構(gòu)與EPROMEPROM相似，但相似，但EEPROMEEPROM在浮柵上增加了一在浮柵上增加了一個(gè)遂道二極管，編程時(shí)可使電荷通過它流向浮柵，而擦除時(shí)個(gè)遂道二極管，編程時(shí)可使電荷通過它流向浮柵，而擦除時(shí)可使電荷通過它流走，即擦除和編程均用電完成?？墒闺姾赏ㄟ^它流走，即擦除和編程均用電完成。這種器件這種器件不僅工作電流小、擦除速度快，而且允許改寫的次數(shù)大大高不僅工作電流小、擦除速度快，而且允許改寫的次數(shù)大大高于于EPROMEP

23、ROM，一般允許改寫，一般允許改寫100100次次10001000次次 。目前，。目前，EPROMEPROM和和EEPROMEEPROM的應(yīng)用均十分廣泛。的應(yīng)用均十分廣泛。(4) (4) 快閃存儲(chǔ)器快閃存儲(chǔ)器(Flash Memory) (Flash Memory) 快閃存儲(chǔ)器是新一代用電信號(hào)擦除的可編程快閃存儲(chǔ)器是新一代用電信號(hào)擦除的可編程ROM,ROM,它既吸收了它既吸收了EPROMEPROM結(jié)構(gòu)簡(jiǎn)單、編程可靠的優(yōu)點(diǎn)，又具有結(jié)構(gòu)簡(jiǎn)單、編程可靠的優(yōu)點(diǎn)，又具有EEPROMEEPROM用隧道效應(yīng)擦用隧道效應(yīng)擦除的快速性，而且集成度可以很高。除的快速性，而且集成度可以很高。 快閃存儲(chǔ)器自問世以來(lái)，

24、以其集成度高、容量大、成本低快閃存儲(chǔ)器自問世以來(lái)，以其集成度高、容量大、成本低和使用方便等優(yōu)點(diǎn)而備受歡迎，其應(yīng)用越來(lái)越廣泛。和使用方便等優(yōu)點(diǎn)而備受歡迎，其應(yīng)用越來(lái)越廣泛。 四四 . PROM. PROM應(yīng)用舉例應(yīng)用舉例 由于由于PROMPROM是由一個(gè)固定連接的是由一個(gè)固定連接的“與與”陣列和一個(gè)可編程連陣列和一個(gè)可編程連接的接的“或或”陣列組成，所以，用戶只要改變陣列組成，所以，用戶只要改變“或或”陣列上連接陣列上連接點(diǎn)的數(shù)量和位置，就可以在輸出端形成由輸入變量點(diǎn)的數(shù)量和位置，就可以在輸出端形成由輸入變量“最小項(xiàng)之最小項(xiàng)之和和”表示的任何一種邏輯函數(shù)。表示的任何一種邏輯函數(shù)。 采用采用PRO

25、MPROM進(jìn)行邏輯設(shè)計(jì)時(shí)，只需首先根據(jù)邏輯要求列出真進(jìn)行邏輯設(shè)計(jì)時(shí)，只需首先根據(jù)邏輯要求列出真值表，把真值表的輸入作為值表，把真值表的輸入作為PROMPROM的輸入，然后根據(jù)邏輯函數(shù)值的輸入，然后根據(jù)邏輯函數(shù)值確定對(duì)確定對(duì)PROMPROM“或或”陣列進(jìn)行編程的代碼，畫出相應(yīng)的陣列圖即陣列進(jìn)行編程的代碼，畫出相應(yīng)的陣列圖即可。可。 例例1 1 用用PROMPROM設(shè)計(jì)一個(gè)代碼轉(zhuǎn)換電路，將設(shè)計(jì)一個(gè)代碼轉(zhuǎn)換電路，將4 4位二進(jìn)制碼轉(zhuǎn)換位二進(jìn)制碼轉(zhuǎn)換為為GrayGray碼。碼。 解解 設(shè)設(shè)4 4位二進(jìn)制碼為位二進(jìn)制碼為B B3 3、B B2 2、B B1 1、B B0 0，4 4位位GrayGray碼

26、為碼為G G3 3、G G2 2、G G1 1、G G0 0，其真值表如下表所示。，其真值表如下表所示。二進(jìn)制碼二進(jìn)制碼B3 B2 B1 B0G3 G2 G1 G0B3 B2 B1 B0G3 G2 G1 G0GrayGray碼碼二進(jìn)制碼二進(jìn)制碼GrayGray碼碼0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 00 0 0 10 0 1 10 0 1 00 1 1 00 1 1 10 1 0 10 1 0 0

27、1 1 0 01 1 0 11 1 1 11 1 1 01 0 1 01 0 1 11 0 0 11 0 0 0 將將4 4位二進(jìn)制碼作為位二進(jìn)制碼作為PROMPROM的輸入，的輸入，GrayGray碼作為碼作為PROMPROM的輸出，的輸出，可選容量為可選容量為2 24 44 4的的PROMPROM實(shí)現(xiàn)給定功能。根據(jù)真值表可畫出該實(shí)現(xiàn)給定功能。根據(jù)真值表可畫出該電路的陣列圖如下圖所示。電路的陣列圖如下圖所示。 注注: : 圖中標(biāo)圖中標(biāo)“” 處代表處代表“1 1”，否則代表，否則代表“0 0”。 例例2 2 用用PROMPROM設(shè)計(jì)一個(gè)設(shè)計(jì)一個(gè)發(fā)生器，其輸入為發(fā)生器，其輸入為4 4 位二進(jìn)制碼

28、，位二進(jìn)制碼，輸出為輸出為84218421碼。該電路串行地產(chǎn)生常數(shù)碼。該電路串行地產(chǎn)生常數(shù)，取小數(shù)點(diǎn)后，取小數(shù)點(diǎn)后1515位數(shù)位數(shù)字，即字，即=3.141592653589793=3.141592653589793。 解解 根據(jù)題意，可用一個(gè)根據(jù)題意，可用一個(gè)4 4位同步計(jì)數(shù)器控制位同步計(jì)數(shù)器控制PROMPROM的地址的地址輸入端，使其地址碼按輸入端，使其地址碼按4 4位二進(jìn)制碼遞增的順序進(jìn)行周期性地位二進(jìn)制碼遞增的順序進(jìn)行周期性地變化，以便對(duì)所有存儲(chǔ)單元逐個(gè)進(jìn)行訪問，變化，以便對(duì)所有存儲(chǔ)單元逐個(gè)進(jìn)行訪問，存儲(chǔ)單元中依次存存儲(chǔ)單元中依次存放放的值，輸出則為的值，輸出則為的的84218421碼。

29、碼。結(jié)構(gòu)框圖如下：結(jié)構(gòu)框圖如下：PROMPROM的輸入輸出關(guān)系如下表所示：的輸入輸出關(guān)系如下表所示：計(jì)數(shù)器狀態(tài)計(jì)數(shù)器狀態(tài)QDQCQBQA8421碼碼B8B4B2B1計(jì)數(shù)器狀態(tài)計(jì)數(shù)器狀態(tài)QDQCQBQA8421碼碼B8B4B2B10 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 10 0 1 10 0 0 10 1 0 00 0 0 10 1 0 11 0 0 10 0 1 00 1 1 0314159261 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 1 0 10 0

30、 1 10 1 0 11 0 0 01 0 0 10 1 1 11 0 0 10 0 1 153589793 根據(jù)上表可畫出根據(jù)上表可畫出發(fā)生器的發(fā)生器的PROMPROM陣列圖如下圖所示。陣列圖如下圖所示。7.2.2 7.2.2 可編程邏輯陣列可編程邏輯陣列PLAPLA 從實(shí)現(xiàn)邏輯函數(shù)的角度看，對(duì)于大多數(shù)邏輯函數(shù)而言，并從實(shí)現(xiàn)邏輯函數(shù)的角度看，對(duì)于大多數(shù)邏輯函數(shù)而言，并不需要使用全部最小項(xiàng)，尤其對(duì)于包含約束條件的邏輯函數(shù)，不需要使用全部最小項(xiàng)，尤其對(duì)于包含約束條件的邏輯函數(shù)，許多最小項(xiàng)是不可能出現(xiàn)的。由于許多最小項(xiàng)是不可能出現(xiàn)的。由于PROMPROM的的“與與” 陣列固定地陣列固定地產(chǎn)生產(chǎn)生n

31、 n個(gè)輸入變量的全部最小項(xiàng)。因此，個(gè)輸入變量的全部最小項(xiàng)。因此，PROMPROM的的“與與”陣列沒陣列沒有獲得充分利用，使得芯片面積造成浪費(fèi)。有獲得充分利用，使得芯片面積造成浪費(fèi)。 為了克服為了克服PROMPROM的不足，產(chǎn)生了一種的不足，產(chǎn)生了一種“與與”陣列和陣列和“或或”陣陣列均可編程的邏輯器件，即可編程邏輯陣列列均可編程的邏輯器件，即可編程邏輯陣列PLA(Programmable PLA(Programmable Logic Array)Logic Array)。 一一. PLA. PLA邏輯結(jié)構(gòu)邏輯結(jié)構(gòu) 由一個(gè)由一個(gè)“與與”陣列和一個(gè)陣列和一個(gè)“或或”陣列構(gòu)成，陣列構(gòu)成，“與與”陣列

32、陣列和和“或或”陣列都是可編程的。陣列都是可編程的。 一個(gè)具有一個(gè)具有3 3個(gè)輸入變量、可提供個(gè)輸入變量、可提供6 6個(gè)個(gè)“與與”項(xiàng)、產(chǎn)生項(xiàng)、產(chǎn)生3 3個(gè)輸個(gè)輸出函數(shù)的出函數(shù)的PLAPLA邏輯結(jié)構(gòu)圖及其相應(yīng)陣列圖如下圖所示。邏輯結(jié)構(gòu)圖及其相應(yīng)陣列圖如下圖所示。 在在PLAPLA中，中，n n個(gè)輸入變量的個(gè)輸入變量的“與與”陣列通過編程提供需要陣列通過編程提供需要的的P P個(gè)個(gè)“與與”項(xiàng)，項(xiàng)，“或或”陣列通過編程形成陣列通過編程形成“與與- -或或”函數(shù)式。函數(shù)式。由由PLAPLA實(shí)現(xiàn)的函數(shù)式是最簡(jiǎn)實(shí)現(xiàn)的函數(shù)式是最簡(jiǎn)“與與- -或或”表達(dá)式。表達(dá)式。 PLAPLA的存儲(chǔ)容量不僅與輸入變量個(gè)數(shù)和輸

33、出端個(gè)數(shù)有關(guān)，而的存儲(chǔ)容量不僅與輸入變量個(gè)數(shù)和輸出端個(gè)數(shù)有關(guān)，而且還和它的且還和它的“與與”項(xiàng)數(shù)項(xiàng)數(shù)( (即與門數(shù)即與門數(shù)) )有關(guān)，有關(guān)，存儲(chǔ)容量用輸入變量數(shù)存儲(chǔ)容量用輸入變量數(shù)(n)(n)、與項(xiàng)數(shù)、與項(xiàng)數(shù)(p)(p)、輸出端數(shù)、輸出端數(shù)(m)(m)來(lái)表示。來(lái)表示。 前面所示前面所示PLAPLA的容量為的容量為3 36 63 3。目前常見的有容量為。目前常見的有容量為161648488 8和和141496968 8等等PLAPLA器件。器件。二二. . 應(yīng)用舉例應(yīng)用舉例 采用采用PLAPLA進(jìn)行邏輯設(shè)計(jì)，可以十分有效地實(shí)現(xiàn)各種邏輯功能。進(jìn)行邏輯設(shè)計(jì)，可以十分有效地實(shí)現(xiàn)各種邏輯功能。相對(duì)相對(duì)P

34、ROMPROM而言，而言，PLAPLA更靈活、更經(jīng)濟(jì)、結(jié)構(gòu)更簡(jiǎn)單。更靈活、更經(jīng)濟(jì)、結(jié)構(gòu)更簡(jiǎn)單。 用用PLAPLA設(shè)計(jì)組合邏輯電路時(shí)，一般分為兩步：設(shè)計(jì)組合邏輯電路時(shí)，一般分為兩步： 將給定問題的邏輯函數(shù)按多輸出邏輯函數(shù)的化簡(jiǎn)方法簡(jiǎn)將給定問題的邏輯函數(shù)按多輸出邏輯函數(shù)的化簡(jiǎn)方法簡(jiǎn)化成化成最簡(jiǎn)最簡(jiǎn)“與與- -或或”表達(dá)式表達(dá)式； 根據(jù)最簡(jiǎn)表達(dá)式中的不同根據(jù)最簡(jiǎn)表達(dá)式中的不同“與項(xiàng)與項(xiàng)” 以及各函數(shù)最簡(jiǎn)以及各函數(shù)最簡(jiǎn)“與與- -或或”表達(dá)式表達(dá)式 確定確定“與與”陣列和陣列和“或或”陣列，并畫出陣列邏輯陣列，并畫出陣列邏輯圖。圖。 例例 用用PLAPLA設(shè)計(jì)一個(gè)代碼轉(zhuǎn)換電路，將一位十進(jìn)制數(shù)的設(shè)計(jì)一個(gè)

35、代碼轉(zhuǎn)換電路，將一位十進(jìn)制數(shù)的84218421碼轉(zhuǎn)換成余碼轉(zhuǎn)換成余3 3碼。碼。 解解 設(shè)設(shè)ABCD-ABCD-表示表示84218421碼，碼，WXYZ-WXYZ-表示余表示余3 3碼，可碼，可列出轉(zhuǎn)換電路的真值表如下表所示。列出轉(zhuǎn)換電路的真值表如下表所示。8421碼碼A B C D余余3碼碼W X Y Z8421碼碼A B C D余余3碼碼W X Y Z0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 10 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 0 01

36、0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11 0 1 11 1 0 0d d d dd d d dd d d dd d d dd d d dd d d d 根據(jù)真值表寫出函數(shù)表達(dá)式，并按照多輸出函數(shù)化簡(jiǎn)法則根據(jù)真值表寫出函數(shù)表達(dá)式，并按照多輸出函數(shù)化簡(jiǎn)法則用卡諾圖進(jìn)行化簡(jiǎn)，可得到最簡(jiǎn)用卡諾圖進(jìn)行化簡(jiǎn)，可得到最簡(jiǎn)“與與- -或或”表達(dá)式如下：表達(dá)式如下：DZDCCDYDCBDBCBXBDBCAW 由此可見，全部輸由此可見，全部輸出函數(shù)只包含出函數(shù)只包含9 9個(gè)不同個(gè)不同“與與”項(xiàng)，所以，該代項(xiàng)，所以，該代碼轉(zhuǎn)換電路可用一個(gè)容碼轉(zhuǎn)換電路可用一個(gè)容

37、量為量為4 4 9 94 4的的PLAPLA實(shí)現(xiàn)，實(shí)現(xiàn)，其陣列圖如圖所示。其陣列圖如圖所示。7.2.3 7.2.3 可編程陣列邏輯可編程陣列邏輯PALPAL PAL(Programmable Array Logic)PAL(Programmable Array Logic)是在是在PROMPROM和和PLAPLA的基礎(chǔ)上發(fā)展起來(lái)的一種可編程邏輯器件。它相對(duì)于的基礎(chǔ)上發(fā)展起來(lái)的一種可編程邏輯器件。它相對(duì)于PROMPROM而言，使用更靈活，且易于完成多種邏輯功能，而言，使用更靈活，且易于完成多種邏輯功能，同時(shí)又比同時(shí)又比PLAPLA工藝簡(jiǎn)單，易于實(shí)現(xiàn)。工藝簡(jiǎn)單，易于實(shí)現(xiàn)。 PALPAL由由一個(gè)可編

38、程的一個(gè)可編程的“與與”陣列和一個(gè)固定連接的陣列和一個(gè)固定連接的“或或”陣列組成。陣列組成。圖圖 (a)(a)給出了一個(gè)三給出了一個(gè)三 輸入三輸出輸入三輸出PALPAL的邏輯結(jié)構(gòu)圖，的邏輯結(jié)構(gòu)圖，通常將其表示成圖通常將其表示成圖 (b)(b)所示形式。所示形式。一一. PAL. PAL的邏輯結(jié)構(gòu)的邏輯結(jié)構(gòu) PALPAL每個(gè)輸出包含的每個(gè)輸出包含的“與與”項(xiàng)數(shù)目是由固定連接的項(xiàng)數(shù)目是由固定連接的“或或”陣列提供的。一般陣列提供的。一般PALPAL器件可為每個(gè)輸出提供器件可為每個(gè)輸出提供8 8個(gè)個(gè)“與與”項(xiàng)，使項(xiàng)，使用這種器件能很好地完成各種常用邏輯電路的設(shè)計(jì)。用這種器件能很好地完成各種常用邏輯電

39、路的設(shè)計(jì)。 PALPAL器件的結(jié)構(gòu)器件的結(jié)構(gòu)( (包括輸入、輸出、包括輸入、輸出、“與與”項(xiàng)數(shù)目項(xiàng)數(shù)目) )是由生是由生產(chǎn)廠家固定的。產(chǎn)廠家固定的。 從從PALPAL問世至今，大約已生產(chǎn)出幾十種不同的產(chǎn)品，按其問世至今，大約已生產(chǎn)出幾十種不同的產(chǎn)品，按其輸出和反饋結(jié)構(gòu)，輸出和反饋結(jié)構(gòu)，大致可將其分為大致可將其分為5 5種基本類型。種基本類型。(1) (1) 專用輸出的基本門陣列結(jié)構(gòu)專用輸出的基本門陣列結(jié)構(gòu) 這種結(jié)構(gòu)類型適用于實(shí)現(xiàn)組合邏輯函數(shù)。典型產(chǎn)品有這種結(jié)構(gòu)類型適用于實(shí)現(xiàn)組合邏輯函數(shù)。典型產(chǎn)品有PAL10H8PAL10H8(10(10個(gè)輸入，個(gè)輸入，8 8個(gè)輸出，輸出高電平有效個(gè)輸出，輸出高

40、電平有效) )，PAL12L6PAL12L6(12(12個(gè)輸入，個(gè)輸入，6 6個(gè)輸出，輸出低電平有效個(gè)輸出，輸出低電平有效) )等。等。二二. PAL. PAL的基本類型的基本類型 (2) (2) 帶反饋的可編程帶反饋的可編程I/OI/O結(jié)構(gòu)結(jié)構(gòu) 帶反饋的可編程帶反饋的可編程I/OI/O結(jié)構(gòu)，通常又稱為異步可編程結(jié)構(gòu)，通常又稱為異步可編程I/OI/O結(jié)構(gòu)。該類結(jié)構(gòu)。該類PALPAL器件典型產(chǎn)品有器件典型產(chǎn)品有PAL16L8PAL16L8(10 (10 個(gè)輸入，個(gè)輸入，8 8個(gè)輸出，個(gè)輸出，6 6個(gè)反饋輸入個(gè)反饋輸入) )以及以及PAL20L10PAL20L10(12(12個(gè)輸入，個(gè)輸入，101

41、0個(gè)個(gè)輸出，輸出，8 8個(gè)反饋輸入個(gè)反饋輸入) )。(3) (3) 帶反饋的寄存器輸出結(jié)構(gòu)帶反饋的寄存器輸出結(jié)構(gòu) 帶反饋的寄存器輸出結(jié)構(gòu)使帶反饋的寄存器輸出結(jié)構(gòu)使PALPAL構(gòu)成了典型的時(shí)序網(wǎng)構(gòu)成了典型的時(shí)序網(wǎng)絡(luò)結(jié)構(gòu)。該類器件的典型產(chǎn)品有絡(luò)結(jié)構(gòu)。該類器件的典型產(chǎn)品有PAL16R8PAL16R8(8(8個(gè)輸入、個(gè)輸入、8 8個(gè)個(gè)寄存器輸出、寄存器輸出、8 8個(gè)反饋輸入、個(gè)反饋輸入、1 1個(gè)公共時(shí)鐘和個(gè)公共時(shí)鐘和1 1個(gè)公共選個(gè)公共選通通) )。 (4) (4) 加加“異或異或”、帶反饋的寄存器輸出結(jié)構(gòu)、帶反饋的寄存器輸出結(jié)構(gòu) 這種結(jié)構(gòu)是在帶反饋寄存器輸出結(jié)構(gòu)的基礎(chǔ)上增加了這種結(jié)構(gòu)是在帶反饋寄存器

42、輸出結(jié)構(gòu)的基礎(chǔ)上增加了一個(gè)異或門，該類電路的典型產(chǎn)品有一個(gè)異或門，該類電路的典型產(chǎn)品有PAL16RP8 PAL16RP8 (8(8個(gè)輸入，個(gè)輸入，8 8個(gè)寄存器輸出，個(gè)寄存器輸出，8 8個(gè)反饋輸入個(gè)反饋輸入) )。(5) (5) 算術(shù)選通反饋結(jié)構(gòu)算術(shù)選通反饋結(jié)構(gòu) 算術(shù)算術(shù)PALPAL是在綜合前幾種是在綜合前幾種PALPAL結(jié)構(gòu)特點(diǎn)的基礎(chǔ)上，增加結(jié)構(gòu)特點(diǎn)的基礎(chǔ)上，增加了反饋選通電路，使之能實(shí)現(xiàn)多種算術(shù)運(yùn)算功能。算術(shù)了反饋選通電路，使之能實(shí)現(xiàn)多種算術(shù)運(yùn)算功能。算術(shù)PALPAL的典型產(chǎn)品有的典型產(chǎn)品有PAL16A4PAL16A4(8(8個(gè)輸入、個(gè)輸入、4 4個(gè)寄存器輸出、個(gè)寄存器輸出、4 4個(gè)個(gè)可編

43、程可編程I/OI/O輸出、輸出、4 4個(gè)反饋輸入、個(gè)反饋輸入、4 4個(gè)算術(shù)選通反饋輸入個(gè)算術(shù)選通反饋輸入) )。7.2.4 7.2.4 通用陣列邏輯通用陣列邏輯GALGAL GAL(Generic Array Logic)GAL(Generic Array Logic)器件是器件是19851985年問世的一種年問世的一種新的新的PLDPLD器件。它是在器件。它是在PALPAL器件的基礎(chǔ)上綜合了器件的基礎(chǔ)上綜合了E E2 2PROMPROM和和CMOSCMOS技術(shù)發(fā)展起來(lái)的一種新型技術(shù)。技術(shù)發(fā)展起來(lái)的一種新型技術(shù)。 GALGAL器件具有器件具有PALPAL器件所沒有的可擦除、可重寫及結(jié)構(gòu)器件所沒

44、有的可擦除、可重寫及結(jié)構(gòu)可組態(tài)等特點(diǎn)。這些特點(diǎn)形成了器件的可測(cè)試性和高可靠可組態(tài)等特點(diǎn)。這些特點(diǎn)形成了器件的可測(cè)試性和高可靠性，且具有更大的靈活性。性，且具有更大的靈活性。一一. GAL. GAL的基本邏輯結(jié)構(gòu)的基本邏輯結(jié)構(gòu) GALGAL除一個(gè)可編程的除一個(gè)可編程的“與與”陣列和一個(gè)固定連接的陣列和一個(gè)固定連接的“或或”陣列之外，在陣列之外，在每一個(gè)輸出端都集成有一個(gè)輸出邏輯宏單元每一個(gè)輸出端都集成有一個(gè)輸出邏輯宏單元OLMCOLMC(Output Logic Macro Cell)(Output Logic Macro Cell)，允許使用者定義每個(gè)輸，允許使用者定義每個(gè)輸出的結(jié)構(gòu)和功能。典

45、型產(chǎn)品有出的結(jié)構(gòu)和功能。典型產(chǎn)品有GAL16V8GAL16V8。 GAL16V8 GAL16V8的基本組成的基本組成 GAL16V8GAL16V8芯片是一種具有芯片是一種具有8 8個(gè)固定輸入引腳、最多可達(dá)個(gè)固定輸入引腳、最多可達(dá)1616個(gè)輸入引腳，個(gè)輸入引腳，8 8個(gè)輸出引腳，輸出可編程的個(gè)輸出引腳，輸出可編程的GALGAL。 組成組成: : 由由8 8個(gè)輸入緩沖器、個(gè)輸入緩沖器、8 8個(gè)反饋輸入緩沖器、個(gè)反饋輸入緩沖器、8 8個(gè)輸出個(gè)輸出邏輯宏單元邏輯宏單元OLMCOLMC，8 8個(gè)輸出三態(tài)緩沖器、個(gè)輸出三態(tài)緩沖器、“與與”陣列以及系統(tǒng)陣列以及系統(tǒng)時(shí)鐘、輸出選通信號(hào)等組成。時(shí)鐘、輸出選通信號(hào)

46、等組成。 其中，其中，“與與”陣列包含陣列包含3232列列和和6464行行，3232列表示列表示8 8個(gè)輸入個(gè)輸入的的原變量和反變量及原變量和反變量及8 8個(gè)輸出反饋信號(hào)個(gè)輸出反饋信號(hào)的原變量和反變量；的原變量和反變量；6464行行表示表示“與與”陣列可產(chǎn)生陣列可產(chǎn)生6464個(gè)個(gè)“與與”項(xiàng)項(xiàng)，對(duì)應(yīng)對(duì)應(yīng)8 8個(gè)輸出個(gè)輸出，每個(gè)輸，每個(gè)輸出包括出包括8 8個(gè)個(gè)“與與”項(xiàng)。項(xiàng)。42 二二. . 輸出邏輯宏單元輸出邏輯宏單元OLMCOLMC OLMCOLMC由一個(gè)由一個(gè)8 8輸入或門、極性選擇異或門、輸入或門、極性選擇異或門、D D觸發(fā)器、觸發(fā)器、4 4個(gè)多路選擇器個(gè)多路選擇器等組成。其結(jié)構(gòu)如下圖所示

47、。等組成。其結(jié)構(gòu)如下圖所示。與項(xiàng)選擇與項(xiàng)選擇 MUXMUX輸出允許輸出允許 控制控制MUXMUX輸出選擇輸出選擇 MUXMUX反饋選擇反饋選擇 MUXMUX圖中各部件功能如下圖中各部件功能如下: : 或門：或門：每個(gè)輸入對(duì)應(yīng)一每個(gè)輸入對(duì)應(yīng)一個(gè)來(lái)自個(gè)來(lái)自“與與”陣列的陣列的“與與”項(xiàng)，輸出形成項(xiàng)，輸出形成“與與- -或或”函數(shù)表達(dá)式。函數(shù)表達(dá)式。 異或門：異或門：異或門由控制變量異或門由控制變量XOR(n)(XOR(n)(其中其中n n為為OLMCOLMC輸出引腳號(hào)輸出引腳號(hào)) )控制輸出信號(hào)的極性選擇。控制輸出信號(hào)的極性選擇。 當(dāng)當(dāng)XOR(n)=XOR(n)=“0 0”時(shí)，異或門的輸出與輸入相

48、同；時(shí)，異或門的輸出與輸入相同； 當(dāng)當(dāng)XOR(n)=XOR(n)=“1 1”時(shí)，異或門的輸出與輸入相反。時(shí)，異或門的輸出與輸入相反。 44多路選擇器多路選擇器 “與與”項(xiàng)選擇多路選擇器項(xiàng)選擇多路選擇器PTMUXPTMUX：用于控制或門的第一個(gè)用于控制或門的第一個(gè)“與與”項(xiàng)。來(lái)自項(xiàng)。來(lái)自“與與”陣列的陣列的8 8個(gè)個(gè)“與與”項(xiàng)當(dāng)中有項(xiàng)當(dāng)中有1 1個(gè)作為個(gè)作為PTMUXPTMUX的輸?shù)妮斎?。在入。在AC0AC0和和AC1(n)AC1(n)控制下，控制下，PTMUXPTMUX選擇該選擇該“與與”項(xiàng)或者項(xiàng)或者“地地”作為或作為或門的輸入。門的輸入。 輸出選擇多路選擇器輸出選擇多路選擇器OMUXOMUX

49、：用用于選擇輸出信號(hào)是組合邏輯還是時(shí)于選擇輸出信號(hào)是組合邏輯還是時(shí)序邏輯。序邏輯。OMUXOMUX在在AC0AC0和和AC1(n)AC1(n)的控的控制下，選擇異或門輸出或寄存器輸制下，選擇異或門輸出或寄存器輸出作為輸出。出作為輸出。 輸出允許控制選擇多路選擇輸出允許控制選擇多路選擇器器TSMUXTSMUX：用于選擇輸出三態(tài)緩沖用于選擇輸出三態(tài)緩沖器的選通信號(hào)。在器的選通信號(hào)。在AC0AC0和和AC1(n)AC1(n)的的控制下，控制下，TSMUXTSMUX選擇選擇VCCVCC、“地地”、OEOE或者一個(gè)或者一個(gè)“與與”項(xiàng)項(xiàng)(PT)(PT)作為允許作為允許輸出的控制信號(hào)。輸出的控制信號(hào)。 反饋

50、選擇多路選擇器反饋選擇多路選擇器FMUXFMUX：用用于控制反饋信號(hào)的來(lái)源。在于控制反饋信號(hào)的來(lái)源。在AC0AC0和和AC1(n)AC1(n)的控制下，可選擇的控制下，可選擇“地地”、相鄰位輸出、本位輸出或者觸發(fā)器相鄰位輸出、本位輸出或者觸發(fā)器的輸出非端作為反饋信號(hào)，送回的輸出非端作為反饋信號(hào)，送回“與與”陣列作為輸入信號(hào)。陣列作為輸入信號(hào)。 D D觸發(fā)器：觸發(fā)器：D D觸發(fā)器對(duì)輸出狀態(tài)起觸發(fā)器對(duì)輸出狀態(tài)起寄存作用，使寄存作用，使GALGAL適應(yīng)于時(shí)序邏輯電適應(yīng)于時(shí)序邏輯電路。路。7.3 7.3 高密度可編程邏輯器件高密度可編程邏輯器件常用的高密度可編程邏輯器件有三類：常用的高密度可編程邏輯器

51、件有三類： 復(fù)雜可編程邏輯器件（復(fù)雜可編程邏輯器件（CPLDCPLD） 現(xiàn)場(chǎng)可編程門陣列現(xiàn)場(chǎng)可編程門陣列 (FPGA)(FPGA) 在系統(tǒng)可編程邏輯器件在系統(tǒng)可編程邏輯器件(ISPLD)(ISPLD) 7.3.1 ISP7.3.1 ISP邏輯器件的類型邏輯器件的類型 目前，市場(chǎng)上提供的目前，市場(chǎng)上提供的ISPISP邏輯器件可分為邏輯器件可分為ispLSIispLSI、ispGALispGAL和和ispGDSispGDS三種類型。三種類型。1. ispLSI1. ispLSI邏輯器件邏輯器件 ispLSI(ispLSI(在系統(tǒng)編程大規(guī)模集成在系統(tǒng)編程大規(guī)模集成) )邏輯器件具有集成度高、邏輯器件

52、具有集成度高、速度快、可靠性好、靈活方便等優(yōu)點(diǎn)，能滿足在高性能系統(tǒng)中速度快、可靠性好、靈活方便等優(yōu)點(diǎn)，能滿足在高性能系統(tǒng)中實(shí)現(xiàn)各種復(fù)雜邏輯功能的需要，被廣泛應(yīng)用于數(shù)據(jù)處理、圖形實(shí)現(xiàn)各種復(fù)雜邏輯功能的需要，被廣泛應(yīng)用于數(shù)據(jù)處理、圖形處理、空間技術(shù)、軍事裝備及通信、自動(dòng)控制等領(lǐng)域。處理、空間技術(shù)、軍事裝備及通信、自動(dòng)控制等領(lǐng)域。 ISPISP技術(shù)是美國(guó)技術(shù)是美國(guó)LatticeLattice公司于公司于19911991年率先推出的，該公司將年率先推出的，該公司將ISPISP技術(shù)應(yīng)用到高密度可編程邏輯器件技術(shù)應(yīng)用到高密度可編程邏輯器件(HDPLD)(HDPLD)中，形成了中，形成了ispLSIispL

53、SI系列高密度在系統(tǒng)可編程邏輯器件。該公司生產(chǎn)的系列高密度在系統(tǒng)可編程邏輯器件。該公司生產(chǎn)的ispLSIispLSI器件有器件有4 4個(gè)常用系列：個(gè)常用系列： 基本系列基本系列ispLSI1000ispLSI1000：適用于實(shí)現(xiàn)各種邏輯功能、高速適用于實(shí)現(xiàn)各種邏輯功能、高速編碼、總線管理等；編碼、總線管理等； 高速系列高速系列ispLSI2000ispLSI2000：I/OI/O端口數(shù)較多，適用于高速計(jì)數(shù)、端口數(shù)較多，適用于高速計(jì)數(shù)、定時(shí)等場(chǎng)合，并可用作高速定時(shí)等場(chǎng)合，并可用作高速RISC/CISCRISC/CISC微處理器的接口；微處理器的接口； 模塊化系列模塊化系列ispLSI6000is

54、pLSI6000：帶有存儲(chǔ)器和寄存器帶有存儲(chǔ)器和寄存器/ /計(jì)數(shù)器，計(jì)數(shù)器，適用于數(shù)據(jù)處理、數(shù)據(jù)通信等。適用于數(shù)據(jù)處理、數(shù)據(jù)通信等。 高密系列高密系列ispLSI3000ispLSI3000：集成密度高，能實(shí)現(xiàn)非常復(fù)雜的邏集成密度高，能實(shí)現(xiàn)非常復(fù)雜的邏輯功能，適用于數(shù)字信號(hào)處理、圖形處理、數(shù)據(jù)壓縮以及數(shù)據(jù)輯功能，適用于數(shù)字信號(hào)處理、圖形處理、數(shù)據(jù)壓縮以及數(shù)據(jù)加密、解密等；加密、解密等；ispLSI1000ispLSI1000系列的主要產(chǎn)品系列的主要產(chǎn)品 型號(hào)型號(hào)參數(shù)參數(shù)ispLSI1016ispLSI1016ispLSI1024ispLSI1024ispLSI1032ispLSI1032isp

55、LSI1048ispLSI1048PLDPLD門數(shù)門數(shù)20002000400040006000600080008000宏單元數(shù)宏單元數(shù)64649696128128192192寄存器數(shù)寄存器數(shù)9696144144192192288288輸入輸入/ /輸出數(shù)輸出數(shù)363654547272106/110106/1102. ispGAL2. ispGAL器件器件 ispGALispGAL系列器件，是把系列器件，是把ISPISP技術(shù)引入到標(biāo)準(zhǔn)的低密度系列技術(shù)引入到標(biāo)準(zhǔn)的低密度系列可編程邏輯器件中形成的可編程邏輯器件中形成的ISPISP器件。器件。 典型產(chǎn)品：典型產(chǎn)品：ispGAL22V10ispGAL2

56、2V10 ispGAL22V10ispGAL22V10是把流行的是把流行的GAL22V10GAL22V10與與ISPISP技術(shù)相結(jié)合形成技術(shù)相結(jié)合形成的產(chǎn)品，在功能和結(jié)構(gòu)上與的產(chǎn)品，在功能和結(jié)構(gòu)上與GAL22V10GAL22V10完全相同。完全相同。 性能：性能：傳輸時(shí)延低于傳輸時(shí)延低于7.5ns7.5ns；系統(tǒng)速度高達(dá)；系統(tǒng)速度高達(dá)111MHz111MHz；編程；編程次數(shù)可達(dá)次數(shù)可達(dá)1 1萬(wàn)次以上；編程電源為萬(wàn)次以上；編程電源為+5V+5V，無(wú)需外接編程高壓電，無(wú)需外接編程高壓電源；與源；與GAL22V10GAL22V10的引腳相互兼容。的引腳相互兼容。 適應(yīng)范圍：適應(yīng)范圍：高速圖形處理和高

57、速總線管理，狀態(tài)控制、高速圖形處理和高速總線管理，狀態(tài)控制、數(shù)據(jù)處理、通信工程、測(cè)量?jī)x器以及實(shí)現(xiàn)諸如地址譯碼器之?dāng)?shù)據(jù)處理、通信工程、測(cè)量?jī)x器以及實(shí)現(xiàn)諸如地址譯碼器之類的基本邏輯功能。類的基本邏輯功能。3. ispGDS3. ispGDS器件器件 ispGDS(ispGDS(在系統(tǒng)可編程通用數(shù)字開關(guān)在系統(tǒng)可編程通用數(shù)字開關(guān)) )是是ISPISP技術(shù)與開關(guān)矩技術(shù)與開關(guān)矩陣相結(jié)合的產(chǎn)物。它標(biāo)志著陣相結(jié)合的產(chǎn)物。它標(biāo)志著ISPISP技術(shù)已從系統(tǒng)邏輯領(lǐng)域擴(kuò)展到技術(shù)已從系統(tǒng)邏輯領(lǐng)域擴(kuò)展到系統(tǒng)互連領(lǐng)域。系統(tǒng)互連領(lǐng)域。 ispGDSispGDS器件能提供的一種獨(dú)特功能是，在不撥動(dòng)機(jī)械開關(guān)器件能提供的一種獨(dú)特功

58、能是，在不撥動(dòng)機(jī)械開關(guān)或不改變系統(tǒng)硬件的情況下，快速地改變或重構(gòu)印制電路板的或不改變系統(tǒng)硬件的情況下，快速地改變或重構(gòu)印制電路板的連接關(guān)系。連接關(guān)系。 ispGDSispGDS系列器件非常適合于重構(gòu)目標(biāo)系統(tǒng)的連接關(guān)系，它系列器件非常適合于重構(gòu)目標(biāo)系統(tǒng)的連接關(guān)系，它使系統(tǒng)硬件可以通過軟件控制進(jìn)行重構(gòu)而無(wú)需人工干預(yù)。使系統(tǒng)硬件可以通過軟件控制進(jìn)行重構(gòu)而無(wú)需人工干預(yù)。7.3.2 ISP7.3.2 ISP邏輯器件的基本結(jié)構(gòu)邏輯器件的基本結(jié)構(gòu) ispLSI ispLSI 是是ISPISP邏輯器件中最早問世、最具代表性的邏輯器邏輯器件中最早問世、最具代表性的邏輯器件。件。ispLSIispLSI芯片由若干

59、巨塊組成，巨塊之間通過全局布線區(qū)芯片由若干巨塊組成，巨塊之間通過全局布線區(qū)GRPGRP連接起來(lái)，每個(gè)巨塊包括若干個(gè)通用邏輯塊連接起來(lái)，每個(gè)巨塊包括若干個(gè)通用邏輯塊GLBGLB、輸出布線、輸出布線區(qū)區(qū) O R PO R P 、 若 干 輸 入 輸 出 引 腳 和 專 用 輸 入 引 腳 等 。、 若 干 輸 入 輸 出 引 腳 和 專 用 輸 入 引 腳 等 。 7.3.3 7.3.3 典型器件典型器件 ispLSI1016ispLSI1016是采用是采用E E2 2CMOSCMOS工藝制造。芯片共有工藝制造。芯片共有4444個(gè)引腳，個(gè)引腳，其中其中3232個(gè)個(gè)I/OI/O引腳；集成密度為引腳；

60、集成密度為20002000等效門，每片含等效門，每片含6464個(gè)觸發(fā)個(gè)觸發(fā)器和器和3232個(gè)鎖存器；最高工作頻率為個(gè)鎖存器；最高工作頻率為125MHz125MHz。以以ispLSI1016ispLSI1016為例，其引腳排列圖和芯片實(shí)物圖如下：為例，其引腳排列圖和芯片實(shí)物圖如下： 該器件由該器件由2 2個(gè)巨塊個(gè)巨塊、1 1個(gè)全局布線區(qū)個(gè)全局布線區(qū)和和1 1個(gè)時(shí)鐘分配網(wǎng)絡(luò)個(gè)時(shí)鐘分配網(wǎng)絡(luò)構(gòu)構(gòu)成。每個(gè)巨塊含成。每個(gè)巨塊含8 8個(gè)通用邏輯單元個(gè)通用邏輯單元GLBGLB，1616個(gè)個(gè)I/OI/O單元，單元，2 2個(gè)專個(gè)專用輸入引腳用輸入引腳(IN0(IN0，IN1IN1或或IN2IN2，IN3 )IN3