Lecture 10. 存儲器系統(tǒng)_myf

1、存儲器系統(tǒng)存儲器系統(tǒng)存儲器的基本概念存儲器的基本概念存儲器的分類存儲器的分類 存儲器的主要性能指標(biāo)存儲器的主要性能指標(biāo)存儲器的組成結(jié)構(gòu)存儲器的組成結(jié)構(gòu)存儲器擴(kuò)展技術(shù)存儲器擴(kuò)展技術(shù)存儲器芯片的地址分配存儲器芯片的地址分配PC系列微機(jī)的存儲器接口系列微機(jī)的存儲器接口高速緩沖存儲器高速緩沖存儲器內(nèi)存管理單元內(nèi)存管理單元存儲器接口設(shè)計(jì)舉例存儲器接口設(shè)計(jì)舉例n存儲器是計(jì)算機(jī)的重要組成部件，是計(jì)算機(jī)實(shí)現(xiàn)存儲器是計(jì)算機(jī)的重要組成部件，是計(jì)算機(jī)實(shí)現(xiàn)記憶功能記憶功能的部件，是指許多存儲單元的集合，用的部件，是指許多存儲單元的集合，用以存放程序指令、處理數(shù)據(jù)和運(yùn)算結(jié)果及各種需以存放程序指令、處理數(shù)據(jù)和運(yùn)算結(jié)果及各

2、種需要計(jì)算機(jī)保存的信息。要計(jì)算機(jī)保存的信息。q是一種具有記憶功能的部件是一種具有記憶功能的部件；q是計(jì)算機(jī)的重要組成部分，是是計(jì)算機(jī)的重要組成部分，是CPUCPU最重要的系統(tǒng)資源之最重要的系統(tǒng)資源之一一。存儲器的基本概念存儲器的基本概念存儲器的分類存儲器的分類 存儲器的主要性能指標(biāo)存儲器的主要性能指標(biāo)存儲器的組成結(jié)構(gòu)存儲器的組成結(jié)構(gòu)存儲器擴(kuò)展技術(shù)存儲器擴(kuò)展技術(shù)存儲器芯片的地址分配存儲器芯片的地址分配PC系列微機(jī)的存儲器接口系列微機(jī)的存儲器接口高速緩沖存儲器高速緩沖存儲器內(nèi)存管理單元內(nèi)存管理單元存儲器接口設(shè)計(jì)舉例存儲器接口設(shè)計(jì)舉例按構(gòu)成存儲器的器件和存儲介質(zhì)分類：按構(gòu)成存儲器的器件和存儲介質(zhì)分類

3、：主要有半導(dǎo)體存儲器、磁表面存儲器（包括磁帶、磁鼓、硬磁盤、軟磁盤）和主要有半導(dǎo)體存儲器、磁表面存儲器（包括磁帶、磁鼓、硬磁盤、軟磁盤）和光盤存儲器等。從原理上講，只要具有兩個明顯穩(wěn)定的物理狀態(tài)的器件和介質(zhì)光盤存儲器等。從原理上講，只要具有兩個明顯穩(wěn)定的物理狀態(tài)的器件和介質(zhì)都能用來存儲二進(jìn)制信息。都能用來存儲二進(jìn)制信息。u半導(dǎo)體存儲器半導(dǎo)體存儲器 隨著大規(guī)模集成電路的發(fā)展，半導(dǎo)體存儲器集成度大大提高，成本迅速下降，隨著大規(guī)模集成電路的發(fā)展，半導(dǎo)體存儲器集成度大大提高，成本迅速下降，存取速度大大加快，所以在計(jì)算機(jī)中，目前，所有計(jì)算機(jī)內(nèi)存都是用半導(dǎo)體存存取速度大大加快，所以在計(jì)算機(jī)中，目前，所有計(jì)

4、算機(jī)內(nèi)存都是用半導(dǎo)體存儲器。根據(jù)半導(dǎo)體器件制造的不同，半導(dǎo)體存儲器主要有儲器。根據(jù)半導(dǎo)體器件制造的不同，半導(dǎo)體存儲器主要有雙極型雙極型和和MOS型型兩類。兩類。雙極型存儲器：存取速度快、集成度低、功耗較大、成本較高，適用于對速雙極型存儲器：存取速度快、集成度低、功耗較大、成本較高，適用于對速度要求較高的高速緩沖存儲器。度要求較高的高速緩沖存儲器。MOS型存儲器：集成度高、功耗低、成本較低，適用于主存儲器，目前已成型存儲器：集成度高、功耗低、成本較低，適用于主存儲器，目前已成為半導(dǎo)體存儲器的主流制造工藝。為半導(dǎo)體存儲器的主流制造工藝。 u磁表面存儲器 在金屬或塑料基體上，涂覆一層磁性材料，用磁層

5、存儲信息，常見的有磁盤、磁帶等。由于它的容量大、價(jià)格低、存取速度慢，故多用作輔助存儲器。u光存儲器 采用激光技術(shù)控制訪問的存儲器，一般分為只讀式（CD-ROM）、一次寫入式（可刻錄光盤CD-R）、可改寫式（可重寫光盤CD-RW）三種，它們的存儲容量都很大，是目前使用非常廣泛的輔助存儲器。按存放信息原理不同按存儲器存取方式分類：按存儲器存取方式分類：隨機(jī)存取存儲器隨機(jī)存取存儲器RAM(Random Access Memory) 只讀存儲器只讀存儲器ROM (Read-Only Memory) 又稱讀寫存儲器，指能夠通過指令隨機(jī)地、個別地對其中各個單元進(jìn)行讀/寫操作的一類存儲器。 在微機(jī)系統(tǒng)的在線

6、運(yùn)行過程中，只能對其進(jìn)行讀操作，而不能進(jìn)行寫操作的一類存儲器。 靜態(tài)靜態(tài)RAM動態(tài)動態(tài)RAM掩膜掩膜ROM（MROM）可編程可編程ROM（PROM）可擦除編程可擦除編程ROM（EPROM）按工藝不同RAM中的存儲信息斷電后即丟失，具有易失性。ROM中的斷電后信息不回丟失，常用來存放不需要改變的信息（如某些系統(tǒng)程序），信息一旦寫入固定不變，是非易失性的。按在微機(jī)系統(tǒng)中的位置分類：按在微機(jī)系統(tǒng)中的位置分類：主存儲器（內(nèi)存，主存儲器（內(nèi)存，Main Memory） 輔助存儲器（外存，輔助存儲器（外存，External Memory） 用來存放計(jì)算機(jī)正在執(zhí)行的或經(jīng)常使用的程序和數(shù)據(jù)。CPU可以直接對它

7、進(jìn)行訪問。一般是由半導(dǎo)體存儲器構(gòu)成，通常裝在主板上。存取速度快，但容量有限，其大小受地址總線位數(shù)的限制。由于CPU要頻繁地訪問主存儲器，所以主存儲器的性能在很大程度上影響了整個計(jì)算機(jī)系統(tǒng)的性能。高速緩沖存儲器（緩存，高速緩沖存儲器（緩存，Cache Memory） 用來存放不經(jīng)常使用的程序和數(shù)據(jù)， CPU不能直接訪問它，需要經(jīng)過I/O接口電路才能訪問。屬計(jì)算機(jī)的外部設(shè)備,是為彌補(bǔ)內(nèi)存容量的不足而配置的，容量大，成本低，所存儲信息既可以修改也可以長期保存，但存取速度慢。需要配置專門的驅(qū)動設(shè)備才能完成對它的訪問，如硬盤、軟盤驅(qū)動器等。位于主存與CPU之間，其存取速度非?？?，但存儲容量更小，可用來解

8、決存取速度與存儲容量之間的矛盾，提高整個系統(tǒng)的運(yùn)行速度。 存儲器的基本概念存儲器的基本概念存儲器的分類存儲器的分類 存儲器的主要性能指標(biāo)存儲器的主要性能指標(biāo)存儲器的組成結(jié)構(gòu)存儲器的組成結(jié)構(gòu)存儲器擴(kuò)展技術(shù)存儲器擴(kuò)展技術(shù)存儲器芯片的地址分配存儲器芯片的地址分配PC系列微機(jī)的存儲器接口系列微機(jī)的存儲器接口高速緩沖存儲器高速緩沖存儲器內(nèi)存管理單元內(nèi)存管理單元存儲器接口設(shè)計(jì)舉例存儲器接口設(shè)計(jì)舉例n存儲器性能指標(biāo)主要有三項(xiàng)：存儲器性能指標(biāo)主要有三項(xiàng)： ：是指存儲器可以存儲的二進(jìn)制信息量，反映存儲器存儲能力的指標(biāo)。以字?jǐn)?shù)每個字的字長表示。 如某存儲器存儲容量為 64K8位，即64K字節(jié)。：是用存儲時間來衡量

9、的，它是指從CPU給出有效存儲器地址到存儲器給出有效數(shù)據(jù)所需要的時間。存取時間越小，速度越快。 ：反映讀寫數(shù)據(jù)的正確性，指的是存儲器對電磁場及溫度等變化的抗干擾能力。存儲器的基本概念存儲器的基本概念存儲器的分類存儲器的分類 存儲器的主要性能指標(biāo)存儲器的主要性能指標(biāo)存儲器的組成結(jié)構(gòu)存儲器的組成結(jié)構(gòu)存儲器擴(kuò)展技術(shù)存儲器擴(kuò)展技術(shù)存儲器芯片的地址分配存儲器芯片的地址分配PC系列微機(jī)的存儲器接口系列微機(jī)的存儲器接口高速緩沖存儲器高速緩沖存儲器內(nèi)存管理單元內(nèi)存管理單元存儲器接口設(shè)計(jì)舉例存儲器接口設(shè)計(jì)舉例n主存儲器的基本結(jié)構(gòu) 主存儲器是整個存儲系統(tǒng)的核心，用來存放計(jì)算機(jī)運(yùn)行期間所需要的程序和數(shù)據(jù)，CPU可直

10、接隨機(jī)地訪問。主存儲器通常由存儲體、地址接口電路、數(shù)據(jù)接口電路和讀寫控制電路組成，組成框圖如圖所示。n存儲體是主存儲器的核心，程序和數(shù)據(jù)都存放在存儲體中。n地址接口電路實(shí)際上主要由地址譯碼和驅(qū)動電路兩部分組成。譯碼器將地址總線輸入的地址碼轉(zhuǎn)換成與之對應(yīng)的譯碼器輸出線上的有效電平，以表示選中其中某一存儲單元，然后由驅(qū)動電路提供驅(qū)動電流去驅(qū)動相應(yīng)的讀寫電路，完成對被選中存儲單元的讀寫操作。n數(shù)據(jù)接口電路和讀寫控制電路包括寄存緩沖器、讀出放大器、寫入電路和控制電路，用以完成被選中存儲單元中各數(shù)據(jù)位的讀出和寫入操作。靜態(tài)隨機(jī)存取存儲器靜態(tài)隨機(jī)存取存儲器SRAM動態(tài)隨機(jī)存取存儲器動態(tài)隨機(jī)存取存儲器DRA

11、M隨機(jī)存取存儲器RAM(Random Access Memory) 其工作特點(diǎn)是：在微機(jī)系統(tǒng)的工作過程中，可以隨機(jī)地對其中的各個存儲單元進(jìn)行讀寫操作。按其信息存儲方式可分為以下兩大類： n靜態(tài)隨機(jī)存儲器（SRAM）的基本存儲單元VCC(+5V)T3T2T1T4VCCT3T1T4T2X地址譯碼線ABD0D0T5T6T7T8(I/O)I/O接Y地址譯碼器AB(b) 六管基本存儲電路(a) 六管靜態(tài)存儲單元的原理示意圖讀出操作讀出操作寫入操作寫入操作基本存儲器電路是用來存儲1位二進(jìn)制信息（0或1），它是組成存儲器的基礎(chǔ)。下圖給出了靜態(tài)MOS 6管基本存儲電路。n基本工作原理 T1T4NMOS管組成雙

12、穩(wěn)態(tài)觸發(fā)器，T1、T2為工作管，T3、T4位負(fù)載管，T5、T6、T7、T8為選通管。若T1截止，則A點(diǎn)為高電平，它使T2導(dǎo)通，于是B點(diǎn)為低電平，這又保證了T1的截止。同樣，T1導(dǎo)通T2截止，這是另一個穩(wěn)定狀態(tài)。因此，可用T1管的兩種狀態(tài)表示“1”和“0”，即A點(diǎn)的高低電平分別代1或0。 當(dāng)行地址線X和列地址線Y都為高電平時，T5T8導(dǎo)通，便可以對它進(jìn)行讀出操作和寫入操作。VCC(+5V)T3T2T1T4VCCT3T1T4T2X地址譯碼線ABD0D0T5T6T7T8(I/O)I/O接Y地址譯碼器AB(b) 六管基本存儲電路(a) 六管靜態(tài)存儲單元的原理示意圖n靜態(tài)RAM存儲器的結(jié)構(gòu) 利用基本存儲

13、電路排成陣列，再加上地址譯碼電路和讀寫控制電路就可以構(gòu)成讀寫存儲器。下面以4行4列的16個基本存儲電路構(gòu)成的16X1靜態(tài)RAM為例，如圖所示。這是一個16x1的存儲器（即共16個字，每個字僅為1位），由以下部分組成：l16個基本存儲電路組成的4x4存儲矩陣。l兩套（行與列）地址譯碼電路l一套讀寫控制電路n存儲器的訪問周期時序 存儲器芯片最重要的參數(shù)之一是存取時間。其芯片對輸入信號的時序要求很嚴(yán)格，而且各種存儲芯片的時序要求也不相同。讀周期的時序波形圖讀周期的時序波形圖讀周期：地址有效讀周期：地址有效CS有效有效數(shù)據(jù)輸出數(shù)據(jù)輸出CS復(fù)位復(fù)位地址撤銷地址撤銷 讀時序圖：讀時序圖：通過通過水平水平方

14、向，可以知道每個信號隨時間的變化方向，可以知道每個信號隨時間的變化通過通過垂直垂直方向，可以知道各信號之間的先后關(guān)系方向，可以知道各信號之間的先后關(guān)系tRC讀周期時間讀周期時間tA讀出時間讀出時間tCX片選到數(shù)據(jù)輸出延遲片選到數(shù)據(jù)輸出延遲tCO片選到輸出有效片選到輸出有效tOTD從斷開片選到輸出變?yōu)槿龖B(tài)從斷開片選到輸出變?yōu)槿龖B(tài)tOHA地址改變后的維持時間地址改變后的維持時間寫周期的時序波形圖寫周期的時序波形圖寫周期：地址有效寫周期：地址有效CS有效有效數(shù)據(jù)有效數(shù)據(jù)有效寫命令有效（數(shù)據(jù)輸入）寫命令有效（數(shù)據(jù)輸入）CS復(fù)位復(fù)位地址撤銷地址撤銷tWC寫周期時間寫周期時間tW寫數(shù)時間寫數(shù)時間tWR寫恢

15、復(fù)時間寫恢復(fù)時間tDTW地址建立時間地址建立時間tDW數(shù)據(jù)有效時間數(shù)據(jù)有效時間tDH寫信號無效后數(shù)據(jù)保持時間寫信號無效后數(shù)據(jù)保持時間16X2靜態(tài)RAM原理圖A1A0A2A1A0A3A2A316X2靜態(tài)RAM封裝引腳圖n靜態(tài)RAM存儲器芯片Intel 2114 A0-A9：10根地址信號輸入引腳。 ： 讀寫控制信號輸入引腳，當(dāng)為低電平時，使輸入三態(tài)門導(dǎo)通，信息由數(shù)據(jù)總線通過輸入數(shù)據(jù)控制電路寫入被選中的存儲單元；反之從所選中的存儲單元讀出信息送到數(shù)據(jù)總線。 I/O1I/O4 ：4根數(shù)據(jù)輸入輸出信號引腳 ： 低電平有效，通常接地址譯碼器的輸出端。 +5V： 電源。 GND：地。WECS1234567

16、89181716151413121110A1A2A3A4A5A6A0CSGNDVCCA7A8A9I/O1I/O2I/O3I/O4WE引腳圖n靜態(tài)RAM存儲器芯片IS61LV6416 VDD：3.3V。 GND：地。n動態(tài)隨機(jī)存取存儲器DRAM基本存儲單元基本工作原理基本工作原理：依靠T1管柵極電容的充放電原理來保存信息。 當(dāng)柵極電容上充有電荷時，表示該單元保存信息“1”。當(dāng)柵極電容上沒有電荷時，表示該單元保存信息“0”。 寫入操作寫入操作 字選擇線為高電平，T1管導(dǎo)通，寫信號通過位線存入電容C中； 讀操作讀操作 字選擇線仍為高電平，存儲在電容C上的電荷，通過T1輸出到數(shù)據(jù)線上，通過讀出放大器，

17、即可得到所保存的信息。刷新操作刷新操作 電容上所保存的電荷時間長了就會泄漏電流，造成了信息的丟失。因此，在動態(tài)RAM的使用過程中，必須及時地向保存“1”的那些存儲單元補(bǔ)充電荷，以維持信息的存在。n典型存儲器動態(tài)RAM存儲器芯片Intel 2164A（1）外部結(jié)構(gòu) A0A7：地址信號的輸入引腳，用來分時接收CPU送來的8位行、列地址； ：行地址選通信號輸入引腳，低電平有效，兼作芯片選擇信號。當(dāng)為低電平時，表明芯片當(dāng)前接收的是行地址； ：列地址選通信號輸入引腳，低電平有效，表明當(dāng)前正在接收的是列地址(此時應(yīng)保持為低電平)； ：寫允許控制信號輸入引腳，當(dāng)其為低電平時，執(zhí)行寫操作；否則，執(zhí)行讀操作。

18、DIN：數(shù)據(jù)輸入引腳； DOUT：數(shù)據(jù)輸出引腳； VDD：十5V電源引腳； Vss：地； N/C：未用引腳。WERASCAS12345678910111213141516N/CDINWERASA0A2A1VDDVSSCASDOUTA6A5A4A3A7n動態(tài)RAM存儲器芯片Intel 2164A （2）內(nèi)部結(jié)構(gòu) 存儲體：存儲體：64K1； 地址鎖存器：地址鎖存器：Intel 2164A采用雙譯碼方式，其16位地址信息要分兩次送入芯片內(nèi)部，在芯片內(nèi)部有一個能保存8位地址信息的地址鎖存器； 數(shù)據(jù)輸入緩沖器：數(shù)據(jù)輸入緩沖器： 用以暫存輸入的數(shù)據(jù)； 數(shù)據(jù)輸出緩沖器：數(shù)據(jù)輸出緩沖器： 用以暫存要輸出的數(shù)據(jù)

19、； 1/4I/O門電路：門電路：由行、列地址信號的最高位控制，能從相應(yīng)的4個存儲矩陣中選擇一個進(jìn)行輸入輸出操作；8位地址鎖存器1/4I/O門 輸出緩沖器A0A1A2A3A4A5A6A7DOUTVDDVSS行時鐘緩沖器列時鐘緩沖器寫允許時鐘緩沖器數(shù)據(jù)輸入緩沖器RASCASWEDIN128128存儲矩陣1/128行譯碼器128128存儲矩陣128讀出放大器1/2(1/128列譯碼器)128讀出放大器128讀出放大器128讀出放大器1/2(1/128列譯碼器)128128存儲矩陣128128存儲矩陣1/128行譯碼器n典型存儲器動態(tài)RAM存儲器芯片Intel 2164A （2）內(nèi)部結(jié)構(gòu) 行、列時鐘緩

20、沖器：行、列時鐘緩沖器：用以協(xié)調(diào)行、列地址的選通信號； 寫允許時鐘緩沖器：寫允許時鐘緩沖器：用以控制芯片的數(shù)據(jù)傳送方向； 128讀出放大器：讀出放大器：與4個128128存儲陣列相對應(yīng)，接收由行地址選通的4128個存儲單元的信息，經(jīng)放大后，再寫回原存儲單元，是實(shí)現(xiàn)刷新操作的重要部分； 1/128行、列譯碼器：行、列譯碼器： 分別用來接收7位的行、列地址，經(jīng)譯碼后，從128128個存儲單元中選擇一個確定的存儲單元，以便對其進(jìn)行讀/寫操作。 8位地址鎖存器1/4I/O門 輸出緩沖器A0A1A2A3A4A5A6A7DOUTVDDVSS行時鐘緩沖器列時鐘緩沖器寫允許時鐘緩沖器數(shù)據(jù)輸入緩沖器RASCAS

21、WEDIN128128存儲矩陣1/128行譯碼器128128存儲矩陣128讀出放大器1/2(1/128列譯碼器)128讀出放大器128讀出放大器128讀出放大器1/2(1/128列譯碼器)128128存儲矩陣128128存儲矩陣1/128行譯碼器掩膜式掩膜式ROMMROM（Mask ROM）可編程可編程ROMPROM（Programmable ROM）可擦除可編程可擦除可編程ROMEPROM（Erasable Programmable ROM）電可擦除可編程電可擦除可編程ROMEEPROM（Electrically Erasable Programmable ROM）快擦型存儲器快擦型存儲器(

22、Flash Memory) n 只讀存儲器ROM (Read Only Memory) 其工作特點(diǎn)是：在微機(jī)系統(tǒng)的在線運(yùn)行過程中，只能對其進(jìn)行讀操作，而不能進(jìn)行寫操作。電源關(guān)斷，信息不會丟失，屬于非易失性存儲器件；常用來存放不需要改變的信息。如IBM-PC中的BIOS程序等。n掩膜式ROM是廠家根據(jù)用戶事先編寫好的機(jī)器碼程序，把0、1信息存儲在掩模圖形中而制成的芯片。芯片制成后，存儲位的狀態(tài)即0、1信息就被固定了。nPROM一種可由用戶通過簡易設(shè)備寫入信息的ROM器件 。存儲原理：存儲原理：（1）二極管破壞型PROM PROM存儲器在出廠時，存儲體中每條字線和位線的交叉處都是兩個反向串聯(lián)的二極

23、管的PN結(jié)，字線與位線之間不導(dǎo)通（即所有存儲內(nèi)容均為“1”）。如果用戶需要寫入程序，則通過專門的PROM寫入電路，產(chǎn)生足夠大的電流把要寫入“0”的那個存儲位上的二極管擊穿，造成這個PN結(jié)短路，只剩下順向的二極管跨連字線和位線，這時，此位就意味著寫入了“0”。（2）熔絲式PROM 用戶編程時，靠專用寫入電路產(chǎn)生脈沖電流，來燒斷指定的熔絲，以達(dá)到寫入“1”的目的。PROM器件只能固化一次程序，數(shù)據(jù)寫入后，就不能再改變了！器件只能固化一次程序，數(shù)據(jù)寫入后，就不能再改變了！一次性！一次性！可擦除可編程ROMEPROMn基本存儲單元基本存儲單元初始態(tài)：初始態(tài)：每個單元的浮動?xùn)艠O上都沒有電荷，源極與漏極之

24、間不導(dǎo)電，此時表示該存儲單元保存的信息為“1”。 寫入信息寫入信息“0”：在漏極和源極（即S）之間加上十25v的電壓，同時加上編程脈沖信號(50ns)，漏極與源極間被瞬時擊穿，電子注入到浮動?xùn)?。在高壓電源去除之后，浮動?xùn)判纬闪藢?dǎo)電溝道，從而使相應(yīng)單元導(dǎo)通，即將0寫入該單元。清除信息清除信息：用一定波長的紫外光照射浮動?xùn)牛关?fù)電荷獲取足夠的能量，擺脫SiO2的包圍，以光電流的形式釋放掉，即原來存儲的信息也就不存在了。 芯片的上方有一個石英玻璃的窗口，通過紫外線照射，芯片電路中的浮空晶柵上的電荷會形成光電流泄漏走，使電路恢復(fù)起始狀態(tài)，從而將寫入的信號擦去?？刹脸删幊蘎OMEPROMn典型典型EP

25、ROM 芯片芯片Intel 2716A1A2A3A4A5A6A7O1O2O0A0地VCCA8A9VPPOEA10CEO7O6O5O4O3VCC地VPPOEOE輸出允許片選 和編程邏輯譯碼y x譯碼輸出緩沖. 門y16K Bit存儲矩陣地址輸入 數(shù)據(jù)輸出O0O7A0A10123456789101112131415161718192021222324（1）外部結(jié)構(gòu) Al0A0：地址信號輸入引腳，可尋址芯片的2K個存儲單元； O7O0： 雙向數(shù)據(jù)信號輸入輸出引腳； ：片選信號輸入引腳，低電平有效，只有當(dāng)該引腳轉(zhuǎn)入低電平時，才能對相應(yīng)的芯片進(jìn)行操作； ：數(shù)據(jù)輸出允許控制信號引腳，輸入，低電平有效，用以

26、允許數(shù)據(jù)輸出； Vcc：+5v電源，用于在線的讀操作； VPP：+25v電源，用于在專用裝置上進(jìn)行寫操作； GND：地。CEOE 可閃速存儲器（ Flash Memory ）是一類非易失性存儲器， 即使在供電電源關(guān)閉后仍能保持片內(nèi)信息。1980年，Intel以EPROM為基礎(chǔ)，研制成功block讀寫的Flash Memory；1987年，東芝開發(fā)了NAND閃存；1988年，Intel開發(fā)NOR閃存。NOR閃存和NAND閃存目前已經(jīng)成為主流的兩種閃存。除了NOR閃存和NAND閃存，后來還有三菱的DiNOR閃存和日立的AND型閃存。 Intel NOR閃存閃存 Samsung NAND閃存閃存 N

27、OR閃存在讀取速度上比NAND閃存更快，但是擦除和寫入速度卻不如NAND閃存，并且相對耗電比NAND閃存更多、成本更高。現(xiàn)在NOR閃存主要用于如手機(jī)內(nèi)建存儲裝置等領(lǐng)域。而NAND閃存容量上占有絕對的優(yōu)勢，相對成本低、耗電低，讀寫數(shù)據(jù)、格式化都比較方便，廣泛應(yīng)用于各種存儲卡、U盤等外接存儲裝備。NOR flash帶有類似SRAM接口,有足夠的地址引腳來尋址,可以很容易地存取其內(nèi)部的每一個字節(jié)。 NAND flash接口較為特殊, 使用8個IO引腳來傳送控制、地址和數(shù)據(jù)信息。（了解） 管腳邏輯圖1. I/O0 I/O7：用于輸入地址/數(shù)據(jù)/命令，輸出數(shù)據(jù) 2. I/O8 I/O15：用于輸入/輸出

28、高8位數(shù)據(jù) 3. CL：Command Latch，命令鎖存4. AL：Address Latch，地址鎖存5. /E：Chip Enable，芯片使能6. /R：Read Enable，讀使能7. /W：Write Enable，寫使能n各種存儲設(shè)備的性能概況DRAMSRAMEPROMEEPROMFlash數(shù)據(jù)易失性是是否否否數(shù)據(jù)刷新需要不需要不需要不需要不需要單元結(jié)構(gòu)1T-1C6T1T2T1T單元密度高低高低高功率損耗高高/低低低低讀取速度50ns10/70ns50ns50ns50ns寫入速度40ns5/40ns10us5ms(100ns1ms)使用壽命長長短長長成本低高低高低應(yīng)用實(shí)例內(nèi)存

29、緩存、PDA單片機(jī)BIOS芯片存儲卡、固態(tài)硬盤存儲器的基本概念存儲器的基本概念存儲器的分類存儲器的分類 存儲器的主要性能指標(biāo)存儲器的主要性能指標(biāo)存儲器的組成結(jié)構(gòu)存儲器的組成結(jié)構(gòu)存儲器擴(kuò)展技術(shù)存儲器擴(kuò)展技術(shù)存儲器芯片的地址分配存儲器芯片的地址分配PC系列微機(jī)的存儲器接口系列微機(jī)的存儲器接口高速緩沖存儲器高速緩沖存儲器內(nèi)存管理單元內(nèi)存管理單元存儲器接口設(shè)計(jì)舉例存儲器接口設(shè)計(jì)舉例存儲器的容量：字?jǐn)?shù)存儲器的容量：字?jǐn)?shù)字長字長位擴(kuò)展位擴(kuò)展字?jǐn)U展字?jǐn)U展字?jǐn)?shù)字長同時擴(kuò)展字?jǐn)?shù)字長同時擴(kuò)展p 存儲芯片的擴(kuò)展包括位（字長）擴(kuò)展、字（字?jǐn)?shù)）擴(kuò)展和字位同時擴(kuò)展三種情況。n位擴(kuò)展 位擴(kuò)展是指存儲芯片的字?jǐn)?shù)滿足要求而位數(shù)

30、不夠，需對每個存儲單元的位數(shù)進(jìn)行擴(kuò)展。n字?jǐn)U展 字?jǐn)U展用于存儲芯片的位數(shù)滿足要求而字?jǐn)?shù)不夠的情況，是對存儲單元數(shù)量的擴(kuò)展。n字和位同時擴(kuò)展 當(dāng)構(gòu)成一個容量較大的存儲器時，往往需要在字?jǐn)?shù)方向和位數(shù)方向上同時擴(kuò)展，這將是前兩種擴(kuò)展的組合。 位擴(kuò)展位擴(kuò)展【例例1】 用1K4的2114芯片構(gòu)成lK8的存儲器系統(tǒng)。分析：分析： 每個芯片只能提供4位數(shù)據(jù)，故需用2片這樣的芯片，它們分別提供4位數(shù)據(jù)至系統(tǒng)的數(shù)據(jù)總線，以滿足存儲器系統(tǒng)的字長要求。設(shè)計(jì)要點(diǎn)設(shè)計(jì)要點(diǎn)：關(guān)鍵是處理好地址線、數(shù)據(jù)線、寫信號線 、片選信號線 的連接。（1）地址線共用（至系統(tǒng)地址總線低10位）；（2）數(shù)據(jù)線分別接入系統(tǒng)數(shù)據(jù)數(shù)據(jù)線分別接入系

31、統(tǒng)數(shù)據(jù)總線的低總線的低4位和高位和高4位位；（3） 端并在一起接至系統(tǒng)的存儲器寫信號；（4） 端并在一起接至地址譯碼器輸出。WECS字?jǐn)U展字?jǐn)U展【例例2】用2K8的2716存儲器芯片組成8K8的存儲器系統(tǒng)。 分析：分析：每個芯片只能提供2K個存儲單元，故需用4片這樣的芯片，以滿足存儲器系統(tǒng)的字?jǐn)?shù)要求。 （1）地址線共用（至系統(tǒng)地址總線低11位）；（2）數(shù)據(jù)線共用（至系統(tǒng)數(shù)據(jù)總線）；（3） 端并在一起接至系統(tǒng)的存儲器寫信號；（4） 端分別接至地址譯碼端分別接至地址譯碼器的不同輸出器的不同輸出。OECE設(shè)計(jì)要點(diǎn)設(shè)計(jì)要點(diǎn)：關(guān)鍵是處理好地址線、數(shù)據(jù)線、寫信號線 、片選信號線 的連接。M/IOWRA0A

32、9D7D4CSWE2114 (1)A0A9D3D0CSWE2114 (1)A0A9D7D4CSWE2114 (2)A0A9D3D0CSWE2114 (2)2:4譯碼器A11A10A0A9D7D010字?jǐn)?shù)字長同時擴(kuò)展字?jǐn)?shù)字長同時擴(kuò)展【課堂練習(xí)課堂練習(xí)】用1K4的2114芯片組成2K8的存儲器系統(tǒng)。 將上述兩種方法結(jié)合使用，一般先擴(kuò)展字長，在擴(kuò)展字?jǐn)?shù)。將上述兩種方法結(jié)合使用，一般先擴(kuò)展字長，在擴(kuò)展字?jǐn)?shù)。字長擴(kuò)展字?jǐn)?shù)擴(kuò)展nFSMC存儲器擴(kuò)展技術(shù) FSMC(Flexible Static Memory Controller，可變靜態(tài)存儲控制器)是STM32系列采用的一種新型的存儲器擴(kuò)展技術(shù)。之所以稱為

33、“可變”，是由于通過對特殊功能寄存器的設(shè)置，F(xiàn)SMC能夠根據(jù)不同的外部存儲器類型，發(fā)出相應(yīng)的數(shù)據(jù)地址控制信號類型以匹配信號的速度，從而使得STM32系列微控制器不僅能夠應(yīng)用各種不同類型、不同速度的外部靜態(tài)存儲器，而且能夠在不增加外部器件的情況下同時擴(kuò)展多種不同類型的靜態(tài)存儲器，滿足系統(tǒng)設(shè)計(jì)對存儲容量、產(chǎn)品體積以及成本的綜合要求。 FSMC技術(shù)優(yōu)勢技術(shù)優(yōu)勢支持多種靜態(tài)存儲器類型。STM32通過FSMC可以與SRAM、ROM、PSRAM、NOR Flash和NANDFlash存儲器的引腳直接相連。支持豐富的存儲操作方法。FSMC不僅支持多種數(shù)據(jù)寬度的異步讀寫操作，而且支持對NORPSRAMNAND

34、存儲器的同步突發(fā)訪問方式。支持同時擴(kuò)展多種存儲器。FSMC的映射地址空間中，不同的BANK是獨(dú)立的，可用于擴(kuò)展不同類型的存儲器。當(dāng)系統(tǒng)中擴(kuò)展和使用多個外部存儲器時，F(xiàn)SMC會通過總線懸空延遲時間參數(shù)的設(shè)置，防止各存儲器對總線的訪問沖突。支持更為廣泛的存儲器型號。通過對FSMC的時間參數(shù)設(shè)置，擴(kuò)大了系統(tǒng)中可用存儲器的速度范圍，為用戶提供了靈活的存儲芯片選擇空間。支持代碼從FSMC擴(kuò)展的外部存儲器中直接運(yùn)行，而不需要首先調(diào)入內(nèi)部SRAM。IS64LV6416中A015為地址線，總共16根地址線（即216=64K，1K=1024）；I/O015為數(shù)據(jù)線，總共16根數(shù)據(jù)線。CS是片選信號；OE是輸出使

35、能信號（讀信號）；WE為寫使能信號；UB和LB分別是高字節(jié)控制和低字節(jié)控制信號uIS64LV6416讀時序tRC=20nstAA=20ns（Max），），tDOE=8ns（Max）重點(diǎn)時序：讀周期時間(tRC)地址建立時間(tAA)OE建立時間(tDOE)uIS64LV6416寫時序tWC=20nstSA=0ns，tPWE=12ns（min）重點(diǎn)時序：寫周期時間(tWC)地址建立時間(tSA)WE脈寬(tPWE) STM32的FSMC存儲塊1 支持的異步突發(fā)訪問模式包括：模式1、模式AD等多種時序模型，驅(qū)動SRAM時一般使用模式1或者模式 A，這里我們使用模式A來驅(qū)動SRAM。模式A讀時序圖模

36、式A寫時序圖 對于NOR FLASH/PSRAM控制器(存儲塊1)，通過FSMC_BCRx、FSMC_BTRx和FSMC_BWTRx寄存器設(shè)置（其中x=14，對應(yīng)4個區(qū)）。通過這3個寄存器，可以設(shè)置FSMC訪問外部存儲器的時序參數(shù)，拓寬了可選用的外部存儲器的速度范圍。 uSRAM/NOR閃存片選控制寄存器（FSMC_BCRx）EXTMOD：擴(kuò)展模式使能位，：擴(kuò)展模式使能位，控制控制是否允許讀寫不同的時序是否允許讀寫不同的時序，設(shè)置為，設(shè)置為0WREN：寫使能位。我們需要向：寫使能位。我們需要向SRAM寫數(shù)據(jù)，故該位必須設(shè)置為寫數(shù)據(jù)，故該位必須設(shè)置為1MWID1:0：存儲器數(shù)據(jù)總線寬度。：存儲器

37、數(shù)據(jù)總線寬度。00，表示，表示8位數(shù)據(jù)模式；位數(shù)據(jù)模式；01表示表示16位數(shù)據(jù)模位數(shù)據(jù)模式；式；10和和11保留。我們的保留。我們的SRAM是是16位數(shù)據(jù)線，所以設(shè)置位數(shù)據(jù)線，所以設(shè)置WMID1:0=01。MTYP1:0：存儲器類型。：存儲器類型。00表示表示SRAM、ROM；01表示表示PSRAM；10表示表示NOR FLASH;11保留。我們保留。我們驅(qū)動的芯片為驅(qū)動的芯片為SRAM，所以需要設(shè)置，所以需要設(shè)置MTYP1:0=00。MBKEN：存儲塊使能位。：存儲塊使能位。需設(shè)置為需設(shè)置為1uSRAM/NOR閃存片選時序寄存器（FSMC_BTRx）ACCMOD1:0：訪問模式。：訪問模式。

38、00:模式模式A；01:模式模式B；10:模式模式C；11:模式模式D。 DATAST7:0：數(shù)據(jù)保持時間：數(shù)據(jù)保持時間，等于，等于: DATAST(+1)個個HCLK時鐘周期，時鐘周期，DATAST最大最大為為255。對。對IS64LV6416來說，其實(shí)就是來說，其實(shí)就是OE/WE低電平持續(xù)時間，低電平持續(xù)時間，最大最大為為20ns。對對STM32F103，一個，一個HCLK=13.8ns (1/72M)，設(shè)置為設(shè)置為2。 ADDSET3:0：地址建立時間。：地址建立時間。表示表示：ADDSET (+1)個個HCLK周期，周期，ADDSET最大最大為為15。對。對IS64LV6416來說，訪

39、問周期最快來說，訪問周期最快為為20ns，而我們前，而我們前面的設(shè)置，已經(jīng)可以保證訪問周期不小于面的設(shè)置，已經(jīng)可以保證訪問周期不小于20ns，因此這個地址建立時間，我，因此這個地址建立時間，我們可以直接設(shè)置為們可以直接設(shè)置為0即可。即可。 因?yàn)樵O(shè)置了EXTMOD位，所以讀寫時序共用這個時序寄存器！存儲器的基本概念存儲器的基本概念存儲器的分類存儲器的分類 存儲器的主要性能指標(biāo)存儲器的主要性能指標(biāo)存儲器的組成結(jié)構(gòu)存儲器的組成結(jié)構(gòu)存儲器擴(kuò)展技術(shù)存儲器擴(kuò)展技術(shù)存儲器芯片的地址分配存儲器芯片的地址分配PC系列微機(jī)的存儲器接口系列微機(jī)的存儲器接口高速緩沖存儲器高速緩沖存儲器內(nèi)存管理單元內(nèi)存管理單元存儲器接

40、口設(shè)計(jì)舉例存儲器接口設(shè)計(jì)舉例n線選法 線選法就是用除了片內(nèi)尋址外的高位地址線直接（或經(jīng)反相器）接至各個存儲芯片的片選端，當(dāng)某條地址線的信息為“0”時，就選中與之對應(yīng)的存儲芯片。如圖所示為線選法構(gòu)成的8Kx8存儲器的連接圖。n線選法 各芯片的基本地址空間分配表：n線選法 線選法的優(yōu)點(diǎn)是不需要地址譯碼器，線路簡單，選擇芯片無須外加邏輯電路，但僅適用于連接存儲芯片較少的場合。同時，線選法不能充分利用系統(tǒng)的存儲空間，且把地址空間分成了相互隔離的區(qū)域，給編程帶來了一定的困難。n全地址譯碼法 全譯碼法是用除了片內(nèi)尋址外的全部高位地址線作為地址譯碼器的輸入，把經(jīng)過譯碼器譯碼后的輸出作為各個芯片的片選信號，將

41、它們分別接到存儲芯片的片選端，以實(shí)現(xiàn)對存儲芯片的選擇。如圖為全譯碼法構(gòu)成的32Kx8存儲器的連接圖。n全地址譯碼法 各芯片的地址空間分配：n全地址譯碼法 全地址譯碼法的優(yōu)點(diǎn)是每片芯片的地址范圍是唯一確定的，而且是連續(xù)的，也便于擴(kuò)展，不會產(chǎn)生地址重疊存儲區(qū)，但其對譯碼電路的要求較高，線路較復(fù)雜。n部分地址譯碼法 在系統(tǒng)中如果不要求提供CPU可直接尋址的全部存儲單元，則可采用線選法和全譯碼法相結(jié)合的方法，這就是部分譯碼法，即用除了片內(nèi)地址外的高位地址的一部分來譯碼產(chǎn)生片選信號。如用4片2Kx8的存儲芯片組成8Kx8存儲器，需要4個片選信號，因此只需要用兩位地址線來譯碼產(chǎn)生。n部分地址譯碼 從地址分

42、布來看，這8Kx8存儲器實(shí)際上占用了存儲系統(tǒng)全部的空間1MB。每片2Kx8的存儲芯片有1/4M = 256K的地址重疊區(qū)，如圖所示。n部分地址譯碼 部分地址譯碼法的優(yōu)點(diǎn)就是較全地址譯碼法簡單，但存在地址重疊區(qū)。根據(jù)圖中存儲器的連接方式，給出各個存儲芯片的地址范圍。解解 A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A0RAM 1 1 1 1 1 0 0 1 0 0 0 (F9000H)地址范圍地址范圍 1 1 1 1 1 0 0 1 0 1 1 (F97FFH) 2KB或或 1 1 1 1 1 0 0 1 1 0 0 (F9800H) 1 1 1 1 1 0

43、0 1 1 1 1 (F9FFFH)2KBEPROM 1 1 1 1 1 1 0 1 0 0 0 (FD000H)地址范圍地址范圍 1 1 1 1 1 1 0 1 1 1 1 (FDFFFH)4KBRAM的存儲容量為的存儲容量為2KB，地址范圍為，地址范圍為F9000HF97FFH或或F9800HF9FFFH。由于由于A11未參與未參與RAM的地址譯碼，所以的地址譯碼，所以RAM存儲區(qū)存在存儲區(qū)存在“地址重疊地址重疊”現(xiàn)象，一個現(xiàn)象，一個RAM單元對應(yīng)單元對應(yīng)2個地址。個地址。EPROM的存儲容量為的存儲容量為4KB，地址范圍為，地址范圍為FD000HFDFFFH。存儲器的基本概念存儲器的基本

44、概念存儲器的分類存儲器的分類 存儲器的主要性能指標(biāo)存儲器的主要性能指標(biāo)存儲器的組成結(jié)構(gòu)存儲器的組成結(jié)構(gòu)存儲器擴(kuò)展技術(shù)存儲器擴(kuò)展技術(shù)存儲器芯片的地址分配存儲器芯片的地址分配PC系列微機(jī)的存儲器接口系列微機(jī)的存儲器接口高速緩沖存儲器高速緩沖存儲器內(nèi)存管理單元內(nèi)存管理單元存儲器接口設(shè)計(jì)舉例存儲器接口設(shè)計(jì)舉例nCPU對存儲器進(jìn)行訪問時，首先要在地址總線上發(fā)地址信號，選擇要訪問的存儲單元，還要向存儲器發(fā)出讀寫控制信號，最后在數(shù)據(jù)總線上進(jìn)行信息交換。因此存儲器與CPU的連接實(shí)際上就是存儲器與三總線相關(guān)信號的連接。n8088、8086、80386和Pentium微處理器的外部總線分別是8位、16位、32位和

45、64位，下面介紹它們與主存的接口。n8位存儲器接口 如果數(shù)據(jù)總線為8位，而主存按字節(jié)編址，則匹配關(guān)系比較簡單。對于8位的微處理器，典型的時序安排是占用4個CPU時鐘周期，稱為T1T4，構(gòu)成一個總線周期，一個總線周期中讀寫一個8位數(shù)據(jù)。 8位CPU提供讀選通、寫選通和IO等控制信號去控制存儲器系統(tǒng)的讀寫操作。其地址總線為16位，它的64K存儲空間同屬一個單一的存儲體，即存儲體為64Kx8位。n16位存儲器接口 對于16位的微處理器8086，在一個總線周期內(nèi)最多可讀寫兩個字節(jié)，即從偶地址開始的字（規(guī)則字）。同時讀寫這個偶地址單元和隨后的奇地址單元，用低8位數(shù)據(jù)總線傳送偶地址單元的數(shù)據(jù)，用高8位數(shù)據(jù)

46、傳送奇地址單元的數(shù)據(jù)。如果讀寫的是非規(guī)則字，即是從奇地址開始的字，則需要安排兩個總線周期才能實(shí)現(xiàn)。p存儲器連接需要考慮的問題：1 總線的負(fù)載能力： CPU在設(shè)計(jì)時，一般輸出線的直流負(fù)載為帶一個TTL負(fù)載，現(xiàn)存儲器都為MOS電路，直流負(fù)載很小，主要的負(fù)載是電容負(fù)載，故在小型系統(tǒng)中，CPU是可以直接與存儲器相連的，而較大的系統(tǒng)中，就要考慮CPU能否帶得動，需要時就要加上緩沖器，由緩沖器的輸出再帶負(fù)載2 CPU與存儲器的時序配合問題3 存儲器的地址分配和選片問題，當(dāng)多片存儲器存在時如何選片選信號 4 控制信號的連接 如： /MREQ 、 /IOREQ、M/IO 、 RD、/WR 、R/W等 用用64

47、K1位位RAM構(gòu)成構(gòu)成256KB的存儲器系統(tǒng)，問：的存儲器系統(tǒng)，問： 需要多少個需要多少個RAM芯片？芯片？ 設(shè)系統(tǒng)地址線有設(shè)系統(tǒng)地址線有20位，采用全譯碼，則需要多少位，采用全譯碼，則需要多少 位地址作為片外地址譯碼？片內(nèi)地址多少位？位地址作為片外地址譯碼？片內(nèi)地址多少位？ 解：需要芯片數(shù)= 位擴(kuò)充數(shù)字節(jié)擴(kuò)充數(shù)，本題中 位擴(kuò)充數(shù)=8/1=8 字節(jié)擴(kuò)充數(shù)=256/64= 4 所以需要芯片數(shù)=8 4=32（片） 片內(nèi)地址16位，片外地址= 20-16= 4位存儲器的基本概念存儲器的基本概念存儲器的分類存儲器的分類 存儲器的主要性能指標(biāo)存儲器的主要性能指標(biāo)存儲器的組成結(jié)構(gòu)存儲器的組成結(jié)構(gòu)存儲器擴(kuò)展

48、技術(shù)存儲器擴(kuò)展技術(shù)存儲器芯片的地址分配存儲器芯片的地址分配PC系列微機(jī)的存儲器接口系列微機(jī)的存儲器接口高速緩沖存儲器高速緩沖存儲器內(nèi)存管理單元內(nèi)存管理單元存儲器接口設(shè)計(jì)舉例存儲器接口設(shè)計(jì)舉例n由于DRAM集成度高且價(jià)格低，因此微機(jī)系統(tǒng)中主存儲器均采用DRAM構(gòu)成。近幾年來推出的高檔CPU的速度越來越快，而一般的低價(jià)DRAM速度很難滿足CPU對速度的要求。SRAM雖然速度高，但價(jià)格也高，用它構(gòu)成大容量主存儲器是根本不可能的。n高速緩存存儲器（Cache Memory）由小容量的高速SRAM和高速緩存控制器組成。它的功能是把CPU將要使用的指令和數(shù)據(jù)從DRAM主存儲器中復(fù)制到高速緩存SRAM中，而

49、由高速緩存SRAM向CPU直接提供它所需要的大多數(shù)指令和數(shù)據(jù)，實(shí)現(xiàn)零等待狀態(tài)。nDRAM構(gòu)成的主存儲器和高速緩存SRAM一起構(gòu)成了動態(tài)存儲系統(tǒng)。每當(dāng)CPU要存取存儲器時，都先檢查高速緩存。若所要的指令或數(shù)據(jù)在高速緩存內(nèi)，則CPU直接存取高速緩存。這種情況稱為高速命中。反之，若CPU所要的指令或數(shù)據(jù)不在高速緩存內(nèi)，則需存儲較慢的主存儲器，這種情況稱為高速未命中。在高速未命中，CPU在等待存取主存儲器時，高速緩存控制器就將這些數(shù)據(jù)由主存儲器存入高速緩存內(nèi)。n常見的存儲結(jié)構(gòu) 微處理器所執(zhí)行的指令和操作數(shù)都是放在存儲器中，主要有兩種結(jié)構(gòu)： 哈佛結(jié)構(gòu)：微處理器連接一個指令存儲器和一個數(shù)據(jù)存儲器，指令和數(shù)

50、據(jù)是獨(dú)立存儲的； 馮諾依曼結(jié)構(gòu)：微處理器只接一個存儲器，該存儲器中既有指令又有數(shù)據(jù)。n哈佛結(jié)構(gòu)n馮諾依曼結(jié)構(gòu)n新的存儲結(jié)構(gòu) 利用二者各自的優(yōu)點(diǎn)進(jìn)行折中構(gòu)建現(xiàn)在流行的帶高速緩存的存儲結(jié)構(gòu)。從外部上看是馮諾依曼結(jié)構(gòu)，即程序和數(shù)據(jù)都是存在一個存儲器中，接口總線只有一套，接口簡單且存儲成本低；從內(nèi)部上看是哈佛結(jié)構(gòu)，即有獨(dú)立的指令和數(shù)據(jù)緩存，指令和數(shù)據(jù)是分開存儲的，指令執(zhí)行的速度快。 n新微處理器結(jié)構(gòu)存儲器的基本概念存儲器的基本概念存儲器的分類存儲器的分類 存儲器的主要性能指標(biāo)存儲器的主要性能指標(biāo)存儲器的組成結(jié)構(gòu)存儲器的組成結(jié)構(gòu)存儲器擴(kuò)展技術(shù)存儲器擴(kuò)展技術(shù)存儲器芯片的地址分配存儲器芯片的地址分配PC系列

51、微機(jī)的存儲器接口系列微機(jī)的存儲器接口高速緩沖存儲器高速緩沖存儲器內(nèi)存管理單元內(nèi)存管理單元存儲器接口設(shè)計(jì)舉例存儲器接口設(shè)計(jì)舉例n虛擬存儲 計(jì)算機(jī)上都存在一個程序能夠產(chǎn)生的地址集合，稱為地址范圍。這個范圍的大小由CPU的位數(shù)決定，例如一個32位的CPU，它的地址范圍是0 x0000_00000 xFFFF_FFFF（4G）。這個地址范圍是程序能夠產(chǎn)生的地址范圍，稱為虛擬地址空間，該空間中的某一個地址稱為虛擬地址（VA）。與虛擬地址相對應(yīng)的是物理地址（PA），一般系統(tǒng)物理地址空間只是虛擬空間的一個子集。例如：對于一臺內(nèi)存為256M的32位的x86主機(jī)來說，它的虛擬地址空間范圍是4G，而物理地址空間范

52、圍是256M。n虛擬存儲 在沒有使用虛擬存儲的機(jī)器上，地址被直接送到內(nèi)存總線上，使具有相同地址的物理存儲器被讀寫；而在使用了虛擬存儲的情況下，虛擬地址不是直接被送到內(nèi)存地址總線上，而是送到內(nèi)存管理單元（MMU），把虛擬地址映（VA）射為物理地址（PA）。 大多數(shù)使用虛擬存儲器的系統(tǒng)都使用一種稱為分頁（paging）機(jī)制。虛擬地址空間劃分成稱為頁（page）的單位，而相應(yīng)的物理地址空間也被進(jìn)行劃分，單位是頁幀(frame)。頁和頁幀的大小必須相同，因?yàn)閮?nèi)存和外圍存儲器之間的傳輸總是以頁為單位的。在上個例子中32位地址的機(jī)器，它的虛擬地址范圍為4G，而這臺機(jī)器只有256M的物理地址，因此可以運(yùn)行4

53、G的程序，但該程序不能一次性調(diào)入內(nèi)存運(yùn)行。這臺機(jī)器必須有一個達(dá)到可以存放4G程序的外部存儲器（例如磁盤或是FLASH），以保證程序片段在需要時可以被調(diào)用。n虛擬存儲的主要功能:使程序中的地址與存儲器的地址相互獨(dú)立，保證用戶的程序設(shè)計(jì)中不需要考慮存儲器空間大小的限制；存儲器由主存和輔存兩類存儲設(shè)備組成，主存速度快但容量小，負(fù)責(zé)程序執(zhí)行，而輔存速度慢但容量大，負(fù)責(zé)程序保存。程序大小可以超過主存的大小，系統(tǒng)把當(dāng)前使用的部分保留在主存中，而把其它未被使用的部分保存在輔存中。如果主存空間不足，那么可以將主存中暫時不用的存儲空間的內(nèi)容保存在輔存中，再將這些空間用來調(diào)入所需要的程序。n地址映射 相同的VA在

54、不同時刻對應(yīng)的PA可能不同，不同的VA可能在不同時刻對應(yīng)的PA相同。n內(nèi)存管理單元（MMU） 負(fù)責(zé)VA到PA的映射關(guān)系，物理地址空間既可以大于也可以小于虛擬地址空間，MMU通常以頁為單位進(jìn)行VA到PA的映射，32位處理器的頁尺寸通常是4KB。映射關(guān)系是通過保存在物理內(nèi)存中的頁表來描述的，MMU會查找頁表來確定一個VA應(yīng)該映射到哪個PA。nMMU工作流程首先進(jìn)行內(nèi)部地址轉(zhuǎn)換（過程），如果要訪問的數(shù)據(jù)在主存中（也就是內(nèi)部地址轉(zhuǎn)換成功），則根據(jù)轉(zhuǎn)換所得到的物理地址訪問主存儲器（過程）；nMMU工作流程如內(nèi)部地址轉(zhuǎn)換失敗，則要根據(jù)邏輯地址進(jìn)行外部地址轉(zhuǎn)換（過程），得到輔存地址；nMMU工作流程需檢查主存中是否有空閑區(qū)（過程），如果沒有，就要根據(jù)替換算法，把主存中暫時不用的某塊數(shù)據(jù)通過I/O機(jī)構(gòu)調(diào)出，送往輔存（過程），再把由過程得到的輔存地址中的塊通過I/O機(jī)構(gòu)送往主存（過程）；nMMU工作流程如主存中有空閑區(qū)域，則直接把輔存中有關(guān)的塊通過I/O機(jī)構(gòu)送往主存（過程）存儲器的基本概念存儲器的基本概念存儲器的分類存儲器的分類 存儲