第八章Sequential Logic Design Practices(2014)—part 1——廖昌俊

1、數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 1 1Chapter 8 Sequential Logic Design Practices ( ( 時序邏輯設計實踐時序邏輯設計實踐) )SSI Latches and Flip-Flops ( (SSI型鎖存器和觸發(fā)器型鎖存器和觸發(fā)器) )MSI Device: Counters, Shift Registers ( (MSI器件：計數器、移位寄存器器件：計數器、移位寄存器) )Others: Documents, Iterative, Failure and Metastability ( (其它：

2、文檔、迭代、故障和亞穩(wěn)定性其它：文檔、迭代、故障和亞穩(wěn)定性) )數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 2 28.1 Sequential-Circuit Documentation Standards ( (時序電路文檔標準時序電路文檔標準) )General Requirements (一般要求一般要求) Logic Symbols (邏輯符號邏輯符號)：Edge-Triggered, Master/Slave Output ( 邊沿觸發(fā)、主從輸出邊沿觸發(fā)、主從輸出 )Asynchronous Preset (at the Top) and

3、 Clear (at the Bottom) ( 異步預置（頂端）、異步清零（底端）異步預置（頂端）、異步清零（底端） )State-Machine Description (狀態(tài)機描述狀態(tài)機描述)Word descriptions, State tables, State Diagrams, Transition Lists (文字、狀態(tài)表、狀態(tài)圖、狀態(tài)轉移列表文字、狀態(tài)表、狀態(tài)圖、狀態(tài)轉移列表)Timing Diagrams and Specifications ( 時序圖及其規(guī)范時序圖及其規(guī)范)數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 3

4、3CLOCKHtLtclkt觸發(fā)器輸出觸發(fā)器輸出ffpdtcombt組合電路輸出組合電路輸出觸發(fā)器輸入觸發(fā)器輸入holdtsetupt建立時間容限建立時間容限setupcomb(max)(max)ffpdclktttt保持時間容限保持時間容限holdcomb(min)min(ffpdttt數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 4 48.2 Latches and Flip-Flops( ( 鎖存器和觸發(fā)器鎖存器和觸發(fā)器) )SSI Latches and Flip-Flops1Q 1Q2Q2Q3Q3Q4Q4Q1,2C1D2D3,4C3D4D7

5、4x375D LatchesPRD Q CLK QCLR74x74PRJ Q CLK K QCLR74x109PRJ Q CLK K QCLR74x112 圖圖8-38-3引腳引腳數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 5 5Switch Debouncing ( (開關消抖開關消抖) )+5VSW_LDSWPush(開關閉合開關閉合)SW_LDSWPush(開開關閉合關閉合)First Contact(閉合第閉合第1次接觸次接觸)ContactBounce(觸點觸點抖動抖動)SW_LDSWIdeal Case (理想情況理想情況)數字邏輯設計

6、及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 6 6SW_LSW0011SW_LSW0011開關閉合開關閉合0011SW_LSW0011SW_LSW1100優(yōu)點優(yōu)點: 1、使用芯片數少、使用芯片數少; 2、 不需要上拉電阻不需要上拉電阻; 3、可以產生兩種極性的輸入信號、可以產生兩種極性的輸入信號. 數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 7 7SW_LSWDSWPush(開關閉合開關閉合) 圖圖8-5問題：問題：q 為什么不應該同高速為什么不應該同高速CMOSCMOS器件一起使用？器件一起使用？QQLS QR

7、Q+5V避免門輸出發(fā)生瞬時短路避免門輸出發(fā)生瞬時短路用S-R鎖存器進行消抖的開關輸入數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 8 8Bus Holder Circuit ( (總線保持電路總線保持電路) )三態(tài)總線：任何時刻，最多只有一個輸出可以驅動總線三態(tài)總線：任何時刻，最多只有一個輸出可以驅動總線沒有沒有輸出去驅動總線，總線輸出去驅動總線，總線“懸空懸空”，會如何？，會如何？造成流入器件輸出端的電流過大造成流入器件輸出端的電流過大解決辦法：接上拉電阻到高電平解決辦法：接上拉電阻到高電平問題：上拉電阻阻值的選取？問題：上拉電阻阻值的選取？過大，

8、過大，RC時間常數大，轉換時間慢時間常數大，轉換時間慢過小，消耗的電流太多過小，消耗的電流太多數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 9 9Bus Holder Circuit ( (總線保持電路總線保持電路) )ABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138EN1EN2_LEN3_LSRC0SRC1SRC2P0P1P7SDATA線路由高線路由高/低變?yōu)榈妥優(yōu)閼铱諘r，懸空時，總線保持原態(tài)總線保持原態(tài)線路在高線路在高/低間低間轉換時，轉換時，總線通過電阻總線通過電阻R提供小電流提供小電流數字邏輯設計及應用數字邏輯設計及應用電子

9、科技大學電子科技大學廖昌俊廖昌俊20142014 1010D QC QD QC QD QC QD QC QDIN3:0 WRDOUT3:0RDMultibit Registers and Latches( (多位鎖存器和寄存器多位鎖存器和寄存器) )回顧：回顧：鎖存器的應用鎖存器的應用 多位鎖存器多位鎖存器寄存器（寄存器（register）共用同一時鐘的多個共用同一時鐘的多個D 觸發(fā)器組合在一起觸發(fā)器組合在一起通常用來存儲一組通常用來存儲一組相關的二進制數。相關的二進制數。數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 11 114-bit Regis

10、ter(4(4位寄存器位寄存器7474x175)x175)6 6位寄存器位寄存器7474x174x174 圖圖8-98-91D2D3D4DCLKCLR_L數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 12128位寄存器位寄存器74x374（三態(tài)輸出）三態(tài)輸出）OE輸出使能輸出使能數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 13137474x377x377（時鐘使能）（時鐘使能）7474x374x374（輸出使能）輸出使能）7474x273x273（異步清零）異步清零）CLK數字邏輯設計及應用數字邏輯設計及

11、應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 141474x377（ Clock Enable,時鐘使能時鐘使能）ENEN二選一多路復用結構二選一多路復用結構數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 1515寄存器（寄存器（register）和鎖存器（和鎖存器（latch）有什么區(qū)別？有什么區(qū)別？ 寄存器：寄存器：邊沿觸發(fā)特性邊沿觸發(fā)特性 鎖存器：鎖存器：C有效期間輸出跟隨輸入變化有效期間輸出跟隨輸入變化74x374輸出使能輸出使能8位寄存器位寄存器74x373輸出使能輸出使能8位鎖存器位鎖存器數字邏輯設計及應用數字邏輯設計及應用電子

12、科技大學電子科技大學廖昌俊廖昌俊20142014 16168.4 Counter ( (計數器計數器) )Modulus: The number of states in the cycle （模（模：循環(huán)中的狀態(tài)個數循環(huán)中的狀態(tài)個數）A modulo-m counter, or sometimes, a divide-by-m counter ( 模模m計數器計數器, 又稱又稱 m分頻計數器）分頻計數器）Any clock sequential circuit whose state diagramContain a Single cycle.(狀態(tài)圖中包含有一個循環(huán)的任何時鐘時序電路狀態(tài)圖

13、中包含有一個循環(huán)的任何時鐘時序電路)數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 17178.4 Counter ( (計數器計數器) )An n-bit binary counter (n位二進制計數器位二進制計數器)S1S2S3SmS5S4ENENENENENENENENENENENENEN數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 1818計數器的分類計數器的分類按時鐘：同步、異步按時鐘：同步、異步按計數方式：加法、減法、可逆按計數方式：加法、減法、可逆按編碼方式：二進制、十進制按編碼方式：二進制、

14、十進制BCD碼、循環(huán)碼碼、循環(huán)碼計數器的功能計數器的功能計數、分頻、定時、產生脈沖序列、數字運算計數、分頻、定時、產生脈沖序列、數字運算本節(jié)內容本節(jié)內容行波計數器、同步計數器行波計數器、同步計數器MSI型計數器及其應用型計數器及其應用二進制計數器狀態(tài)的譯碼二進制計數器狀態(tài)的譯碼數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 1919ripple counter（行波計數器（行波計數器） 利用利用 T T 觸發(fā)器實現：觸發(fā)器實現：考慮二進制計數順序：考慮二進制計數順序：只有當第只有當第 i-1 i-1 位由位由1 10 0時，時，第第 i i 位才翻轉。

15、位才翻轉。Q* = QQQCKT1CLKQQCKQQCKQQCKQQCKQ0Q1Q2Q3T1T1T1T1數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 2020CLKQ0Q1Q2速度慢，速度慢，最壞情況，第最壞情況，第n位要經過位要經過 ntTQ 的延遲時間的延遲時間 異步時序異步時序CLKQQCKQQCKQQCKQQCKQ0Q1Q2Q3T1T1T1T1數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 2121Synchronous Binary Up Counters( (同步二進制加法計數器同步二進制加法計數

16、器) )1 0 1 1 0 1 1+ 11 0 1 1 1 0 0在多位二進制數的末位加在多位二進制數的末位加 1，僅當第僅當第 i 位以下的各位都為位以下的各位都為 1 時，時，第第 i 位的狀態(tài)才會改變。位的狀態(tài)才會改變。最低位的狀態(tài)每次加最低位的狀態(tài)每次加1都要改變。都要改變。EN QT Q 利用有使能端的利用有使能端的 T T 觸發(fā)器實現：觸發(fā)器實現：Q* = ENQ + ENQ = EN Q通過通過EN端進行控制，端進行控制，需要翻轉時，使需要翻轉時，使 EN = 1 ENi = Qi-1 Qi-2 Q1 Q0EN0 = ? 1數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技

17、大學廖昌俊廖昌俊20142014 2222Synchronous Counter ( (同步計數器同步計數器) )1CLKQ0Q1Q2C如何加入使能端？如何加入使能端？數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 2323Synchronous Counters with Enable Input( (有使能端的同步計數器有使能端的同步計數器) )CNTEN低位低位 LSB高位高位 MSB串行使能串行使能數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 2424CNTEN并行使能并行使能高位高位 MSB低位低位

18、 LSBSynchronous Counters with Enable Input( (有使能端的同步計數器有使能端的同步計數器) )數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 2525Synchronous Binary Up Counters( (同步二進制加法計數器同步二進制加法計數器) )1 0 1 1 0 1 1+ 11 0 1 1 1 0 0在多位二進制數的末位加在多位二進制數的末位加 1，僅當第僅當第 i 位以下的各位都為位以下的各位都為 1 時，時，第第 i 位的狀態(tài)才會改變。位的狀態(tài)才會改變。最低位的狀態(tài)每次加最低位的狀態(tài)每次加

19、1都要改變。都要改變。對于對于D觸發(fā)器：觸發(fā)器：Q* = DDi = (Qi-1 Q1 Q0) QD Q CLK Q= EN Q考慮考慮 T 觸發(fā)器：觸發(fā)器：Q* = EN Q 利用利用 D D 觸發(fā)器實現：觸發(fā)器實現：D0 = 1 Q = Q數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 2626CLKEN同步清零和預置數同步清零和預置數Q0Q1Q2Q3D0D1D2D3數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 2727LD_LCLR_LA計數功能的電路計數功能的電路Qi* = (Qi-1 Q1 Q0)

20、QQASynchronous Clear and Load(同步清零和預置數功能同步清零和預置數功能) 圖圖 8-28數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 2828A 4-Bit Binary Counter 74x163 ( (4 4位二進制計數器位二進制計數器) )CLR同步清零同步清零LD同步預置數同步預置數RCO進位輸出進位輸出ENPENT使能端使能端進位輸出清零進位輸出清零數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 2929A 4-Bit Binary Counter 74x163 (

21、(4 4位二進制計數器位二進制計數器) )74x163的功能表的功能表01111CLK工作狀態(tài)工作狀態(tài)同步清零同步清零同步置數同步置數保持保持保持保持, ,RCO=0計數計數CLR_L LD_L ENP ENT0111 0 1 0 1 174x161異步清零異步清零數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 30307474x163x163工作于自由運行模式時的接線方法工作于自由運行模式時的接線方法數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 3131自由運行的自由運行的163可以用作可以用作2、4、8和

22、和16分頻計數器分頻計數器012345678910 11 12 13 14 150數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 3232Other MSI Counters( (其它其它MSIMSI計數器計數器) )74x160、74x1621位十進制（位十進制（BCD）加法計數器（異、同步清零）加法計數器（異、同步清零）01234567890QAQBQCQDQC、QD都是十分頻，但占空比不是都是十分頻，但占空比不是50數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 3333Other MSI Counter

23、s ( (其它其它MSIMSI計數器計數器) )74x169可逆計數器74x160、74x1621位十進制（位十進制（BCD）加法計數器（異、同步清零）加法計數器（異、同步清零）UP/DNUP/DN = 1 加法計數（升序）加法計數（升序）UP/DN = 0 減法計數（降序）減法計數（降序）使能輸入使能輸入進位輸出進位輸出低電平有效低電平有效數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 3434ABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138EN1EN2_LEN3_LSRC0SRC1SRC2P0P1P7SDATA如何控制地址端自動如

24、何控制地址端自動輪流選擇輸出輪流選擇輸出Y0Y7 計數器的應用計數器的應用數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 3535二進制計數器狀態(tài)的譯碼若在一次狀態(tài)轉移中有若在一次狀態(tài)轉移中有2 2位或多位計數位同時變化，位或多位計數位同時變化，譯碼器輸出端可能會產生譯碼器輸出端可能會產生“尖峰脈沖尖峰脈沖” 功能性冒險功能性冒險0 01 12 23 34 45 56 67 70 01 12 2數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 3636 CLK 8 8位寄存器位寄存器改進：消除改進：消除“毛刺毛刺

25、”還有更好的辦法。還有更好的辦法。數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 3737Any Modulus Counter( (任意模值計數器任意模值計數器) )利用利用SSI器件構成器件構成 時鐘同步狀態(tài)機設計時鐘同步狀態(tài)機設計利用利用MSI計數芯片構成計數芯片構成 利用利用n位二進制計數器實現模位二進制計數器實現模m計數器計數器 分兩種情況考慮：分兩種情況考慮： m 2n 清零法、置數法清零法、置數法數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 3838用用4 4位二進制計數器位二進制計數器7474

26、x163x163實現模實現模11 11計數器計數器q 清零法清零法S0S1S2S3S4S12S11S10S9S8S7S6S5S13S14S15計數到計數到1010時，時，利用同步清零端利用同步清零端強制為強制為0000。 m2m2n n 情況情況數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 3939用用4 4位二進制計數器位二進制計數器7474x163x163實現模實現模11 11計數器計數器q 清零法清零法計數到計數到1010時，時，利用同步清零端利用同步清零端強制為強制為0000。 m2m2n n 情況情況CLKQ0Q1Q2Q3思考：思考：如果是

27、如果是74x161（異步清零）（異步清零）可以這樣連接嗎？可以這樣連接嗎？ 利用利用10111011狀態(tài)異步清零，會出現狀態(tài)異步清零，會出現“毛刺毛刺”數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 4040用用4 4位二進制計數器位二進制計數器7474x163x163實現模實現模11 11計數器計數器q 置數法置數法 m2m2n n 情況情況S0S1S2S3S4S12S11S10S9S8S7S6S5S13S14S15計數到計數到1111時，時，利用同步預置數端利用同步預置數端強制輸出為強制輸出為0101數字邏輯設計及應用數字邏輯設計及應用電子科技大學電子科技大學廖昌俊廖昌俊20142014 4141用用4 4位二進制計數器位二進制計數器7474x163x163實現模實現模11 11計數器計數器q 置數法置數法 m2m 2n）先進行級聯，再整體置零或預置數例：用74x163構造模193計數器 兩片163級聯得8位二進制計數器（0255） 采用整體清零法，0192 采用整體預置數法，6325