數(shù)字電子技術(shù)課件組合邏輯電路實用教案

1、一、組合(zh)邏輯電路的特點= F0（I0 , I1, In - - 1）= F1（I0 , I1, In - - 1）= Fm-1（I0 , I1, In - - 1）)( )(nntIFtY 1. 邏輯邏輯(lu j)功能特點功能特點 電路在任何時刻的輸出狀態(tài)(zhungti)(zhungti)只取決于該時刻的輸入 狀態(tài)(zhungti)(zhungti)，而與原來的狀態(tài)(zhungti)(zhungti)無關(guān)。2. 電路結(jié)構(gòu)特點(1) 輸出、輸入之間沒有反饋延遲電路(2) 不包含記憶性元件( (觸發(fā)器) )，僅由門電路構(gòu)成I0I1In-1Y0Y1Ym-1組合邏輯電路第1頁/共95頁第一

2、頁，共95頁。二、組合電路邏輯功能的表示(biosh)方法真值表，卡諾圖，邏輯(lu j)表達(dá)式，時間圖(波形圖)三、組合(zh)電路分類 按邏輯功能不同：加法器 比較器 編碼器 譯碼器 數(shù)據(jù)選擇器和分配器 只讀存儲器 按開關(guān)元件不同：CMOS TTL 按集成度不同：SSI MSI LSI VLSI第2頁/共95頁第二頁，共95頁。3. 1 組合電路的分析方法和設(shè)計組合電路的分析方法和設(shè)計(shj)方法方法3. 1. 1 組合組合(zh)電路的基本分析方法電路的基本分析方法一、分析方法邏輯圖邏輯(lu j)表達(dá)式化簡真值表說明功能分析目的： 確定輸入變量不同取值時功能是否滿足要求； 得到輸出函

3、數(shù)的標(biāo)準(zhǔn)與或表達(dá)式，以便用集成門電路 實現(xiàn)； 得到其功能的邏輯描述，以便用于包括該電路的系 統(tǒng)分析。 變換電路的結(jié)構(gòu)形式( (如：與或 與非-與非)；第3頁/共95頁第三頁，共95頁。二、分析二、分析(fnx)舉例舉例 例 分析圖中所示電路(dinl)(dinl)的邏輯功能CABCBABCAABCY CBAABC CBAABC 表達(dá)式真值表A B CY0 0 00 0 10 1 00 1 1A B CY1 0 01 0 11 1 01 1 111000000功能(gngnng)判斷輸入信號極性是否相同的電路 符合電路YABC&1 解 第4頁/共95頁第四頁，共95頁。 例 3. 1.

4、1 3. 1. 1 分析圖中所示電路的邏輯(lu j)(lu j)功能，輸入信號A A、B B、C C、D D是一組二進(jìn)制代碼。&ABCDY 解 (1) 逐級寫輸出(shch)函數(shù)的邏輯表達(dá)式WXBABABAW CWCWCWX DXDXDXY 第5頁/共95頁第五頁，共95頁。 例 3. 1. 1 3. 1. 1 分析圖中所示電路的邏輯功能，輸入信號(xnho)A(xnho)A、B B、C C、D D是一組二進(jìn)制代碼。&ABCDYWX 解 (2) 化簡ABCCBACBACBACWCWX BABABABABAW YX DXDAB C DABC DA BCDABCD A B CDA

5、BCDABCDABCD第6頁/共95頁第六頁，共95頁。 例 3. 1. 1 3. 1. 1 分析圖中所示電路的邏輯(lu j)(lu j)功能，輸入信號A A、B B、C C、D D是一組二進(jìn)制代碼。(3) 列真值表A B C DA B C DYY0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11111111100000000(4) 功能(gngnng)說明：當(dāng)輸入(shr)四位代碼中 1 的個數(shù)為奇數(shù)時輸出為 1，為

6、偶數(shù)時輸出為 0 檢奇電路。 解 YAB C DABC DA BCDABCDA B CDABCDABCDABCD第7頁/共95頁第七頁，共95頁。3.1.2 組合組合(zh)電路的基本設(shè)計方法電路的基本設(shè)計方法一、設(shè)計一、設(shè)計(shj)方法方法邏輯(lu j)抽象列真值表寫表達(dá)式化簡或變換畫邏輯圖邏輯抽象： 根據(jù)因果關(guān)系確定輸入、輸出變量 狀態(tài)賦值 用 0 和 1 表示信號的不同狀態(tài) 根據(jù)功能要求列出真值表 根據(jù)所用元器件( (分立元件 或 集成芯片) )的情況將函數(shù)式進(jìn)行化簡或變換?；喕蜃儞Q：第8頁/共95頁第八頁，共95頁。 設(shè)定(sh dn)變量：二、二、 設(shè)計設(shè)計(shj)舉例舉例

7、例 3. 1. 2 設(shè)計一個表決(bioju)電路，要求輸出信號的電平與三個輸入信號中的多數(shù)電平一致。 解 輸入 A、B、C ， 輸出 Y 狀態(tài)賦值：A、B、C = 0 表示 輸入信號為低電平Y(jié) = 0 表示 輸入信號中多數(shù)為低電平(1) 邏輯抽象A、B、C = 1 表示 輸入信號為高電平Y(jié) = 1 表示 輸入信號中多數(shù)為高電平第9頁/共95頁第九頁，共95頁。 例 3. 1. 2 設(shè)計一個(y )表決電路，要求輸出信號的電平與三個輸入信號中的多數(shù)電平一致。 解 列真值表(2)寫輸出(shch)表達(dá)式并化簡ABCCABCBABCAY CABCBABC ABACBC 最簡與或式最簡與非-與非式A

8、BACBCY ABACBC ABCY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111二、二、 設(shè)計設(shè)計(shj)舉例舉例 例 3. 1. 2 設(shè)計一個表決電路，要求輸出信號的電平與三個輸入信號中的多數(shù)電平一致。第10頁/共95頁第十頁，共95頁。二、設(shè)計二、設(shè)計(shj)舉例舉例 例 3. 1. 2 設(shè)計一個表決電路，要求輸出信號(xnho)的電平與三個輸入信號(xnho)中的多數(shù)電平一致。 解 (3) 畫邏輯圖 用與門和或門實現(xiàn)(shxin)ABACBCY ABYC&ABBC1&AC 用與非門實現(xiàn) ABACBC &第11

9、頁/共95頁第十一頁，共95頁。 例 設(shè)計一個監(jiān)視交通信號燈工作狀態(tài)的邏輯電路。正常情況(qngkung)(qngkung)下，紅、黃、綠燈只有一個亮，否則視為故障狀態(tài)，發(fā)出報警信號，提醒有關(guān)人員修理。 解 (1) (1)邏輯(lu j)(lu j)抽象輸入(shr)變量：1 - 亮0 - 滅輸出變量：R（紅）Y（黃）G（綠）Z（有無故障）1 - 有0 - 無列真值表R Y GZ0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 110010111(2)卡諾圖化簡RYG010001111011111YGRGRYGYRZ 第12頁/共95頁第十二頁，共95頁。 例 設(shè)計

10、(shj)(shj)一個監(jiān)視交通信號燈工作狀態(tài)的邏輯電路。正常情況下，紅、黃、綠只有一個亮，否則視為故障狀態(tài)，發(fā)出報警信號，提醒有關(guān)人員修理。 解 YGRGRYGYRZ (3) 畫邏輯圖&1&111RGYZ第13頁/共95頁第十三頁，共95頁。3.2 加法器和數(shù)值加法器和數(shù)值(shz)比較器比較器3.2.1 加法器一、半加器和全加器1. 半加器（Half Adder）兩個(lin ) 1 (lin ) 1 位二進(jìn)制數(shù)相加不考慮低位進(jìn)位。iiBA iiCS 0 00 11 01 10 01 01 00 1iiiiiBABAS iiiBAC 真值表函數(shù)(hnsh)式BA Ai+Bi

11、 = Si (和) Ci (進(jìn)位)第14頁/共95頁第十四頁，共95頁。邏輯圖曾用符號國標(biāo)符號半加器（Half Adder）Si&AiBi=1CiCOSiAiBiCiHASiAiBiCiiiiiiBABAS iiiBAC 函數(shù)式BA 第15頁/共95頁第十五頁，共95頁。2. 全加器（Full Adder）兩個 1 1 位二進(jìn)制數(shù)相加，考慮(kol)(kol)低位進(jìn)位。 Ai + Bi + Ci -1 ( 低位進(jìn)位低位進(jìn)位(jnwi) ) = Si ( 和和 ) Ci ( 向高位進(jìn)位向高位進(jìn)位(jnwi) )1 0 1 1- A 1 1 1 0- B+- 低位進(jìn)位低位進(jìn)位(jnwi)1

12、00101111真值表1-1-1-1- iiiiiiiiiiiiiCBACBACBACBAS 1111- - - - - iiiiiiiiiiiiiCBACBACBACBAC標(biāo)準(zhǔn)與或式A B Ci-10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1SiCiA B Ci-1SiCi0 01 01 00 11 00 10 11 1- S高位進(jìn)位0第16頁/共95頁第十六頁，共95頁?？ㄖZ圖全加器（Full Adder）ABC01000111101111SiABC01000111101111Ci圈 “ 0 ”1111 - - - - - iiiiiiiiiiiiiCB

13、ACBACBACBAS11- - - iiiiiiiCBCABAC1-1-1-1- iiiiiiiiiiiiiCBACBACBACBAS 11- - - iiiiiiiCBCABAC最簡與或式圈 “ 1 ”第17頁/共95頁第十七頁，共95頁。邏輯圖(a) 用與門、或門和非門(fi mn)實現(xiàn)曾用符號(fho)國標(biāo)符號(fho)COCISiAiBiCi-1CiFASiAiBiCi-1Ci&1111AiSiCiBiCi-11第18頁/共95頁第十八頁，共95頁。(b) 用與或非門用與或非門(fi mn)和非門和非門(fi mn)實現(xiàn)實現(xiàn)1111 - - - - - iiiiiiiiiii

14、iiCBACBACBACBAS11- - - iiiiiiiCBCABAC&1&1111CiSiAiBiCi-1第19頁/共95頁第十九頁，共95頁。3. 集成集成(j chn)全加器全加器TTL：74LS183CMOS：C661雙全加器VCC 2Ai2Bi 2Ci-1 2Ci 2Si VCC 2A 2B 2CIn 2COn+1 2F1A1B 1CIn1FGND1Ai1Bi1Ci-11Si地1Ci1 2 3 4 5 6 714 13 12 11 10 9 8VDD 2Ai2Bi 2Ci-1 1Ci 1Si 2Si 1Ci-1 2Ci 1Ai1Bi VSS 第20頁/共95頁第二

15、十頁，共95頁。二、加法器（Adder）實現(xiàn)(shxin)多位二進(jìn)制數(shù)相加的電路1. 4 位串行進(jìn)位位串行進(jìn)位(jnwi)加法加法器器特點(tdin)：電路簡單，連接方便速度低 = 4 tpdtpd 1位全加器的平均 傳輸延遲時間 01230123BBBBBAAAAA C0S0B0A0C0-1COS SCIC1S1B1A1COS SCIC2S2B2A2COS SCIC3S3B3A3COS SCI第21頁/共95頁第二十一頁，共95頁。2. 超前進(jìn)位(jnwi)加法器 作加法運(yùn)算(yn sun)時，總進(jìn)位信號由輸入二進(jìn)制數(shù)直接產(chǎn)生。1000000)(- - CBABAC011111)(CBABA

16、C 1000001111)()(- - CBABABABA特點(tdin)優(yōu)點：速度快缺點：電路比較復(fù)雜應(yīng)用舉例8421 BCD 碼 余 3 碼1 )(- - iiiiiiCBABAC第22頁/共95頁第二十二頁，共95頁。邏輯(lu j)結(jié)構(gòu)示意圖集成(j chn)芯片CMOS：CC4008TTL：74283 74LS283超前進(jìn)位電路 S3 S2 S1 S0C3A3B3A2B2A1B1A0B0C0-1CICICICI第23頁/共95頁第二十三頁，共95頁。3. 2. 2 數(shù)值數(shù)值(shz)比較器（比較器（Digital Comparator）一、1 位數(shù)值(shz)比較器0 00 11 0

17、1 10 1 00 0 11 0 00 1 0真值表函數(shù)(hnsh)式邏輯圖 用與非門和非門實現(xiàn)Ai Bi Li Gi MiLi( A B )Gi( A = B )Mi( A BL = 1A = BM = 1A 1 00= 1 00= 1 00=1 00=0 10 0 01= 0 01= 0 01=0 01B = B3B2B1B0LGM4 4位數(shù)值比較器A3 B3 A2 B2 A1 B1 A0 B0第25頁/共95頁第二十五頁，共95頁。&1&1&1&1&1&1&1 1&1&1&1 1 MLGA2A1B3A3B2B

18、1B01 A0G = (A3 B3)(A2 B2) (A1 B1)(A0 B0)4 位數(shù)值(shz)比較器M = A3B3+ (A3 B3) A2B2 + (A3 B3)(A2 B2) A1 B1+ (A3 B3)(A2 B2)(A1 B1) A0B0L = M+G1 位數(shù)值(shz)比較器3M3G2M2G1M1G0M0GAiMiBiAi BiAiBiLiGiAiBi&1&1&第26頁/共95頁第二十六頁，共95頁。比比 較較 輸輸 入入級級 聯(lián)聯(lián) 輸輸 入入輸輸 出出A3B3A2B2A1B1A0B0ABFA B 001= 001= 001= 001=001001=01

19、0010=100100 100= 100 4 位集成(j chn)數(shù)值比較器的真值表級聯(lián)輸入(shr)：供擴(kuò)展使用，一般接低位芯片的比較輸出，即 接低位芯片的 FA B 。第27頁/共95頁第二十七頁，共95頁。擴(kuò)展(kuzhn)：級聯(lián)輸入 集成(j chn)數(shù)值比較器 74LS85 (TTL) 兩片 4 位數(shù)值(shz)比較器74LS85 AB74LS85 ABVCC A3 B2 A2 A1 B1 A0 B0B3 AB FAB FA=B FAB地1 2 3 4 5 6 7 816 15 14 13 12 11 10 97485 74LS85比較輸出1 8 位數(shù)值比較器低位比較結(jié)果高位比較結(jié)果

20、 FAB FAB B7 A7 B6 A6 B5 A5 B4 A4 B3 A3 B2 A2 B1 A1 B0 A0 第28頁/共95頁第二十八頁，共95頁。CMOS 芯片設(shè)置 A B 只是(zhsh)為了電路對稱，不起判斷作用B7 A7 B6 A6 B5 A5 B4 A4 FAB CC14585 ABB3 A3 B2 A2 B1 A1 B0 A0 FAB CC14585 AB 集成數(shù)值(shz)比較器 CC15485(CMOS)擴(kuò)展(kuzhn)： 兩片4 位 8 位VDDA3 B3 FAB FABA BA=BA1VSS1 2 3 4 5 6 7 816 15 14 13 12 11 10 9C

21、C14585 C6631低位比較結(jié)果高位比較結(jié)果1第29頁/共95頁第二十九頁，共95頁。3. 3 編碼器和譯碼器編碼器和譯碼器3. 3. 1 編碼器（Encoder）編碼(bin (bin m)m)：用文字、符號或者數(shù)字(shz)(shz)表示特定對象的過程（用二進(jìn)制代碼表示不同事物）二進(jìn)制編碼器二十進(jìn)制編碼器分類(fn (fn li)li)：普通編碼器優(yōu)先編碼器2nn104或Y1I1Y2YmI2In代代碼碼輸輸出出信信息息輸輸入入編編 碼碼 器器 框框 圖圖第30頁/共95頁第三十頁，共95頁。一、二進(jìn)制編碼器用 n 位二進(jìn)制代碼對 N = 2n 個信號進(jìn)行(jnxng)編碼的電路1. 3

22、 位二進(jìn)制編碼器位二進(jìn)制編碼器(8 線線- 3 線線)編碼(bin m)表函數(shù)(hnsh)式Y(jié)2 = I4 + I5 + I6 + I7Y1 = I2 + I3+ I6 + I7Y0 = I1 + I3+ I5 + I7輸入輸出 I0 I7 是一組互相排斥的輸入變量，任何時刻只能有一個端輸入有效信號。輸 入輸 出0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Y2 Y1 Y0I0I1I2I3I4I5I6I73 位二進(jìn)制編碼器I0I1I6I7Y2Y1Y0I2I4I5I3第31頁/共95頁第三十一頁，共95頁。函數(shù)(hnsh)式邏輯圖 用或門實現(xiàn)(shxin) 用與

23、非門實現(xiàn)(shxin)76542IIIIY 76321IIIIY 75310IIIIY 7654IIII 7632IIII 7531IIII Y0 Y1 Y2111I7 I6 I5 I4 I3I2 I1I0 &Y0 Y1 Y24567IIII23II01II第32頁/共95頁第三十二頁，共95頁。優(yōu)先(yuxin)(yuxin)編碼：允許幾個信號同時輸入，但只對優(yōu)先級別最高的進(jìn)行(jnxng)編碼。優(yōu)先順序：I7 I0編碼(bin m)表輸輸 入入輸輸 出出 I7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0 1 1 1 1 0 1 1 1 0 0 0 1 1 0 1 0

24、 0 0 1 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 1 0 0 0函數(shù)式2. 3 位二進(jìn)制優(yōu)先編碼器45672IIIIY 245345671 IIIIIIIIY 12463465670 IIIIIIIIIIY 第33頁/共95頁第三十三頁，共95頁。輸入(shr)輸出為原變量邏輯圖輸入(shr)輸出為反變量Y2Y1Y0111&1111111111117I6I5I4I3I2I1I0I1112Y1Y0YI7I6I5I4I3I2I1I0第34頁/共95頁第三十四頁，共95頁。用 4

25、位二進(jìn)制代碼對 0 9 十個信號進(jìn)行(jnxng)編碼的電路。1. 8421 BCD 編碼器2. 8421 BCD 優(yōu)先(yuxin)編碼器3. 集成(j chn) 10線 -4線優(yōu)先編碼器（74147 74LS147）三、幾種常用編碼1. 二-十進(jìn)制編碼8421 碼 余 3 碼 2421 碼5211 碼 余 3 循環(huán)碼 右移循環(huán)碼循環(huán)碼（反射碼或格雷碼）ISO碼ANSCII（ASCII）碼二、二- -十進(jìn)制編碼器2. 其他二-十進(jìn)制編碼器I0I2I4I6I8I1I3I5I7I9Y0Y1Y2Y3第35頁/共95頁第三十五頁，共95頁。3.3.2 譯碼器（Decoder）編碼的逆過程(guchn

26、g)，將二進(jìn)制代碼翻譯為原來的含義一、二進(jìn)制譯碼器(Binary Decoder) 輸入(shr) n 位二進(jìn)制代碼如： 2 線 4 線譯碼器3 線 8 線譯碼器4 線 16 線譯碼器A0Y0A1An-1Y1Ym-1二進(jìn)制二進(jìn)制譯碼器譯碼器輸出(shch) m 個信號 m = 2n第36頁/共95頁第三十六頁，共95頁。1. 3位二進(jìn)制譯碼器 ( 3 線 8 線)真值表函數(shù)(hnsh)式0127AAAY 0120AAAY 0121AAAY 0122AAAY 0123AAAY 0124AAAY 0125AAAY 0126AAAY A0Y0A1A2Y1Y73 位位二進(jìn)制二進(jìn)制譯碼器譯碼器012 A

27、AA01234567 YYYYYYYY0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1第37頁/共95頁第三十七頁，共95頁。3 線 - 8 線譯碼器邏輯圖000 輸出(shch)低電平有效工作(gngzu)原理：11111101&Y7&Y6&Y5&Y4&Y3&Y

28、2&Y1&Y0A2A2A1A1A0A0111111A2A1A000111110111010101111110111110111110011111011101111111101101101111111101111111第38頁/共95頁第三十八頁，共95頁。2. 集成(j chn) 3 線 8 線譯碼器 - 74LS138引腳排列(pili)圖功能(gngnng)示意圖321 SSS、輸入選通控制端1S 0321 SS或或芯片禁止工作0 1321 SSS且且芯片正常工作VCC 地1324567816 15 14 13 12 11 10974LS138Y0 Y1 Y2 Y3 Y4

29、Y5 Y6 A0 A1 A2 S3 S2 S1 Y7 74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 第39頁/共95頁第三十九頁，共95頁。3. 二進(jìn)制譯碼器的級聯(lián)兩片3 線 8 線4 線-16 線Y0Y7Y8Y1574LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA 高位Y7 A0 A1 A2 A3 74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA 低位Y7 1

30、0工作禁止有輸出無輸出 1禁止工作無輸出有輸出0 78 15第40頁/共95頁第四十頁，共95頁。三片 3 線- 8 線5 線 - 24 線34 AA（1）（）（2）（）（3）輸 出工 禁 禁70YY禁 工 禁158YY禁 禁 工2316YY0 00 11 01 1禁 禁 禁全為 174LS138 (1)Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA Y0Y7 Y774LS138 (3)Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA Y16Y7 Y2374LS138 (2)Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A

31、1 A2 STB STC STA Y8Y7 Y15A0A1A2A3A41第41頁/共95頁第四十一頁，共95頁。功能(gngnng)特點：輸出(shch)端提供全部最小項電路(dinl)特點：與門( (原變量輸出) )與非門( (反變量輸出) )4. 二進(jìn)制譯碼器的主要特點二、二-十進(jìn)制譯碼器(Binary-Coded Decimal Decoder)將 BCD 碼翻譯成對應(yīng)的十個輸出信號集成 4 線 10 線譯碼器：7442 74LS42第42頁/共95頁第四十二頁，共95頁。半導(dǎo)體顯示(xinsh)(LED)液晶顯示(LCD)共陽極(yngj)每字段是一只發(fā)光(f un)二極管三、顯示譯碼

32、器數(shù)碼顯示器aebcfgdabcdefgR+ 5 VYaA3A2A1A0+VCC+VCC顯示顯示譯碼器譯碼器共陽共陽YbYcYdYeYfYg00000000001000100101001111001001000110100010101100000110100110001001000100000 低電平驅(qū)動011100011111000000000010010000100第43頁/共95頁第四十三頁，共95頁。共陰極(ynj)abcdefgR+5 VYaA3A2A1A0+VCC顯示顯示譯碼器譯碼器共陰共陰YbYcYdYeYfYg 高電平驅(qū)動(q dn)0000111111000010010011

33、0000110110100110100010101100111100010011111001011001110110111011111111000011111111111011aebcfgd第44頁/共95頁第四十四頁，共95頁。驅(qū)動(q dn)共陰極數(shù)碼管的電路 輸出(shch)高電平有效YaYbYcYdYeYfYgA3A2A1A011111111111111111111111第45頁/共95頁第四十五頁，共95頁。驅(qū)動共陽極(yngj)數(shù)碼管的電路A3A2A1A0YaYbYcYdYeYfYg 輸出(shch)低電平有效&1&111&1第46頁/共95頁第四十六頁，共

34、95頁。數(shù)據(jù)傳輸方式0110發(fā)送0110并行(bngxng)(bngxng)傳送0110串行傳送(chun (chun sn)sn)并- -串轉(zhuǎn)換(zhunhun)(zhunhun)：數(shù)據(jù)選擇器串- -并轉(zhuǎn)換：數(shù)據(jù)分配器3. 4 數(shù)據(jù)選擇器和分配器數(shù)據(jù)選擇器和分配器接收0110 在發(fā)送端和接收端不需要數(shù)據(jù) 并-串 或 串-并 轉(zhuǎn)換裝置，但每位數(shù)據(jù)各占一條傳輸線，當(dāng)傳送數(shù)據(jù)位數(shù)增多時，成本較高，且很難實現(xiàn)。第47頁/共95頁第四十七頁，共95頁。3. 4. 1 數(shù)據(jù)(shj)選擇器 ( Data Selector )能夠從多路數(shù)據(jù)輸入中選擇(xunz)(xunz)一路作為輸出的電路一、4 選 1

35、 數(shù)據(jù)(shj)選擇器輸入數(shù)據(jù)輸出數(shù)據(jù)選擇控制信號A0Y4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器D0D3D1D2A11. 邏輯抽象0 0 0 1 1 0 1 1 D0D1D2D3D0 0 0D0D A1 A0 真值表D1 0 1D2 1 0D3 1 1Y D1D2D32. 邏輯表達(dá)式 013012011010AADAADAADAADY 第48頁/共95頁第四十八頁，共95頁。一、4 選 1 數(shù)據(jù)(shj)選擇器2. 邏輯(lu j)表達(dá)式 013012011010AADAADAADAADY 3. 邏輯圖33221100 DmDmDmDm 1&11YA11A0D0D1D2D30 0 0 1 1 0

36、1 1 = D0= D1= D2= D3第49頁/共95頁第四十九頁，共95頁。 二、集成(j chn)(j chn)數(shù)據(jù)選擇器1. 8 選 1 數(shù)據(jù)(shj)選擇器74151 74LS151 74251 74LS251引腳排列圖功能示意圖選通控制端選通控制端 SVCC 地1324567816 15 14 13 12 11 10 974LS151D4 D5 D6 D7 A0 A1 A2 D3 D2 D1 D0 Y Y SMUXD7A2D0A0A1SYY禁止(jnzh)使能1 0 0 0 0D0 D0 D1 D1 D2 D2 D3 D3 D4 D4 D5 D5 D6 D6 D7 D7 0 0 1

37、0 1 00 1 11 0 01 0 11 1 01 1 11 0 A2 A0 地址端D7 D0 數(shù)據(jù)輸入端數(shù)據(jù)輸出端數(shù)據(jù)輸出端、 YY1 0 YY012701210120AAADAAADAAADY ，選擇器被禁止，選擇器被禁止時時當(dāng)當(dāng) 1 S），選擇器被選中（使能，選擇器被選中（使能時時當(dāng)當(dāng) 0 S第50頁/共95頁第五十頁，共95頁。2. 集成數(shù)據(jù)(shj)選擇器的擴(kuò)展兩片 8 選 1（74151）16 選 1數(shù)據(jù)(shj)選擇器A2 A1 A0 A3 D15 D81Y1S74151 (2)D7A2D0ENA0A1YY2D7 D074151 (1)D7A2D0ENA0A1SYY1低位高位(

38、o wi)0 禁止使能0 70 D0 D7 D0 D7 1 使能禁止D8 D15 0 D8 D15 第51頁/共95頁第五十一頁，共95頁。0 四片 8 選 1（74151）32 選 1 數(shù)據(jù)(shj)選擇器1/2 74LS139SA4A3A2A1A0&Y方法(fngf) 1：74LS139 雙 2 線 - 4 線譯碼器74151 (4)D7A2D0ENA0A1S4Y374151 (1)D7A2D0ENA0A1D0S1Y074151 (2)D7A2D0ENA0A1S2Y174151 (3)D7A2D0ENA0A1S3Y2D7D8D15D16D23D24D311 1 1 1 1 0 7禁

39、止 禁止 禁止 禁止 0 0 01 1 1 0 禁止 禁止 禁止 使能 0 1禁止 禁止 使能 禁止 禁止 使能 禁止 禁止 使能 禁止 禁止 禁止 1 01 1D0 D7 D8 D15 D16 D23 D24 D311 1 0 1 1 0 1 1 0 1 1 1 第52頁/共95頁第五十二頁，共95頁。方法(fngf) 2：74LS153 雙 4 選 1 數(shù)據(jù)(shj)選擇器34 AA（1） （2） （3） （4）輸出信號0 0工 禁 禁 禁70 DD0 1禁 工 禁 禁158 DD1 0禁 禁 工 禁2316 DD1 1禁 禁 禁 工3124 DD譯譯碼碼器器輸輸出出00 Y01 Y02

40、Y03 Y方法(fngf) 1：四片 8 選 1（74151）32 選 1 數(shù)據(jù)選擇器四路 8 位并行數(shù)據(jù)四片8選1四路 1 位串行數(shù)據(jù)一片4選1一路 1 位串行數(shù)據(jù)（電路略）真值表（使用 74LS139 雙 2 線 - 4 線譯碼器）第53頁/共95頁第五十三頁，共95頁。3. 4. 2 數(shù)據(jù)數(shù)據(jù)(shj)分配器分配器 ( Data Demultiplexer )將 1 路輸入數(shù)據(jù)，根據(jù)需要分別傳送(chun sn)到 m 個輸出端一、1 路- 4 路數(shù)據(jù)(shj)分配器數(shù)據(jù)輸入數(shù)據(jù)輸出選擇控制0 00 11 01 11A0A3210 YYYYD 0 0 00 D 0 00 0 D 00 0

41、 0 D01AAD 01AAD 01AAD 01AAD &Y0&Y1&Y2&Y31A01A1DDA01 路路-4 路路數(shù)據(jù)分配器數(shù)據(jù)分配器Y0Y3Y1Y2A1真值表函數(shù)式邏輯圖第54頁/共95頁第五十四頁，共95頁。二、集成(j chn)(j chn)數(shù)據(jù)分配器用 3 線-8 線譯碼器可實現(xiàn)(shxin) 1 路-8 路數(shù)據(jù)分配器數(shù)據(jù)(shj)(shj)輸出 S1 數(shù)據(jù)輸入（D） 32使能控制端使能控制端、 SS）數(shù)據(jù)輸出（數(shù)據(jù)輸出（ 70DYY地址碼 數(shù)據(jù)輸入( (任選一路) )。實實現(xiàn)現(xiàn)數(shù)數(shù)據(jù)據(jù)分分配配器器的的功功能能時時 , 032 SSS2 數(shù)據(jù)輸入（D

42、）數(shù)據(jù)輸出（數(shù)據(jù)輸出（ 70DYY 21使使能能控控制制端端、 SS。實實現(xiàn)現(xiàn)數(shù)數(shù)據(jù)據(jù)分分配配器器的的功功能能時時 , 0 , 121 SS74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 第55頁/共95頁第五十五頁，共95頁。3. 5 用用 MSI 實現(xiàn)組合邏輯實現(xiàn)組合邏輯(lu j)函數(shù)函數(shù)3. 5. 1 用數(shù)據(jù)選擇器實現(xiàn)組合(zh)邏輯函數(shù)一、基本原理和步驟(bzhu)(bzhu)1. 原理：選擇器輸出為標(biāo)準(zhǔn)與或式，含地址變量的全部最小項。例如 而任

43、何組合邏輯函數(shù)都可以表示成為最小項之和的形式，故可用數(shù)據(jù)選擇器實現(xiàn)。013012011010AADAADAADAADY 01270120AAADAAADY 4 選 18 選 1第56頁/共95頁第五十六頁，共95頁。2. 基本(jbn)步驟(1) 根據(jù) n = k - 1 確定(qudng)數(shù)據(jù)選擇器的規(guī)模和型號(n 選擇器地址碼，k 函數(shù)(hnsh)的變量個數(shù))(2) 寫出函數(shù)的標(biāo)準(zhǔn)與或式和選擇器輸出信號表達(dá)式(3) 對照比較確定選擇器各個輸入變量的表達(dá)式 (4) 根據(jù)采用的數(shù)據(jù)選擇器和求出的表達(dá)式畫出連線圖。第57頁/共95頁第五十七頁，共95頁。二、應(yīng)用(yngyng)(yngyng)舉

44、例 例 3.5.1 用數(shù)據(jù)選擇器實現(xiàn)(shxin)(shxin)函數(shù) 解 (2) 標(biāo)準(zhǔn)(biozhn)與或式ABCCABCBABCAF ACBCABF (1) n = k - -1 = 3 - -1 = 2 可用 4 選 1 數(shù)據(jù)選擇器 74LS153數(shù)據(jù)選擇器013012011010AADAADAADAADY (3) 確定輸入變量和地址碼的對應(yīng)關(guān)系令 A1 = A, A0 = B01 BAABCBACBAF則 D0 = 0 D1 =D2 = C D3 = 1方法一：ABDBADBADBADY3210 FA BY1/2 74LS153D3D2D1D0A1A0ST1C(4) 畫連線圖第58頁/共

45、95頁第五十八頁，共95頁。方法(fngf)二：FB CY1/2 74LS153D3D2D1D0A1A0ST1A令 A1 = B, A0 = C二、應(yīng)用(yngyng)(yngyng)舉例 例 3.5.1 用數(shù)據(jù)選擇器實現(xiàn)(shxin)(shxin)函數(shù) 解 ACBCABF BCDCBDCBDCBD3210 013012011010AADAADAADAADY BCAABCACBCABF 10 BCACBACBCB則 D0 = 0 D1 =D2 = A D3 = 1畫連線圖第59頁/共95頁第五十九頁，共95頁。例 用數(shù)據(jù)(shj)選擇器實現(xiàn)函數(shù) mZ148,9,10,12,3,4,5,6,7,

46、 解 (2) 函數(shù)(hnsh) Z 的標(biāo)準(zhǔn)與或式DABCDCABDCBADCBADCBA BCDADBCADCBADCBACDBAZ 8 選 1012701210120AAADAAADAAADY (3) 確定輸入變量確定輸入變量(binling)和地址碼的對應(yīng)和地址碼的對應(yīng)關(guān)系關(guān)系(1) n = k-1 = 4-1 = 3若令A(yù)2 = A, A1= B, A0= C(4) 畫連線圖則D2=D3 =D4 =1D0= 0用 8 選 1 數(shù)據(jù)選擇器 74LS151ZA B C1DD1D1=DDmDmDmmmmDmZ 7654321 11100 mDDDD 765Y 74LS151D7D6D5D4D3

47、D2D1D0A2A1A0S第60頁/共95頁第六十頁，共95頁。3. 5. 2 用二進(jìn)制譯碼器實現(xiàn)(shxin)組合邏輯函數(shù)一、基本原理與步驟(bzhu)1. 基本原理：二進(jìn)制譯碼器又叫變量譯碼器或最小項譯碼器,它的輸出端提供(tgng)了其輸入變量的全部最小項。0127AAAY 0120AAAY 0121AAAY 0, 1321 SSS0m 1m 7m 任何一個函數(shù)都可以寫成最小項之和的形式74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 第61頁/共95

48、頁第六十一頁，共95頁。2. 基本(jbn)步驟(1) 選擇(xunz)集成二進(jìn)制譯碼器(2) 寫函數(shù)(hnsh)的標(biāo)準(zhǔn)與非-與非式(3) 確認(rèn)變量和輸入關(guān)系例 用集成譯碼器實現(xiàn)函數(shù)ACBCABZ (1) 三個輸入變量，選 3 線 8 線譯碼器 74LS138(2) 函數(shù)的標(biāo)準(zhǔn)與非-與非式CBABCACABABCZ 7653mmmm 7653mmmm (4) 畫連線圖 解 二、應(yīng)用舉例第62頁/共95頁第六十二頁，共95頁。(4) 畫連線(lin xin)圖(3) 確認(rèn)變量和輸入(shr)關(guān)系CABAAA 012 令7653YYYYZ 解 CBABCACABABCZ 7653mmmm 則74L

49、S138Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA &ZABC1在輸出(shch)端需增加一個與非門 例 用集成譯碼器實現(xiàn)函數(shù)ACBCABZ 選 3 線 8 線譯碼器 74LS138第63頁/共95頁第六十三頁，共95頁。例 3. 5. 2 試用(shyng)集成譯碼器設(shè)計一個全加器。(1) 選擇(xunz)譯碼器： 解 COCISiAiBiCi-1Ci全加器的符號(fho)如圖所示選 3 線 8 線譯碼器 74LS138(2) 寫出函數(shù)的標(biāo)準(zhǔn)與非-與非式1-1-1-1- iiiiiiiiiiiiiCBACBACBACBAS 7421mmm

50、m 7421mmmm 11- - - iiiiiiiCBCABAC1111- - - - - iiiiiiiiiiiiCBACBACBACBA7653mmmm 7653mmmm 第64頁/共95頁第六十四頁，共95頁。例 3. 5. 2 試用(shyng)集成譯碼器設(shè)計一個全加器。 解 COCISiAiBiCi-1Ci(2) 函數(shù)(hnsh)的標(biāo)準(zhǔn)與非-與非式選 3 線 8 線譯碼器 74LS13874LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA 17421mmmmSi 7653mmmmCi (3) 確認(rèn)(qurn)表達(dá)式1012 - -

51、iiiCABAAAAiBiCi-17421YYYYSi 7653YYYYCi (4) 畫連線圖&Ci&Si第65頁/共95頁第六十五頁，共95頁。3.7 組合電路中的競爭組合電路中的競爭(jngzhng)冒險冒險3.7.1 競爭冒險的概念及其產(chǎn)生競爭冒險的概念及其產(chǎn)生(chnshng)原因原因一、競爭冒險(mo xin)的概念 在組合邏輯電路中，當(dāng)輸入信號改變狀態(tài)時，輸出端可能出現(xiàn)虛假信號 過渡干擾脈沖的現(xiàn)象，叫做競爭冒險。二、產(chǎn)生競爭冒險的原因1. 原因分析&ABY0110ABY 信號 A、B 不可能突變，需要經(jīng)歷一段極短的過渡時間。而門電路的傳輸時間也各不相同，故當(dāng)

52、A、B同時改變狀態(tài)時可能在輸出端產(chǎn)生虛假信號。第66頁/共95頁第六十六頁，共95頁。2. 電路(dinl)舉例&Y3&Y1&Y2&Y0A1B1A 2 位二進(jìn)制譯碼器B)(AB)(BA)( BA)(BA 假設(shè)(jish)信號 A 的變化規(guī)律如表中所示A B0 00 11 01 1BA BAAB1 11 00 10 010000001產(chǎn)生干擾脈沖(michng)的時間：10 01 ：、BA01 10 ：、BA第67頁/共95頁第六十七頁，共95頁。3.7.2 消除競爭消除競爭(jngzhng)冒險的方法冒險的方法一、引入封鎖(fn su)脈沖&Y3&

53、;Y1&Y2&Y0A1B1P1ABABABP1二、引入選通脈沖(michng)P2P2存在的問題：對封鎖脈沖和選通脈沖的寬度和產(chǎn)生時間有嚴(yán)格的要求。三、接入濾波電容CfCf導(dǎo)致輸出波形的邊沿變壞。第68頁/共95頁第六十八頁，共95頁。四、修改(xigi)邏輯設(shè)計增加冗余項3.7.2 消除消除(xioch)競爭冒險的方法競爭冒險的方法&ABCAG1G2G4G3Y&G5ABC010001 11 1011100100CAABY 例如(lr)：BCCAABY CAABBC由于修改設(shè)計方案得當(dāng)，收到了較好的效果。第69頁/共95頁第六十九頁，共95頁。 組合邏輯電路是由

54、各種門電路組成的沒有記憶(jy)功能的電路。它的特點是任一時刻的輸出信號只取決于該時刻的輸入信號，而與電路原來所處的狀態(tài)無關(guān)。邏輯圖邏輯表達(dá)式化簡真值表說明功能邏輯抽象列真值表寫表達(dá)式化簡或變換畫邏輯圖第70頁/共95頁第七十頁，共95頁。 練習(xí) 寫出圖中所示電路(dinl)(dinl)的邏輯表達(dá)式，說明其功能ABY1111 解 1. 逐級寫出輸出(shch)邏輯表達(dá)式BA BAA BAB BABBAAY 2. 化簡)(BABBAAY BAAB 3. 列真值表BA Y0 00 11 01 110014. 功能(gngnng) 輸入信號相同時輸出為1，否則為0 同或。第71頁/共95頁第七十一頁

55、，共95頁。1. 加法器：實現(xiàn)兩組多位二進(jìn)制數(shù)相加的電路。根據(jù)進(jìn)位(jnwi)方式不同，可分為串行進(jìn)位(jnwi)加法器和超前進(jìn)位(jnwi)加法器。2. 數(shù)值(shz)比較器：比較兩組多位二進(jìn)制數(shù)大小的電路。集成芯片：74LS183（TTL）、C661（CMOS） 雙全加器兩片雙全加器（如74LS183） 四位串行進(jìn)位加法器74283、74LS283（TTL）CC4008（CMOS） 四位二進(jìn)制超前進(jìn)位加法器集成芯片：7485、74L 85（TTL）CC14585、C663（CMOS） 四位數(shù)值比較器第72頁/共95頁第七十二頁，共95頁。3. 編碼器：將輸入(shr)的電平信號編成二進(jìn)制代

56、碼的電路。主要包括二進(jìn)制編碼器、二 十進(jìn)制編碼器和優(yōu)先編碼器等。4. 譯碼器：將輸入的二進(jìn)制代碼譯成相應(yīng)(xingyng)的電平信號。主要包括二進(jìn)制譯碼器、二 十進(jìn)制譯碼器和顯示譯碼器等。集成(j chn)芯片：74148、74LS148、74LS348（TTL） 8 線 3 線優(yōu)先編碼器74147、74LS147（TTL） 10 線 4 線優(yōu)先編碼器集成芯片：74LS138（TTL） 3線 8線譯碼器（二進(jìn)制譯碼器）7442、74LS42（TTL） 4線 10線譯碼器74247、74LS247（TTL） 共陽極顯示譯碼器7448、74248、7449、74249等（TTL） 共陰極顯示譯碼器

57、第73頁/共95頁第七十三頁，共95頁。5. 數(shù)據(jù)(shj)選擇器：在地址碼的控制下，在同一時間內(nèi)從多路輸入(shr)信號中選擇相應(yīng)的一路信號輸出的電路。常用于數(shù)據(jù)傳輸中的并-串轉(zhuǎn)換。集成(j chn)芯片：74151、74LS15174251、74LS251（TTL） 8 選 1 數(shù)據(jù)選擇器6. 數(shù)據(jù)分配器：在地址碼的控制下，將一路輸入信號傳送到多個輸出端的任何一個輸出端的電路。常用于數(shù)據(jù)傳輸中的串-并轉(zhuǎn)換。集成芯片：無專用芯片，可用二進(jìn)制集成譯碼器實現(xiàn)。第74頁/共95頁第七十四頁，共95頁。練習(xí) 用二 - 十進(jìn)制編碼器、譯碼器、發(fā)光二極管七段顯示(xinsh)器，組成一個 1 數(shù)碼顯示(

58、xinsh)電路。當(dāng) 0 9 十個輸入端中某一個接地時，顯示(xinsh)相應(yīng)數(shù)碼。選擇合適的器件，畫出連線圖。YaA3A2A1A0+VCC74LS48顯示顯示譯碼器譯碼器YbYcYdYeYfYg共陰共陰 解 1111+VCCY3Y2Y1Y074LS14710線線-4線線編碼器編碼器I0I1I9+VCCS0S1S9第75頁/共95頁第七十五頁，共95頁。1. 數(shù)據(jù)(shj)選擇器：為多輸入單輸出的組合邏輯(lu j)電路，在輸入數(shù)據(jù)都為 1 時，它的輸出表達(dá)式為地址變量的全部最小項之和，適用于實現(xiàn)單輸出組合邏輯(lu j)函數(shù)。2. 二進(jìn)制譯碼器：輸出端提供了輸入變量的全部最小項，而且每一個輸

59、出端對應(yīng)一個最小項，因此，二進(jìn)制譯碼器輔以門電路（與非門）后，適合用于實現(xiàn)單輸出或多輸出的組合邏輯函數(shù)。第76頁/共95頁第七十六頁，共95頁。1. 功能(gngnng)：用于存放固定不變的數(shù)據(jù)，存儲內(nèi)容(nirng)不能隨 意改寫。工作時，只能根據(jù)地址碼讀出數(shù)據(jù)。2. 特點(tdin)：工作可靠，斷電后，數(shù)據(jù)不會丟失。3. 分類：固定 ROM（掩模 ROM）和可編程 ROM（PROM） 包括 EPROM（電寫入紫外線擦除）和 E2PROM（電寫入電擦除）。PROM都要用專用的編程器對芯片進(jìn)行編程。 當(dāng)門電路的兩個輸入信號同時向相反方向變化時，輸出端可能出現(xiàn)干擾脈沖。消除方法：加封鎖脈沖、加選

60、通脈沖、接濾波電容、修改邏輯設(shè)計等。第77頁/共95頁第七十七頁，共95頁。 (取 Y=“1”( 或Y=“0” ) 列邏輯(lu j)式取 Y = “1”對應(yīng)于Y=1， 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1第78頁/共95頁第七十八頁，共95頁。CBACBACBACBAYABCCBACBACBAY BCACBACBACBAABC001001 11 101111 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1第79頁/共95頁第七十九頁，共95頁。YCBA01100111110&1010第80頁/共95頁第八十頁，共95頁。3.6 只讀存儲器只讀存儲器（ROM）分類(fn (fn li)li)掩模 ROM可編程 ROM（PROM Programmable ROM）可擦除可編程 ROM（EPROM Erasable PROM）說明(shumn(shumng):g):掩模 ROMPROM生產(chǎn)過程中在掩模板(mbn)(mbn)控制下寫入，內(nèi)容固定，不能更改內(nèi)容可由用