電子集成運算放大器的基本應(yīng)用2_第1頁
電子集成運算放大器的基本應(yīng)用2_第2頁
電子集成運算放大器的基本應(yīng)用2_第3頁
電子集成運算放大器的基本應(yīng)用2_第4頁
電子集成運算放大器的基本應(yīng)用2_第5頁
已閱讀5頁,還剩10頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、1集成運算放大器的應(yīng)用集成運算放大器的應(yīng)用2一、實驗?zāi)康囊弧嶒災(zāi)康?二、實驗設(shè)備與器件二、實驗設(shè)備與器件3三、實驗原理三、實驗原理 集成運算放大器時一種具有高電壓放大倍集成運算放大器時一種具有高電壓放大倍數(shù)的直接耦合多級放大電路。當(dāng)外部接入不同數(shù)的直接耦合多級放大電路。當(dāng)外部接入不同的線性或非線性元器件組成輸入和負(fù)反饋電路的線性或非線性元器件組成輸入和負(fù)反饋電路時,可以靈活的實現(xiàn)各種特定的函數(shù)關(guān)系。在時,可以靈活的實現(xiàn)各種特定的函數(shù)關(guān)系。在線性應(yīng)用方面,可組成比例、加法、減法、微線性應(yīng)用方面,可組成比例、加法、減法、微分、積分、對數(shù)等模擬運算電路?;具\算電分、積分、對數(shù)等模擬運算電路?;?/p>

2、運算電路路4 本實驗采用的集成運放型號為本實驗采用的集成運放型號為 A741(或(或F007),),引腳排列如圖所示。它是八腳雙列直插式組件,(引腳排列如圖所示。它是八腳雙列直插式組件,(2)腳和(腳和(3)腳為反相和同相輸入端,()腳為反相和同相輸入端,(6)腳為輸出)腳為輸出端,(端,(7)腳和()腳和(4)腳為正、負(fù)電源端,()腳為正、負(fù)電源端,(1)腳和)腳和(5)腳為失調(diào)調(diào)零端,()腳為失調(diào)調(diào)零端,(1)()(5)腳之間可接入一)腳之間可接入一只幾十只幾十k的電位器并將滑動觸頭接到負(fù)電源端。(的電位器并將滑動觸頭接到負(fù)電源端。(8)腳為空腳,電源腳為空腳,電源+Vcc為為+12V,

3、Vcc為為 12V。 A741管腳圖管腳圖調(diào)零端1458+-+-+-+-+空腳+12V輸出端反相輸入端-12V調(diào)零端同相輸入端51、反相比例運算電路、反相比例運算電路 電路如圖所示。對于理想運算放大器,該電路的電路如圖所示。對于理想運算放大器,該電路的輸出電壓與輸入電壓之間的關(guān)系為:輸出電壓與輸入電壓之間的關(guān)系為: 為了為了減小輸入級偏置電流引起的運算誤差,在同相輸入減小輸入級偏置電流引起的運算誤差,在同相輸入端應(yīng)接如平衡電阻端應(yīng)接如平衡電阻R2=R1 /RF 。+-+-+-+-+-+-R1R2RFRW10k100k10k12V12VU0i1F0URRU6實驗九實驗九 集成運算放大器的應(yīng)用集成

4、運算放大器的應(yīng)用2210iiFiiFURRURRU2、反相加法器、反相加法器 電路如圖所示,輸出電壓與輸入電壓之間的關(guān)系電路如圖所示,輸出電壓與輸入電壓之間的關(guān)系為:為:FRRRR/213+-Ui1Ui2U0R1R2RFR3RW10k10k10k 10k12V12V7+-+-Ui1Ui2U0R1R2R3RFRW12V12V10k10k100k100k10k)UU(RRU1 i2i1F0 8(0)udtuRC1(t)uct0i0 4、積分運算、積分運算反相積分電路如下圖所示。在理想條件下,輸出反相積分電路如下圖所示。在理想條件下,輸出電壓電壓UO等于等于式中式中UO(0)是)是t=0時刻電容時刻

5、電容C兩端的電壓值,即初始兩端的電壓值,即初始值。值。如果如果ui(t)是幅值為是幅值為E的階躍電壓,并設(shè)的階躍電壓,并設(shè)uc(0)=0,電路如圖所示,輸出電壓與輸入電壓之間的關(guān)系電路如圖所示,輸出電壓與輸入電壓之間的關(guān)系tRCEdtERC1ut009 如果如果U0(t)是幅值為)是幅值為E的階躍電壓,并設(shè)的階躍電壓,并設(shè)UC(0)=0,則即輸出電壓,則即輸出電壓UO(t)隨時間增)隨時間增長而線性下降。顯然長而線性下降。顯然RC的數(shù)值越大,達到給的數(shù)值越大,達到給定的定的UO值所需的時間就越長。積分輸出電壓值所需的時間就越長。積分輸出電壓所能達到的最大值受集成運放最大輸出范圍的所能達到的最大

6、值受集成運放最大輸出范圍的限制。限制。+-+-uiu012V12VR1R3RWCRF100k2k10k10四、實驗內(nèi)容與步驟四、實驗內(nèi)容與步驟 實驗前要看清運放組件各管腳的位;切忌正、實驗前要看清運放組件各管腳的位;切忌正、負(fù)電源極性接反和輸出端短路,否則將會損壞集成負(fù)電源極性接反和輸出端短路,否則將會損壞集成塊。在做以下實驗前應(yīng)對運算放大器進行凋零。塊。在做以下實驗前應(yīng)對運算放大器進行凋零。 111、反相比例運算電路、反相比例運算電路 1)按原理圖連接出實驗電路,接通)按原理圖連接出實驗電路,接通12V電源,輸電源,輸入端對地短路,進行調(diào)零和消振。入端對地短路,進行調(diào)零和消振。2)輸入)輸入

7、f=100Hz,Ui=0.5V的正弦交流信號,測量的正弦交流信號,測量相應(yīng)的相應(yīng)的UO,并用示波器觀察,并用示波器觀察UO和和Ui的相位關(guān)系,記的相位關(guān)系,記入表入表1。 表表1 f=100Hz,Ui=0.5V Ui(V) UO(V)Ui波形波形UO波形波形AV理論計算值理論計算值實測計算值實測計算值12i1i2oUi1(V)Ui2(V)UO(V)2V3V0.5V0.8V13Ui1(V)Ui2(V)UO(V)2V3V0.5V1V14積分運算電路積分運算電路 1)按圖連接實驗電路,對運放輸出進行調(diào)零和消)按圖連接實驗電路,對運放輸出進行調(diào)零和消振。振。 2)調(diào)零完成后,短接電容器)調(diào)零完成后,短接電容器C,使,使UC(0)=0。 3)去掉短路線,在輸入端加一方波信號(幅度在)去掉短路線,在輸入端加一方波信號(幅度在1V左右,頻率以輸出清晰為準(zhǔn))在輸出端測量其大左右,頻率以輸出清晰為準(zhǔn))在輸出端測量其大小和觀察波形。小和觀察波形。 表表4輸入幅

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論