ch03-1第三章邏輯門電路

1、13 邏輯門電路邏輯門電路3.1 MOS邏輯門電路邏輯門電路3.2 TTL邏輯門電路邏輯門電路*3.3 射極耦合邏輯門電路射極耦合邏輯門電路*3.4 砷化鎵邏輯門電路砷化鎵邏輯門電路3.5 邏輯描述中的幾個(gè)問題邏輯描述中的幾個(gè)問題3.6 邏輯門電路使用中的幾個(gè)實(shí)際問題邏輯門電路使用中的幾個(gè)實(shí)際問題3.7 用用VerilogHDL描述邏輯門電路描述邏輯門電路2教學(xué)基本要求：教學(xué)基本要求：1、了解半導(dǎo)體器件的開關(guān)特性。了解半導(dǎo)體器件的開關(guān)特性。2、熟練掌握熟練掌握基本邏輯門（與、或、與非、或非、異或基本邏輯門（與、或、與非、或非、異或門）、三態(tài)門、門）、三態(tài)門、OD門（門（OC門）和傳輸門的邏輯功

2、能。門）和傳輸門的邏輯功能。3、學(xué)會(huì)門電路邏輯功能分析方法。學(xué)會(huì)門電路邏輯功能分析方法。4、掌握掌握邏輯門的主要參數(shù)及在應(yīng)用中的接口問題。邏輯門的主要參數(shù)及在應(yīng)用中的接口問題。3. 邏輯門電路邏輯門電路33.1 MOS邏輯門邏輯門3.1.1 數(shù)字集成電路簡(jiǎn)介數(shù)字集成電路簡(jiǎn)介3.1.2 邏輯門的一般特性邏輯門的一般特性3.1.3 MOS開關(guān)開關(guān)及其等效電路及其等效電路3.1.4 CMOS反相器反相器3.1.5 CMOS邏輯門電路邏輯門電路3.1.6 CMOS漏極開路門和三態(tài)輸出漏極開路門和三態(tài)輸出門電路門電路3.1.7 CMOS傳輸門傳輸門3.1.8 CMOS邏輯門電路的技術(shù)參數(shù)邏輯門電路的技術(shù)

3、參數(shù)3.1.9 NMOS門電路門電路41 、邏輯門邏輯門: :實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路。實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路。2、 邏輯門電路的分類邏輯門電路的分類二極管門電路二極管門電路三極管門電路三極管門電路TTL門電路門電路MOS門電路門電路PMOS門門CMOS門門邏輯門電路邏輯門電路分立門電路分立門電路集成門電路集成門電路NMOS門門3.1.1 數(shù)字集成電路簡(jiǎn)介數(shù)字集成電路簡(jiǎn)介51.CMOS集成電路集成電路: : CMOS CMOS集成電路是在集成電路是在TTLTTL電路之后出現(xiàn)的一種數(shù)字集成器件。電路之后出現(xiàn)的一種數(shù)字集成器件。由于由于制造工藝的不斷改進(jìn)制造工藝的

4、不斷改進(jìn)，CMOSCMOS電路已成為占主導(dǎo)地位的邏電路已成為占主導(dǎo)地位的邏輯器件，其工作速度已經(jīng)趕上甚至超過輯器件，其工作速度已經(jīng)趕上甚至超過TTLTTL電路，它的功耗和電路，它的功耗和抗干擾能力則優(yōu)于抗干擾能力則優(yōu)于TTLTTL，且費(fèi)用較低，因此廣泛應(yīng)用于超大規(guī)，且費(fèi)用較低，因此廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路。模、甚大規(guī)模集成電路。 4000 4000系列系列74HC 74HCT74VHC 74VHCT速度慢速度慢與與TTL不不兼容兼容抗干擾抗干擾功耗低功耗低74LVC 74VAUC速度加快速度加快與與TTL兼容兼容負(fù)載能力強(qiáng)負(fù)載能力強(qiáng)抗干擾抗干擾功耗低功耗低速度兩倍于速度兩倍于74H

5、C與與TTL兼容兼容負(fù)載能力強(qiáng)負(fù)載能力強(qiáng)抗干擾抗干擾功耗低功耗低低低( (超低超低) )電壓電壓速度更加快速度更加快與與TTL兼容兼容負(fù)載能力強(qiáng)負(fù)載能力強(qiáng)抗干擾功耗低抗干擾功耗低3.1.1 數(shù)字集成電路簡(jiǎn)介數(shù)字集成電路簡(jiǎn)介6 7474系列系列74LS系列系列74AS系列系列 74ALS2.TTL 集成電路集成電路: : TTL TTL是應(yīng)用最早，技術(shù)比較成熟的集成電路，曾被廣泛是應(yīng)用最早，技術(shù)比較成熟的集成電路，曾被廣泛應(yīng)用。大規(guī)模集成電路的發(fā)展要求每個(gè)邏輯單元電路的結(jié)應(yīng)用。大規(guī)模集成電路的發(fā)展要求每個(gè)邏輯單元電路的結(jié)構(gòu)簡(jiǎn)單，并且功耗低。構(gòu)簡(jiǎn)單，并且功耗低。TTLTTL電路不能滿足這個(gè)條件，因

6、此逐電路不能滿足這個(gè)條件，因此逐漸被漸被CMOSCMOS電路取代。電路取代。 由于由于TTLTTL技術(shù)在整個(gè)數(shù)字集成電路設(shè)計(jì)領(lǐng)域中的歷史地技術(shù)在整個(gè)數(shù)字集成電路設(shè)計(jì)領(lǐng)域中的歷史地位和影響，很多數(shù)字系統(tǒng)仍采用位和影響，很多數(shù)字系統(tǒng)仍采用TTLTTL技術(shù)。使用肖技術(shù)。使用肖特基勢(shì)壘二極管（特基勢(shì)壘二極管（BSDBSD）以避免）以避免BJTBJT工作在飽和狀態(tài)，從而工作在飽和狀態(tài)，從而提高工作速度。提高工作速度。 廣泛應(yīng)用于中大規(guī)模集成電路。廣泛應(yīng)用于中大規(guī)模集成電路。7 ECLECL也是一種雙極型數(shù)字集成電路，其基本器件是差分對(duì)也是一種雙極型數(shù)字集成電路，其基本器件是差分對(duì)管。飽和型的管。飽和型的

7、TTLTTL電路中，晶體三極管作為開關(guān)在飽和區(qū)和截電路中，晶體三極管作為開關(guān)在飽和區(qū)和截止區(qū)切換，其退出飽和區(qū)需要的時(shí)間較長(zhǎng)。而止區(qū)切換，其退出飽和區(qū)需要的時(shí)間較長(zhǎng)。而ECLECL電路中晶體電路中晶體三極管不工作在飽和區(qū)，因此工作速度極高。但是三極管不工作在飽和區(qū)，因此工作速度極高。但是ECLECL器件功器件功耗比較高，不適合制成大規(guī)模集成電路，因此不像耗比較高，不適合制成大規(guī)模集成電路，因此不像CMOSCMOS或或TTLTTL系列被廣泛應(yīng)用。系列被廣泛應(yīng)用。ECLECL電路主要用于高速或超高速數(shù)字系統(tǒng)或電路主要用于高速或超高速數(shù)字系統(tǒng)或設(shè)備中。設(shè)備中。 砷化鎵砷化鎵是繼鍺和硅之后發(fā)展起來的新

8、一代半導(dǎo)體材料。由是繼鍺和硅之后發(fā)展起來的新一代半導(dǎo)體材料。由于砷化鎵器件中載流子的遷移能力非常高，因而其工作速度比于砷化鎵器件中載流子的遷移能力非常高，因而其工作速度比硅器件快得多，并且具有功耗低和抗輻射的特點(diǎn)，已成為光纖硅器件快得多，并且具有功耗低和抗輻射的特點(diǎn)，已成為光纖通信、移動(dòng)通信以及全球定位系統(tǒng)等應(yīng)用的首選電路。通信、移動(dòng)通信以及全球定位系統(tǒng)等應(yīng)用的首選電路。83.1.2 邏輯門電路的一般特性邏輯門電路的一般特性1. 1. 輸入和輸出的高、低電平輸入和輸出的高、低電平輸出高電平的下限值輸出高電平的下限值 VOH(min)輸入高電平的下限值輸入高電平的下限值 VIH(min)輸出低電

9、平的上限值輸出低電平的上限值 VOL(max) vO vI 驅(qū)動(dòng)門驅(qū)動(dòng)門G1 負(fù)載門負(fù)載門G2 1 1 輸出輸出高電平高電平+VDD VOH(min)VOL(max) 0 G1門門vO范圍范圍 vO 輸出輸出低電平低電平 輸入輸入高電平高電平VIH(min) VIL(max) +VDD 0 G2門門vI范圍范圍 輸入輸入低電平低電平 vI 輸入低電平的上限值輸入低電平的上限值 VIL(max)第第3周周二周周二34節(jié)節(jié)1305、1306班班9VNH 當(dāng)前級(jí)門輸出高電平的最小當(dāng)前級(jí)門輸出高電平的最小值時(shí)值時(shí)允許負(fù)向噪聲電壓的最大值允許負(fù)向噪聲電壓的最大值。負(fù)載門輸入高電平時(shí)的噪聲容限：負(fù)載門輸入

10、高電平時(shí)的噪聲容限：VNL 當(dāng)前級(jí)門輸出低電平的最大當(dāng)前級(jí)門輸出低電平的最大值時(shí)值時(shí)允許正向噪聲電壓的最大值。允許正向噪聲電壓的最大值。負(fù)載門輸入低電平時(shí)的噪聲容限負(fù)載門輸入低電平時(shí)的噪聲容限：2. 噪聲容限噪聲容限VNH =VOH(min)VIH(min) VNL =VIL(max)VOL(max)在保證輸出電平不變的條件下，輸入電平允許波動(dòng)的范圍。它表在保證輸出電平不變的條件下，輸入電平允許波動(dòng)的范圍。它表示門電路的抗干擾能力示門電路的抗干擾能力 1 驅(qū)動(dòng)驅(qū)動(dòng)門門 vo 1 負(fù)載門負(fù)載門 vI 噪聲噪聲 10類型類型參數(shù)參數(shù)74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3

11、V74AUCVDD=1.8VtPLH或或tPHL(ns)782.10.93.傳輸延遲時(shí)間傳輸延遲時(shí)間 傳輸延遲時(shí)間是表征門電路開關(guān)傳輸延遲時(shí)間是表征門電路開關(guān)速度的參數(shù)，它說明門電路在輸入脈速度的參數(shù)，它說明門電路在輸入脈沖波形的作用下，其輸出波形相對(duì)于沖波形的作用下，其輸出波形相對(duì)于輸入波形延遲了多長(zhǎng)的時(shí)間輸入波形延遲了多長(zhǎng)的時(shí)間。表表3.1.3 幾種幾種CMOS電路傳輸延遲時(shí)間電路傳輸延遲時(shí)間CMOS電路傳輸延遲時(shí)間電路傳輸延遲時(shí)間 tPHL 輸出輸出 50% 90% 50% 10% tPLH tf tr 輸入輸入 50% 50% 10% 90% 圖圖3.1.2 門電路傳輸延遲波形圖門電路

12、傳輸延遲波形圖11 通常輸出波形下降沿、上升沿的通常輸出波形下降沿、上升沿的中點(diǎn)與輸入波形對(duì)應(yīng)沿中點(diǎn)之間的時(shí)中點(diǎn)與輸入波形對(duì)應(yīng)沿中點(diǎn)之間的時(shí)間間隔，分別用間間隔，分別用tpLH和和tpHL表示，由表示，由于于CMOS門電路輸出級(jí)的互補(bǔ)對(duì)稱性，門電路輸出級(jí)的互補(bǔ)對(duì)稱性，其其tpLH和和tpHL相等。有時(shí)也用平均傳相等。有時(shí)也用平均傳輸延遲時(shí)間這一參數(shù)，即輸延遲時(shí)間這一參數(shù)，即tpd=(tpLH+tpHL)/2。CMOS電路傳輸延遲時(shí)間電路傳輸延遲時(shí)間 tPHL 輸出輸出 50% 90% 50% 10% tPLH tf tr 輸入輸入 50% 50% 10% 90% 圖圖3.1.2 門電路傳輸延遲

13、波形圖門電路傳輸延遲波形圖124. 4. 功耗功耗靜態(tài)功耗：靜態(tài)功耗：指的是當(dāng)電路沒有狀態(tài)轉(zhuǎn)換時(shí)的功耗，即門電路指的是當(dāng)電路沒有狀態(tài)轉(zhuǎn)換時(shí)的功耗，即門電路空載時(shí)電源總電流空載時(shí)電源總電流ID與電源電壓與電源電壓VDD的乘積。的乘積。動(dòng)態(tài)功耗：動(dòng)態(tài)功耗：指的是電路在輸出狀態(tài)轉(zhuǎn)換時(shí)的功耗，它主要由兩指的是電路在輸出狀態(tài)轉(zhuǎn)換時(shí)的功耗，它主要由兩部分組成。一部分是由于電路輸出狀態(tài)轉(zhuǎn)換的瞬間，其等效電部分組成。一部分是由于電路輸出狀態(tài)轉(zhuǎn)換的瞬間，其等效電阻比較小，從而導(dǎo)致有較大的電流阻比較小，從而導(dǎo)致有較大的電流V VDDDD經(jīng)經(jīng)CMOSCMOS電路流入地，表示電路流入地，表示為為 。另一部分是因?yàn)椤Ａ?/p>

14、一部分是因?yàn)镃MOSCMOS管的負(fù)載通常是電容管的負(fù)載通常是電容性的，當(dāng)輸出由高電平到低電平，或者由低電平到高電平轉(zhuǎn)換性的，當(dāng)輸出由高電平到低電平，或者由低電平到高電平轉(zhuǎn)換時(shí)，會(huì)對(duì)電容進(jìn)行充、放電，表示為時(shí)，會(huì)對(duì)電容進(jìn)行充、放電，表示為 。f f為輸為輸出信號(hào)的轉(zhuǎn)換頻率。出信號(hào)的轉(zhuǎn)換頻率。TPDDD2PC VfLLDD2PC Vf135. 5. 延時(shí)延時(shí) 功耗積功耗積由此得到由此得到CMOSCMOS電路總的動(dòng)態(tài)功耗為電路總的動(dòng)態(tài)功耗為 對(duì)于對(duì)于TTLTTL門電路來說，靜態(tài)功耗是主要的。門電路來說，靜態(tài)功耗是主要的。CMOSCMOS門門電路的靜態(tài)功耗非常低，在工作頻率較高時(shí)電路的靜態(tài)功耗非常低，

15、在工作頻率較高時(shí)CMOSCMOS門電路門電路有較大的動(dòng)態(tài)功耗。有較大的動(dòng)態(tài)功耗。DPDLDD2PCCVf（） 延時(shí)延時(shí) 功耗積是速度功耗綜合性的指標(biāo)功耗積是速度功耗綜合性的指標(biāo)，用符號(hào)，用符號(hào)DP表示，表示，pdDDPt P14扇入數(shù)：取決于邏輯門的輸入端的個(gè)數(shù)。扇入數(shù)：取決于邏輯門的輸入端的個(gè)數(shù)。6. 6. 扇入與扇出數(shù)扇入與扇出數(shù)扇出數(shù)：是指其在正常工作情況下，所能帶同類門電路的最扇出數(shù)：是指其在正常工作情況下，所能帶同類門電路的最大數(shù)目。大數(shù)目。扇出數(shù)的計(jì)算要考慮兩種情況：扇出數(shù)的計(jì)算要考慮兩種情況：一種是負(fù)載電流從驅(qū)動(dòng)門流向外電路，稱為拉電流負(fù)載；一種是負(fù)載電流從驅(qū)動(dòng)門流向外電路，稱為

16、拉電流負(fù)載；另一種情況是負(fù)載電流從外電路流入驅(qū)動(dòng)門，稱為灌電流。另一種情況是負(fù)載電流從外電路流入驅(qū)動(dòng)門，稱為灌電流。15)(I)(IN負(fù)負(fù)載載門門驅(qū)驅(qū)動(dòng)動(dòng)門門IHOHOH 高電平高電平扇出數(shù)扇出數(shù):IOH : :驅(qū)動(dòng)門的輸出端為高電平電流驅(qū)動(dòng)門的輸出端為高電平電流IIH : :負(fù)載門的輸入電流負(fù)載門的輸入電流。(1) 拉電流工作情況拉電流工作情況 當(dāng)負(fù)載門的個(gè)數(shù)增加時(shí)，總的拉電流將增加，會(huì)引起當(dāng)負(fù)載門的個(gè)數(shù)增加時(shí)，總的拉電流將增加，會(huì)引起輸出高電壓的降低。但不得低于輸出高電平的下限值，這輸出高電壓的降低。但不得低于輸出高電平的下限值，這就限制了負(fù)載門的個(gè)數(shù)。就限制了負(fù)載門的個(gè)數(shù)。圖圖3.1.4

17、 3.1.4 扇出數(shù)的計(jì)算扇出數(shù)的計(jì)算（a a）拉電流負(fù)載）拉電流負(fù)載16(2) 灌電流工作情況灌電流工作情況)(I)(IN負(fù)負(fù)載載門門驅(qū)驅(qū)動(dòng)動(dòng)門門ILOLOL 當(dāng)負(fù)載門的個(gè)數(shù)增加時(shí)，總的灌電流當(dāng)負(fù)載門的個(gè)數(shù)增加時(shí)，總的灌電流IOL將增加，同時(shí)也將將增加，同時(shí)也將引起輸出低電壓引起輸出低電壓VOL的升高。當(dāng)輸出為低電平，并且保證不超的升高。當(dāng)輸出為低電平，并且保證不超過輸出低電平的上限值。過輸出低電平的上限值。IOL ：驅(qū)動(dòng)門的輸出端為低電平電流：驅(qū)動(dòng)門的輸出端為低電平電流IIL ：負(fù)載門輸入端電流之和：負(fù)載門輸入端電流之和圖圖3.1.4 3.1.4 扇出數(shù)的計(jì)算扇出數(shù)的計(jì)算（b b）灌電流負(fù)

18、載）灌電流負(fù)載17 一般邏輯器件的數(shù)據(jù)手冊(cè)一般邏輯器件的數(shù)據(jù)手冊(cè)(datasheet)(datasheet)中，并不給出中，并不給出扇出數(shù)，而必須用計(jì)算或用實(shí)驗(yàn)的方法求得，并注意在扇出數(shù)，而必須用計(jì)算或用實(shí)驗(yàn)的方法求得，并注意在設(shè)計(jì)時(shí)留有余地，以保證數(shù)字電路或系統(tǒng)能正常的運(yùn)行。設(shè)計(jì)時(shí)留有余地，以保證數(shù)字電路或系統(tǒng)能正常的運(yùn)行。在實(shí)際的工程設(shè)計(jì)中，如果輸出高電平電流在實(shí)際的工程設(shè)計(jì)中，如果輸出高電平電流I IOHOH與輸出低與輸出低電平電流電平電流I IOLOL不相等，則不相等，則 ，常取二者中的最小，常取二者中的最小值。值。 對(duì)于對(duì)于CMOSCMOS門電路扇出數(shù)的計(jì)算分兩種情況，一種是門電路扇

19、出數(shù)的計(jì)算分兩種情況，一種是帶帶CMOSCMOS負(fù)載，另一種是帶負(fù)載，另一種是帶TTLTTL負(fù)載。負(fù)載類型不同，數(shù)據(jù)負(fù)載。負(fù)載類型不同，數(shù)據(jù)手冊(cè)中給出的手冊(cè)中給出的I IOHOH和和I IOLOL也不同。也不同。OLOHNN 18電路類型電路類型電源電電源電壓壓/V傳輸延傳輸延遲時(shí)間遲時(shí)間/ns靜態(tài)功耗靜態(tài)功耗/mW延時(shí)功耗積延時(shí)功耗積/mW-ns直流噪聲容限直流噪聲容限輸出邏輸出邏輯擺幅輯擺幅/VVNL/VVNH/VTTLCT54/74510151501.22.23.5CT54LS/74LS57.52150.40.53.5HTL158530255077.513ECLCE10K系列系列5.22

20、25500.1550.1250.8CE100K系列系列4.50.7540300.1350.1300.8CMOSVDD=5V5455103225 1032.23.45VDD=15V151215103180 1036.59.015高速高速CMOS5811038 1031.01.55各類數(shù)字集成電路主要性能參數(shù)的比較各類數(shù)字集成電路主要性能參數(shù)的比較193.1.3 MOS開關(guān)及其等效電路開關(guān)及其等效電路1.MOS1.MOS管的開關(guān)作用管的開關(guān)作用 MOS MOS管作為開關(guān)電路在數(shù)字電路或系統(tǒng)中應(yīng)用非常廣管作為開關(guān)電路在數(shù)字電路或系統(tǒng)中應(yīng)用非常廣泛，其作用對(duì)應(yīng)于有觸點(diǎn)開關(guān)的泛，其作用對(duì)應(yīng)于有觸點(diǎn)開關(guān)的

21、“斷開斷開”和和“閉合閉合”，但在速度和可靠性方面比機(jī)械開關(guān)優(yōu)越的多。但在速度和可靠性方面比機(jī)械開關(guān)優(yōu)越的多。圖圖3.1.5 MOS3.1.5 MOS管開關(guān)電路及其輸出特性曲線管開關(guān)電路及其輸出特性曲線NMOSNMOS管構(gòu)成管構(gòu)成的反相器的反相器20: : MOS管截止，管截止， 輸出高電平。輸出高電平。當(dāng)當(dāng)I VT：并且使得：并且使得 時(shí)，時(shí)，MOS管工作在管工作在飽和區(qū)。隨著飽和區(qū)。隨著VI的增加，的增加，ID增加，增加，VDS隨之下隨之下降，降，MOS管最后工管最后工作在可變電阻區(qū)，輸出低作在可變電阻區(qū)，輸出低電平。電平。DSTGSv v -V21由此可見，由此可見，MOS管相當(dāng)于一個(gè)由

22、管相當(dāng)于一個(gè)由vGS控制的無觸點(diǎn)開關(guān)?？刂频臒o觸點(diǎn)開關(guān)。MOS管工作在可變電阻區(qū)，管工作在可變電阻區(qū)，相當(dāng)于開關(guān)相當(dāng)于開關(guān)“閉合閉合”，輸出為低電平。輸出為低電平。MOS管截止，管截止，相當(dāng)于開關(guān)相當(dāng)于開關(guān)“斷開斷開”輸出為高電平。輸出為高電平。當(dāng)輸入為低電平時(shí)：當(dāng)輸入為低電平時(shí)：當(dāng)輸入為高電平時(shí)：當(dāng)輸入為高電平時(shí)：圖圖3.1.6 MOS3.1.6 MOS管的開關(guān)等效電路管的開關(guān)等效電路22圖圖3.1.7 MOS3.1.7 MOS管的開關(guān)電路波形管的開關(guān)電路波形2.MOS2.MOS管的開關(guān)特性管的開關(guān)特性 在圖在圖3.1.73.1.7（a a）所示）所示MOSMOS管的開關(guān)電路的輸入端，管的開

23、關(guān)電路的輸入端，加入一個(gè)理想的脈沖波形，加入一個(gè)理想的脈沖波形，如圖如圖3.1.73.1.7所示。所示。由于由于MOSMOS管中柵極與襯底間管中柵極與襯底間電容、漏極與襯底間電容、電容、漏極與襯底間電容、柵極與漏極電容以及導(dǎo)通柵極與漏極電容以及導(dǎo)通電阻的存在，在其導(dǎo)通和電阻的存在，在其導(dǎo)通和閉合間轉(zhuǎn)換時(shí)，不可避免閉合間轉(zhuǎn)換時(shí)，不可避免地受到電容充放電的影響。地受到電容充放電的影響。233.1.4 CMOS 反相器反相器1.1.工作原理工作原理+VDD+10VD1S1vivOTNTPD2S20V+10V圖圖3.1.8 CMOS3.1.8 CMOS反相器反相器 圖圖3.1.83.1.8為為CMOS

24、CMOS反相器電路，由反相器電路，由N N溝道和溝道和P P溝道兩種溝道兩種MOSFETMOSFET組成。兩只組成。兩只MOSMOS管的柵極連在一起作為輸入端；管的柵極連在一起作為輸入端；它們的漏極連在一起作為輸出端。它們的漏極連在一起作為輸出端。 為了電路能正常工作，要求電源為了電路能正常工作，要求電源電壓電壓V VDDDD大于兩只大于兩只MOSMOS管的開啟電壓的管的開啟電壓的絕對(duì)值之和。絕對(duì)值之和。24AL1vivGSNvGSPTNTPvO0 V 0V-10V截止截止導(dǎo)通導(dǎo)通 10 V10 V 10V 0V導(dǎo)通導(dǎo)通截止截止0 VVTN = 2 VVTP = 2 V邏輯圖邏輯圖AL 邏輯表

25、達(dá)式邏輯表達(dá)式vi (A)0vO(L)1邏輯真值表邏輯真值表10)VVVTPTNDD( +VDD+10VD1S1vivOTNTPD2S20V+10V圖圖3.1.8 CMOS3.1.8 CMOS反相器反相器25P溝道溝道MOS管輸出特性曲線坐標(biāo)變換管輸出特性曲線坐標(biāo)變換輸入高電平時(shí)的工作情況輸入高電平時(shí)的工作情況輸入低電平時(shí)的工作情況輸入低電平時(shí)的工作情況作圖分析：作圖分析：由此可知，基本由此可知，基本CMOSCMOS反相器近似于反相器近似于一個(gè)理想的邏輯單一個(gè)理想的邏輯單元，其輸出電壓接元，其輸出電壓接近于零或近于零或V VDDDD，而，而功耗幾乎為零。功耗幾乎為零。262. 電壓電壓傳輸特性

26、和電流傳輸特性傳輸特性和電流傳輸特性DOII( ) i( )vf vf v 電壓傳輸特性電壓傳輸特性圖圖3.1.11 CMOS3.1.11 CMOS反相器的傳輸特性反相器的傳輸特性(a)(a)電壓傳輸特性電壓傳輸特性 (b)(b)電流傳輸特性電流傳輸特性273. 工作速度工作速度 在由于電路具有互補(bǔ)對(duì)稱的性質(zhì)，它的開通時(shí)間與關(guān)在由于電路具有互補(bǔ)對(duì)稱的性質(zhì)，它的開通時(shí)間與關(guān)閉時(shí)間是相等的。閉時(shí)間是相等的。CMOSCMOS反相器平均延遲時(shí)間約為：反相器平均延遲時(shí)間約為：10 ns。 圖圖3.1.12 CMOS反相器在電容負(fù)載下的工作情況反相器在電容負(fù)載下的工作情況28A BTN1 TP1 TN2

27、TP2L0 00 11 01 1截止截止 導(dǎo)通導(dǎo)通 截止截止導(dǎo)通導(dǎo)通 導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通截止截止截止截止截止截止 截止截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通1110與非門與非門1. 與非門電路與非門電路AB&(a)(a)電路結(jié)構(gòu)電路結(jié)構(gòu)(b)(b)工作原理工作原理VTN = 2 VVTP = 2 V0V10VN輸入的與非門的電路輸入的與非門的電路?3.1.5 CMOS 邏輯門邏輯門vA+VDD+10VTP1TN1TP2TN2ABLvBvL圖圖3.1.13 CMOS3.1.13 CMOS與非門與非門29或非門或非門BAL 2.2.CMOS 或非門或非門A B TN1 TP1

28、TN2 TP2L0 00 11 01 1截止截止導(dǎo)通導(dǎo)通截止截止導(dǎo)通導(dǎo)通 導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通截止截止截止截止截止截止截止截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通1000AB10V10VVTN = 2 VVTP = 2 VN輸入的或非門的電路的結(jié)構(gòu)輸入的或非門的電路的結(jié)構(gòu)?+VDD+10VTP1TN1TN2TP2ABL圖圖3.1.14 CMOS3.1.14 CMOS或非門或非門303. 異或門電路異或門電路BA BABAXBAL BABA BA 圖圖3.1.15 3.1.15 異或非門異或非門314.4.輸入、輸出保護(hù)電路和緩沖電路輸入、輸出保護(hù)電路和緩沖電路采用緩沖電路能統(tǒng)一參數(shù)，使

29、不同內(nèi)部邏輯集成邏輯門電路采用緩沖電路能統(tǒng)一參數(shù)，使不同內(nèi)部邏輯集成邏輯門電路具有相同的輸入和輸出特性。具有相同的輸入和輸出特性。 基基本本邏邏輯輯功功能能電電路路 基基本本邏邏輯輯功功能能電電路路 輸輸入入保保護(hù)護(hù)緩緩沖沖電電路路 輸輸出出緩緩沖沖電電路路 vi vo 圖圖3.1.16 3.1.16 實(shí)際集成實(shí)際集成CMOSCMOS門電路結(jié)構(gòu)圖門電路結(jié)構(gòu)圖32（1 1）輸入端保護(hù)電路）輸入端保護(hù)電路: :(1) 0 vI VDD + vDF 二極管導(dǎo)通電壓：二極管導(dǎo)通電壓：vDF(3) vI vDF 當(dāng)輸入電壓不在正常電壓范圍時(shí)當(dāng)輸入電壓不在正常電壓范圍時(shí), ,二極管導(dǎo)通，限制了電容二極管導(dǎo)

30、通，限制了電容兩端電壓的增加兩端電壓的增加, ,保護(hù)了輸入電路。保護(hù)了輸入電路。D1、D2截止截止D1導(dǎo)通導(dǎo)通, D2截止截止vG = VDD + vDFD2導(dǎo)通導(dǎo)通, D1截止截止vG = vDF RS和和MOS管的柵極電容組成積分網(wǎng)絡(luò)，使輸入信號(hào)的過沖管的柵極電容組成積分網(wǎng)絡(luò)，使輸入信號(hào)的過沖電壓延遲且衰減后到柵極。電壓延遲且衰減后到柵極。 D2 -分布式二極管分布式二極管(iD大大) VDD vI CN TP Rs D2 D1 TN CP vO 圖圖3.1.17 3.1.17 輸入保護(hù)電路及緩沖電路輸入保護(hù)電路及緩沖電路33BABAL （2）CMOS邏輯門的緩沖電路邏輯門的緩沖電路輸入、

31、輸出端加了反相器作為緩沖電路，所以電路輸入、輸出端加了反相器作為緩沖電路，所以電路的邏輯功能也發(fā)生了變化。增加了緩沖器后的邏輯功的邏輯功能也發(fā)生了變化。增加了緩沖器后的邏輯功能為與非功能。能為與非功能。圖圖3.1.18 3.1.18 帶緩沖級(jí)的帶緩沖級(jí)的CMOSCMOS與非門的邏輯圖與非門的邏輯圖341 1.CMOS漏極開路門漏極開路門（1）CMOS漏極開路門的提出漏極開路門的提出 輸出短接，在一定情況下會(huì)輸出短接，在一定情況下會(huì)產(chǎn)生低阻通路，大電流有可能產(chǎn)生低阻通路，大電流有可能導(dǎo)致器件的損毀，并且無法確導(dǎo)致器件的損毀，并且無法確定輸出是高電平還是低電平。定輸出是高電平還是低電平。 這一問題

32、可以采用漏極開這一問題可以采用漏極開路門來解決。所謂漏極開路是路門來解決。所謂漏極開路是指指CMOSCMOS門輸出電路只有門輸出電路只有NMOSNMOS管，管，并且它的漏極是開路的。并且它的漏極是開路的。 3.1.6 CMOS漏極開路（漏極開路（OD）門和三態(tài)輸出門電路）門和三態(tài)輸出門電路 +VDDTN1TN2AB+VDDAB01圖圖3.1.19 3.1.19 普通普通CMOSCMOS門電路輸出端相連門電路輸出端相連35C D RP VDD L A B & & （2）漏極開路門的結(jié)構(gòu)與邏輯符號(hào)漏極開路門的結(jié)構(gòu)與邏輯符號(hào)(c) (c) 可以實(shí)現(xiàn)線與功能?？梢詫?shí)現(xiàn)線與功能。CDAB

33、 CDAB +VDDVSSTP1TN1TP2TN2ABLA B L 電路電路A B L & 邏輯符號(hào)邏輯符號(hào)(b)(b)與非邏輯不變；與非邏輯不變；RP VDD L A B 漏極開路門輸出連接漏極開路門輸出連接21PPL RP VDD L A B C D (a)(a)工作時(shí)必須外接電源和電阻工作時(shí)必須外接電源和電阻; ;36(3) (3) 上拉電阻對(duì)上拉電阻對(duì)OD門動(dòng)態(tài)性能的影響門動(dòng)態(tài)性能的影響RP VDD L A B C D Rp的值愈小，負(fù)載電容的充電時(shí)間的值愈小，負(fù)載電容的充電時(shí)間常數(shù)亦愈小，因而開關(guān)速度愈快常數(shù)亦愈小，因而開關(guān)速度愈快。但功耗大但功耗大, ,且可能使輸出電流超過

34、允且可能使輸出電流超過允許的最大值許的最大值IOL(max） 。電路帶電容負(fù)載電路帶電容負(fù)載1 10 0CL LRp的值大，可保證輸出電流不能超的值大，可保證輸出電流不能超過允許的最大值過允許的最大值IOL(max）、）、功耗小功耗小。但負(fù)載電容的充電時(shí)間常數(shù)亦愈大，但負(fù)載電容的充電時(shí)間常數(shù)亦愈大，開關(guān)速度因而愈慢開關(guān)速度因而愈慢。由于驅(qū)動(dòng)門的輸出電容、負(fù)載門的輸入電由于驅(qū)動(dòng)門的輸出電容、負(fù)載門的輸入電容以及接線電容的存在，上拉電阻容以及接線電容的存在，上拉電阻R Rp p的大的大小必將影響小必將影響ODOD門的開關(guān)速度。門的開關(guān)速度。37最不利的情況：最不利的情況：只有一個(gè)只有一個(gè) OD門導(dǎo)

35、通，門導(dǎo)通，110為保證低電平輸出為保證低電平輸出OD門的門的輸輸出電流不能超過允許的最大值出電流不能超過允許的最大值 IOL(max)且且VO=VOL(max） ，RP不不能太小能太小。當(dāng)當(dāng)VO=VOLIL(total)OLOLDDpIIVVR(max)(max)(min) IL(total)pOLDDOLIRVVI(min)(max)(max) IIL（total)IOL（max)+V DDIILRP&n&m&k圖圖3.1.22 3.1.22 計(jì)算計(jì)算ODOD門上拉電阻門上拉電阻R Rp p的工作情況的工作情況38當(dāng)當(dāng)VO=VOH+V DDRP&n&

36、m&111IIH（total)I0H（total)為使得高電平不低于規(guī)定的為使得高電平不低于規(guī)定的VIH的的最小值，則最小值，則Rp的選擇不能過大。的選擇不能過大。Rp的最大值的最大值Rp(max) ：IH(total)OH(total)IHDDpIIVVR(min)(max) 圖圖3.1.22 3.1.22 計(jì)算計(jì)算ODOD門上拉電阻門上拉電阻RpRp的工作情況的工作情況第第3周周五周周五34節(jié)節(jié)305、1306班班392.三態(tài)三態(tài)(TSL)輸出門電路輸出門電路 利用利用ODOD門雖然可以實(shí)現(xiàn)線與的功能，但外接門雖然可以實(shí)現(xiàn)線與的功能，但外接電阻電阻RpRp的選擇要受到一定的限制而不

37、能取得太的選擇要受到一定的限制而不能取得太小，因此影響了工作速度。同時(shí)它省去了有源小，因此影響了工作速度。同時(shí)它省去了有源負(fù)載，使得帶負(fù)載能力下降。負(fù)載，使得帶負(fù)載能力下降。 為保持推拉式輸出級(jí)的優(yōu)點(diǎn)，又能作線與為保持推拉式輸出級(jí)的優(yōu)點(diǎn)，又能作線與連接，人們開發(fā)了一種三態(tài)輸出門電路，它的連接，人們開發(fā)了一種三態(tài)輸出門電路，它的輸出除了具有一般門的兩種狀態(tài)，還具有輸出除了具有一般門的兩種狀態(tài)，還具有高阻高阻態(tài)態(tài)，又稱為禁止態(tài)。，又稱為禁止態(tài)。401EN A L 1 0011截止截止導(dǎo)通導(dǎo)通111高阻高阻 0 輸出輸出L輸入輸入A使能使能EN0011 10 00截止截止導(dǎo)通導(dǎo)通010截止截止截止截

38、止X1邏輯功能：高電平有效的同相邏輯門邏輯功能：高電平有效的同相邏輯門0 1TP TN VDD L A EN & 1 1 圖圖3.1.24 3.1.24 高電平使能三態(tài)輸出門電路高電平使能三態(tài)輸出門電路413.1.7 CMOS傳輸門傳輸門( (雙向模擬開關(guān)雙向模擬開關(guān)) ) 1 1. CMOS傳輸門電路傳輸門電路TP vI /vO TN vO /vI C C +5V 5V 電路電路vI /vO vO /vI C C T G 邏輯符號(hào)邏輯符號(hào)I / Oo/ IC等效電路等效電路圖圖3.1.26 CMOS3.1.26 CMOS傳輸門傳輸門CMOSCMOS傳輸門由一個(gè)傳輸門由一個(gè)P P溝道和一個(gè)溝道和一個(gè)N N溝道增溝道增強(qiáng)型強(qiáng)型MOSFETMOSFET并聯(lián)而并聯(lián)而成。成。422、CMOS傳輸門電路的工作原理傳輸門電路的工作原理 設(shè)設(shè)TP:|VTP|=2V， TN:VTN=2 I的變化范圍為的變化范圍為5V到到+5V。 5