第5章觸發(fā)器1

1、第第5章章 觸發(fā)器觸發(fā)器兩個基本特點(diǎn)：兩個基本特點(diǎn)： 1. 具有兩個能自行保持的穩(wěn)定狀態(tài)具有兩個能自行保持的穩(wěn)定狀態(tài)：用來表示邏：用來表示邏輯狀態(tài)輯狀態(tài)0和和1或二進(jìn)制數(shù)的或二進(jìn)制數(shù)的0和和1； 2. 在觸發(fā)信號的操作下，根據(jù)不同的輸入信號可在觸發(fā)信號的操作下，根據(jù)不同的輸入信號可以置成以置成0或或1狀態(tài)狀態(tài)。5.1 概述概述功能：功能：能夠存儲能夠存儲1 1位二值信號的基本單元電路統(tǒng)稱為位二值信號的基本單元電路統(tǒng)稱為觸發(fā)器觸發(fā)器(Flip-Flop)(Flip-Flop)，是具有記憶功能的基本邏輯單，是具有記憶功能的基本邏輯單元。元。觸發(fā)方式：電平觸發(fā)、脈沖觸發(fā)和邊沿觸發(fā)等觸發(fā)方式：電平觸發(fā)

2、、脈沖觸發(fā)和邊沿觸發(fā)等控制方式：控制方式：SR觸發(fā)器、觸發(fā)器、JK觸發(fā)器、觸發(fā)器、T觸發(fā)器、觸發(fā)器、D觸發(fā)器等觸發(fā)器等存儲數(shù)據(jù)：靜態(tài)觸發(fā)器和動態(tài)觸發(fā)器存儲數(shù)據(jù)：靜態(tài)觸發(fā)器和動態(tài)觸發(fā)器觸發(fā)器的分類：觸發(fā)器的分類：一、電路結(jié)構(gòu)與工作原理：一、電路結(jié)構(gòu)與工作原理：5.2 SR鎖存器鎖存器或非門：或非門：一個輸入端固一個輸入端固定，輸出將隨另一個輸定，輸出將隨另一個輸入端的改變而改變。入端的改變而改變。門電路不具備記憶功能門電路不具備記憶功能反相器反相器用用G2門將門將vO1反相，并接反相，并接G1的另一個輸入端；則的另一個輸入端；則vI1信號消失，信號消失，vO1和和vO2的的高、低電平也能保持。高

3、、低電平也能保持。 1010SR鎖存器鎖存器 SR鎖存器鎖存器：是各種觸發(fā)器的基本組成部分，有兩：是各種觸發(fā)器的基本組成部分，有兩個能自行保持的穩(wěn)定狀態(tài)。個能自行保持的穩(wěn)定狀態(tài)。 SD、RD為輸入端，定義輸出端的為輸入端，定義輸出端的Q=1、Q=0為鎖為鎖存器的存器的1狀態(tài)，狀態(tài)，Q=0、Q=1為鎖存器的為鎖存器的0狀態(tài)狀態(tài)。SR鎖存器鎖存器原理圖原理圖符號符號輸入輸入SD=1, RD=0時(shí)時(shí)1001輸出：輸出：1狀態(tài)狀態(tài)Q=1、Q=0，輸出保持，輸出保持1狀態(tài)狀態(tài)在在SD=1信號消失以后，信號消失以后，0SD稱為稱為置位端置位端或置或置1輸入端輸入端.輸入輸入SD=0 , RD=1時(shí)時(shí)100

4、1 0輸出：輸出：0狀態(tài)狀態(tài)Q=0、Q=1，輸出保持，輸出保持0狀態(tài)狀態(tài)在在RD=1信號消失以后，信號消失以后，RD稱為稱為復(fù)位端復(fù)位端或置或置0輸入端輸入端.輸入輸入SD=0 , RD=0時(shí)時(shí)0010QQ若原狀態(tài)輸出：保持輸出：保持1狀態(tài)狀態(tài)輸出：保持輸出：保持0狀態(tài)狀態(tài)01QQ若原狀態(tài)010101000101101100輸出全是輸出全是0 當(dāng)當(dāng)RD=SD=1時(shí)時(shí), Q 、Q 違背互補(bǔ)輸出的原則違背互補(bǔ)輸出的原則, 故不允故不允許輸入許輸入RD、SD同時(shí)為同時(shí)為1，有，有約束條件約束條件SDRD=0。若若SD先回先回0Q=0、 Q=1若若RD先回先回0Q=1、 Q=00110 當(dāng)當(dāng)RD、SD

5、輸入的高電平信號同時(shí)消失時(shí)，將無法確輸入的高電平信號同時(shí)消失時(shí)，將無法確定輸出端的下個狀態(tài)。定輸出端的下個狀態(tài)。輸入輸入RD=1, SD=1時(shí)時(shí)11或非門組成的或非門組成的SR鎖存器的特性表鎖存器的特性表含有狀態(tài)變量含有狀態(tài)變量的真值表叫做的真值表叫做特性表（或功特性表（或功能表）能表）。00000011100110110100011011001110*QQRSDD次態(tài)（也次態(tài)（也記做記做Qn+1）初態(tài)（也初態(tài)（也記做記做Qn）保持保持置置1置置0不允許不允許1010SR鎖存器也可以用與非門構(gòu)成鎖存器也可以用與非門構(gòu)成*QQRSDD 0 101 0 1110110SR鎖存器也可以用與非門構(gòu)成鎖

6、存器也可以用與非門構(gòu)成*QQRSDD 0 101 0 111 1 000 1 01011SR鎖存器也可以用與非門構(gòu)成鎖存器也可以用與非門構(gòu)成*QQRSDD 1 100 0 101 0 111 1 000 1 0101011SR鎖存器也可以用與非門構(gòu)成鎖存器也可以用與非門構(gòu)成*QQRSDD 1 100 0 101 0 111 1 000 1 01001 1 111與非門與非門SR鎖存器的約束條件：鎖存器的約束條件： RD+SD =1即即 RDSD =0 。0011SR鎖存器也可以用與非門構(gòu)成鎖存器也可以用與非門構(gòu)成*QQRSDD 0 001 0 011 1 100 1 111 0 101 0 1

7、11 1 000 1 010信號輸入端為信號輸入端為低電平低電平有效。有效。 輸入端用輸入端用SD，RD表示。圖表示。圖形符號中帶有小圓圈。形符號中帶有小圓圈。00010011100010100101011111001111*QQRSDD保持保持置置1置置0不允許不允許SR鎖存器的動作特點(diǎn)：鎖存器的動作特點(diǎn)：輸入信號能直接改變輸出端的輸入信號能直接改變輸出端的狀態(tài)；狀態(tài)；因此，也把因此，也把SD（或（或SD）稱作稱作直接置位端直接置位端，RD（或（或RD）稱作稱作直接復(fù)位端直接復(fù)位端；將這個電路稱為；將這個電路稱為直接置直接置位、復(fù)位鎖存器位、復(fù)位鎖存器( (Set-Reset Latch)

8、)。反映鎖存器輸入信號取值和狀態(tài)之反映鎖存器輸入信號取值和狀態(tài)之間對應(yīng)關(guān)系的圖形稱為間對應(yīng)關(guān)系的圖形稱為波形圖波形圖。SR鎖存器的特點(diǎn)鎖存器的特點(diǎn)（1）鎖存器的次態(tài)不僅與輸入信號狀態(tài)有關(guān)，）鎖存器的次態(tài)不僅與輸入信號狀態(tài)有關(guān)，而且與鎖存器的初態(tài)有關(guān)。而且與鎖存器的初態(tài)有關(guān)。（2）電路具有兩個穩(wěn)定狀態(tài)，但它的置）電路具有兩個穩(wěn)定狀態(tài)，但它的置0或置或置1操作是由輸入的置操作是由輸入的置0或置或置1信號直接完成的，不需信號直接完成的，不需要觸發(fā)信號觸發(fā)。要觸發(fā)信號觸發(fā)。（3）對輸入信號有約束條件：）對輸入信號有約束條件：RDSD=0。 又稱為又稱為同步同步SR觸發(fā)器觸發(fā)器，G1、G2組成組成SR鎖

9、存器鎖存器, ,G3、G4組成輸入控制電路。組成輸入控制電路。一、電平觸發(fā)一、電平觸發(fā) SR觸發(fā)器的電路結(jié)構(gòu)觸發(fā)器的電路結(jié)構(gòu) CLK為觸發(fā)信號的輸入端，為觸發(fā)信號的輸入端，通常稱觸發(fā)信號為通常稱觸發(fā)信號為時(shí)鐘時(shí)鐘信號（信號（CLOCK）。5.3 5.3 電平觸發(fā)的觸發(fā)器電平觸發(fā)的觸發(fā)器 CLK=0=0時(shí)，時(shí)，G3 3、G4 4門被封鎖，門被封鎖，S、R不會影響輸出狀不會影響輸出狀態(tài)，故觸發(fā)器態(tài)，故觸發(fā)器維持原狀態(tài)不變維持原狀態(tài)不變。110 CLK=0=0時(shí)，時(shí)，G3 3、G4 4門被封鎖，門被封鎖，S、R不會影響輸出狀不會影響輸出狀態(tài)，故觸發(fā)器態(tài)，故觸發(fā)器維持原狀態(tài)不變維持原狀態(tài)不變。 CLK

10、=1=1時(shí)，時(shí)，G3、G4 相當(dāng)于反相器，相當(dāng)于反相器，S、R通過通過G3、G4反相加到反相加到與非門鎖存器與非門鎖存器上，輸出端狀態(tài)上，輸出端狀態(tài)跟隨輸入信號的跟隨輸入信號的變化而改變變化而改變。將將CLK的這種控制方式稱為電平觸發(fā)方式的這種控制方式稱為電平觸發(fā)方式。SR1 圖形符號：圖形符號：C1表示編號為表示編號為1 1的一個的一個CLKCLK控制信號?？刂菩盘枴?S和和1R表示受表示受C1控制的兩個輸入信號，只有在控制的兩個輸入信號，只有在C1為為有效電平時(shí)有效電平時(shí), ,1S和和1R信號才起作用。輸入端處沒有小信號才起作用。輸入端處沒有小圓圈表示圓圈表示CLK高電有效，有小圓圈則低電

11、平有效。高電有效，有小圓圈則低電平有效。特性表特性表0XX000XX11*QQRSCLK10011二、工作原理二、工作原理特性表特性表0XX000XX111000010011*QQRSCLK10011特性表特性表0XX000XX111000010011*QQRSCLK10110特性表特性表0XX000XX1110000100111100111011*QQRSCLK10110特性表特性表0XX000XX1110000100111100111011*QQRSCLK11001特性表特性表0XX000XX11100001001111001110111010010110*QQRSCLK11001特性表特

12、性表0XX000XX11100001001111001110111010010110*QQRSCLK11100特性表特性表0XX000XX111000010011110011101110100101101110全11111全1*QQRSCLK11100 約束條件約束條件SR=0=0。否則當(dāng)。否則當(dāng)S、R同時(shí)同時(shí)由由1 1變?yōu)樽優(yōu)? 0，或者，或者S= =R=1=1時(shí)時(shí)CLK回到回到0 0，觸發(fā)器，觸發(fā)器的次態(tài)將無法確定。的次態(tài)將無法確定。 在在CLKCLK信號到來之前將觸發(fā)器置成指定狀態(tài)：信號到來之前將觸發(fā)器置成指定狀態(tài)：異步置異步置位位( (置置1)1)輸入端輸入端SD和異步復(fù)位和異步復(fù)位(

13、 (置置0)0)輸入端輸入端RD，可立即可立即將觸發(fā)器置將觸發(fā)器置1 1或置或置0 0，不受時(shí)鐘信號的控制。，不受時(shí)鐘信號的控制。 低電平有效，正常工作時(shí)應(yīng)使其無效低電平有效，正常工作時(shí)應(yīng)使其無效( (處于高電平處于高電平) )。 注意：用注意：用SD或或RD將觸發(fā)器置將觸發(fā)器置1或置或置0應(yīng)當(dāng)在應(yīng)當(dāng)在CLK=0的的狀態(tài)下進(jìn)行。狀態(tài)下進(jìn)行。否則低電平消失后預(yù)置的狀態(tài)不一定能保否則低電平消失后預(yù)置的狀態(tài)不一定能保存下來。存下來。三、電平觸發(fā)三、電平觸發(fā) SR觸發(fā)器的動作特點(diǎn)觸發(fā)器的動作特點(diǎn)（1）只有當(dāng)）只有當(dāng)CLK為有效電平時(shí)，觸發(fā)器才能接受輸入為有效電平時(shí)，觸發(fā)器才能接受輸入信號信號，并按照輸

14、入信號將觸發(fā)器的輸出置成相應(yīng)的狀，并按照輸入信號將觸發(fā)器的輸出置成相應(yīng)的狀態(tài)態(tài)。 CLK=1的全部時(shí)間里的全部時(shí)間里S和和R狀態(tài)的變化都可能引起觸狀態(tài)的變化都可能引起觸發(fā)器輸出端狀態(tài)的變化，因此在同一個發(fā)器輸出端狀態(tài)的變化，因此在同一個CLK高電平期高電平期間輸入信號的多次改變，可能引起輸出端狀態(tài)的多次間輸入信號的多次改變，可能引起輸出端狀態(tài)的多次改變，改變，降低了電路的抗干擾能力降低了電路的抗干擾能力； CLK0時(shí)輸出狀態(tài)保持不變，與時(shí)輸出狀態(tài)保持不變，與SR鎖存器相比，鎖存器相比，電平觸發(fā)的觸發(fā)器對狀態(tài)的轉(zhuǎn)變增加了時(shí)間控制。電平觸發(fā)的觸發(fā)器對狀態(tài)的轉(zhuǎn)變增加了時(shí)間控制。（2） S 、 R之間

15、有約束。之間有約束。不能允許出現(xiàn)不能允許出現(xiàn)S 和和R同時(shí)為同時(shí)為1的情況，否則可能會使觸發(fā)器處于不確定的狀態(tài)。的情況，否則可能會使觸發(fā)器處于不確定的狀態(tài)。例：已知電平觸發(fā)例：已知電平觸發(fā)SR觸觸發(fā)器的輸入信號波形如下發(fā)器的輸入信號波形如下圖，試畫出圖，試畫出Q、Q端的電端的電壓波形。設(shè)觸發(fā)器的初態(tài)壓波形。設(shè)觸發(fā)器的初態(tài)為為Q=0=0。 為了適應(yīng)單端輸入信號的場合為了適應(yīng)單端輸入信號的場合, ,有時(shí)把電平觸發(fā)有時(shí)把電平觸發(fā)SR觸發(fā)器作成觸發(fā)器作成S= =D、R= =D的形式，構(gòu)成電平觸發(fā)的形式，構(gòu)成電平觸發(fā)D觸發(fā)器觸發(fā)器。四、電平觸發(fā)的四、電平觸發(fā)的D觸發(fā)器觸發(fā)器功能表功能表*QQDCLK10

16、001010110111110X000X11CMOS電平觸發(fā)電平觸發(fā)D觸發(fā)器觸發(fā)器 CLK=1時(shí)時(shí)，TG1導(dǎo)導(dǎo)通通TG2截止，截止，Q= D。G1輸入電容的存儲效輸入電容的存儲效應(yīng)，短時(shí)間內(nèi)應(yīng)，短時(shí)間內(nèi)G1輸入輸入端仍然保持為端仍然保持為TG1截止截止前瞬間的狀態(tài)，同時(shí)前瞬間的狀態(tài)，同時(shí)G1、G2和和TG2形成了形成了狀狀態(tài)自鎖的閉合回路態(tài)自鎖的閉合回路，所以所以Q和和Q的狀態(tài)被保的狀態(tài)被保存了下來。存了下來。 CLK=0后后，TG1截止截止TG2導(dǎo)通。導(dǎo)通。 因?yàn)橐驗(yàn)镃LK有效期間，有效期間，輸出與輸入的狀態(tài)保持相輸出與輸入的狀態(tài)保持相同，所以這個電路又稱為同，所以這個電路又稱為“透明的透明

17、的D型鎖存器型鎖存器”。例：電平觸發(fā)例：電平觸發(fā)D觸發(fā)器的觸發(fā)器的CLK和輸入端和輸入端D的電壓波形如的電壓波形如圖所示，試畫出圖所示，試畫出Q和和Q端的電壓波形。假定觸發(fā)器初態(tài)端的電壓波形。假定觸發(fā)器初態(tài)Q=0。說明說明 CLK=1=1期間期間, ,若輸入信若輸入信號號多次發(fā)生變化多次發(fā)生變化，則觸發(fā)器狀態(tài)將則觸發(fā)器狀態(tài)將多次翻轉(zhuǎn)多次翻轉(zhuǎn)，從而，從而降低了電路的抗降低了電路的抗干擾能力。干擾能力。電平觸發(fā)電平觸發(fā)SR觸發(fā)器和觸發(fā)器和D觸發(fā)器的不足觸發(fā)器的不足: : 輸入有輸入有約束條件約束條件, , 存在在同一個存在在同一個CLKCLK有效電平期間輸有效電平期間輸出狀態(tài)多次出狀態(tài)多次翻轉(zhuǎn)的現(xiàn)

18、象翻轉(zhuǎn)的現(xiàn)象。 1. 1.電路結(jié)構(gòu)：由兩個相同的電平觸發(fā)電路結(jié)構(gòu)：由兩個相同的電平觸發(fā)SR觸發(fā)器組觸發(fā)器組成，主從成，主從CLK信號的信號的相位相反。相位相反。 為了提高觸發(fā)器工作的可靠性，希望在每個為了提高觸發(fā)器工作的可靠性，希望在每個CLK周期周期里輸出端的狀態(tài)里輸出端的狀態(tài)只能改變一次只能改變一次。故設(shè)計(jì)出脈沖觸發(fā)的觸。故設(shè)計(jì)出脈沖觸發(fā)的觸發(fā)器。發(fā)器。一、主從一、主從SR觸發(fā)器觸發(fā)器5.4 脈沖觸發(fā)的觸發(fā)器脈沖觸發(fā)的觸發(fā)器2.2.工作原理工作原理（1）CLK=1時(shí)主觸發(fā)器:CLK=1,工作從觸發(fā)器:CLK=0，保持（2）CLK由高變低后由高變低后從觸發(fā)器:CLK=1，工作，根據(jù)主觸發(fā)器輸

19、出的狀態(tài)進(jìn)行翻轉(zhuǎn)。結(jié)論：結(jié)論：因此在因此在CLK的一個變化周期中，觸發(fā)器輸出端的一個變化周期中，觸發(fā)器輸出端的狀態(tài)只可能改變一次。的狀態(tài)只可能改變一次。主觸發(fā)器:CLK=0，保持 CLK=1=1時(shí)，時(shí)，主觸發(fā)器將被置主觸發(fā)器將被置1 1，從觸發(fā)器保持。，從觸發(fā)器保持。 CLK回到低電平以后，回到低電平以后，CLK=1，主觸發(fā)器保持，主觸發(fā)器保持，從觸發(fā)器工作，它的輸入從觸發(fā)器工作，它的輸入SS= =Qm=1 1、RS=Qm=0 0，因而，因而輸出也被置成輸出也被置成1 1狀態(tài)。狀態(tài)。10110100011） S=1、R=0時(shí)時(shí) CLK=1=1時(shí)，時(shí)，主觸發(fā)器將被置主觸發(fā)器將被置0 0，從觸發(fā)器

20、保持。，從觸發(fā)器保持。 CLK回到低電平以后，回到低電平以后，主觸發(fā)器保持，從觸發(fā)器工主觸發(fā)器保持，從觸發(fā)器工作，它的輸入作，它的輸入SS= =Qm=0 0、RS=Qm=1 1，因而輸出也被置，因而輸出也被置成成0 0狀態(tài)。狀態(tài)。01101010012） S=0、R=1時(shí)：時(shí)： CLK為為1 1時(shí)，時(shí)，主觸發(fā)器保持。主觸發(fā)器保持。 CLK回到低電平以后，回到低電平以后，由于輸入不變，所以從觸由于輸入不變，所以從觸發(fā)器的輸出也保持原來的狀態(tài)。發(fā)器的輸出也保持原來的狀態(tài)。0011010100013） S=0、R=0時(shí)時(shí): CLK為為1 1時(shí)，時(shí)，主觸發(fā)器的輸出被置為全主觸發(fā)器的輸出被置為全1 1。

21、 CLK回到低電平以后，回到低電平以后，從觸發(fā)器的輸出也被置為從觸發(fā)器的輸出也被置為全全1.1.11111110014） S=1、R=1時(shí)時(shí):表示表示CLK高電平有效高電平有效的的脈沖觸發(fā)特性脈沖觸發(fā)特性,輸出狀態(tài)輸出狀態(tài)的變化發(fā)生在的變化發(fā)生在CLK脈沖脈沖的的下降沿；下降沿；保持保持置置1置置0不允許不允許 當(dāng)當(dāng)CLK以以低電平低電平為有效信號時(shí)，在觸為有效信號時(shí)，在觸發(fā)器符號的發(fā)器符號的CLK輸入輸入端加有端加有小圓圈小圓圈，輸出，輸出狀態(tài)的變化發(fā)生在狀態(tài)的變化發(fā)生在CLK脈沖的脈沖的上升沿上升沿。 表示延表示延遲輸出遲輸出例：主從例：主從SR觸發(fā)器的觸發(fā)器的CLK、S和和R的電壓波形如

22、下圖，的電壓波形如下圖，試畫出試畫出Q和和Q端的電壓波形。設(shè)觸發(fā)器初態(tài)端的電壓波形。設(shè)觸發(fā)器初態(tài)Q=0=0。方法方法:先確定先確定Qm、Qm，再確定再確定Q、Q注意：注意：在第六個在第六個CLK高電平期高電平期間，間，Qm和和Qm的狀態(tài)改變了兩的狀態(tài)改變了兩次，但輸出端的狀態(tài)并不改變。次，但輸出端的狀態(tài)并不改變。主從主從SR觸發(fā)器動作特點(diǎn)總結(jié)：觸發(fā)器動作特點(diǎn)總結(jié)： 1.主從SR觸發(fā)器克服了克服了CLK=1=1期間觸發(fā)器輸出期間觸發(fā)器輸出狀態(tài)可能多次翻轉(zhuǎn)的問題狀態(tài)可能多次翻轉(zhuǎn)的問題。但由于主觸發(fā)器本身是電平觸發(fā)SR觸發(fā)器，所以在CLK=1期間Qm和Qm的狀態(tài)仍然會隨S、R狀態(tài)的變化而多次改變，而

23、且輸入信號仍須遵守約束條件SR=0。 2.主從SR觸發(fā)器為脈沖觸發(fā)。高電平準(zhǔn)備；下降沿翻轉(zhuǎn)。 功能更完善，出現(xiàn)功能更完善，出現(xiàn)S= =R=1=1時(shí)，狀態(tài)也確定的觸發(fā)器。時(shí)，狀態(tài)也確定的觸發(fā)器。1、結(jié)構(gòu)特點(diǎn)、結(jié)構(gòu)特點(diǎn) 將主從將主從SRSR觸發(fā)器的觸發(fā)器的Q、Q端作為一對端作為一對附加控制信號，附加控制信號，接回到輸入端接回到輸入端。為表示與主從。為表示與主從SR觸發(fā)器邏輯功能上觸發(fā)器邏輯功能上的區(qū)別，用的區(qū)別，用J、K表示信號輸入端，這種結(jié)構(gòu)的電路表示信號輸入端，這種結(jié)構(gòu)的電路稱為稱為主從主從JK觸發(fā)器觸發(fā)器。二、主從二、主從JK觸發(fā)器觸發(fā)器10100112、工作原理、工作原理10 ，“主”若Q

24、1, 1“主”保持若Q1后，“從”clk時(shí)，則若10, 1) 1 (clkKJQm、Qm受受CLK、J、K和反和反饋線上的信號共同影響。饋線上的信號共同影響。011010101，“主”Q00，“主”保持Q0后，“從”clk時(shí)，則若11, 0)2(clkKJ000110“主”保持01*QQ后，“從”保持clk時(shí)，則若10)3(clkKJ時(shí)，則若11)4(clkKJ0, 1 則“主”置若Q)(*Qclk后，“從”1110010110101Q*=Q時(shí)，則若11)4(clkKJ0, 1 則“主”置若Q1, 0 則“主”置若Q0后，“從”clk1后，“從”clk111001010101JK觸發(fā)器的特性表

25、觸發(fā)器的特性表 某些集成觸發(fā)器產(chǎn)品具有多輸某些集成觸發(fā)器產(chǎn)品具有多輸入端，此時(shí)，入端，此時(shí)，J1和和J2、K1和和K2是是與與的關(guān)系。的關(guān)系。保持保持置置1置置0翻轉(zhuǎn)翻轉(zhuǎn) 例：在主從例：在主從JK觸發(fā)器電路中，觸發(fā)器電路中，CLK、J、K的波形圖如的波形圖如下，試畫出下，試畫出Q、Q端對應(yīng)的電壓波形。設(shè)初態(tài)為端對應(yīng)的電壓波形。設(shè)初態(tài)為Q=0=0。(2)(2)主觸發(fā)器本身仍是一個電平觸發(fā)主觸發(fā)器本身仍是一個電平觸發(fā)SR觸發(fā)器，所觸發(fā)器，所以在以在CLK=1=1的全部時(shí)間里輸入信號都將對主觸發(fā)器的全部時(shí)間里輸入信號都將對主觸發(fā)器起控制作用。因此，起控制作用。因此，CLK下降沿到達(dá)時(shí)從觸發(fā)器的下降沿

26、到達(dá)時(shí)從觸發(fā)器的狀態(tài)不一定能按照此刻輸入信號的狀態(tài)來確定。狀態(tài)不一定能按照此刻輸入信號的狀態(tài)來確定。三、脈沖觸發(fā)器的動作特點(diǎn)三、脈沖觸發(fā)器的動作特點(diǎn)(1)(1)觸發(fā)器翻轉(zhuǎn)為兩步動作觸發(fā)器翻轉(zhuǎn)為兩步動作 第一步，在第一步，在CLK=1=1期間主觸發(fā)器接收輸入端的期間主觸發(fā)器接收輸入端的信號，而從觸發(fā)器保持；信號，而從觸發(fā)器保持； 第二步，第二步，CLK下降沿到來時(shí)從觸發(fā)器按照主觸下降沿到來時(shí)從觸發(fā)器按照主觸發(fā)器的狀態(tài)翻轉(zhuǎn)，所以發(fā)器的狀態(tài)翻轉(zhuǎn)，所以Q、Q端狀態(tài)的改變發(fā)生在端狀態(tài)的改變發(fā)生在CLK的下降沿。的下降沿。舉例說明：主從舉例說明：主從SRSR觸發(fā)器、主從觸發(fā)器、主從JKJK觸發(fā)器觸發(fā)器主從

27、主從SR觸發(fā)器：觸發(fā)器：設(shè)設(shè)Q=0=0。CLK=1=1時(shí)先是時(shí)先是S=1=1、R=0=0，然，然后是后是S= =R=0=0，即主觸發(fā)器先被置，即主觸發(fā)器先被置1 1，然后保持。若只，然后保持。若只考慮考慮CLK下降沿到達(dá)時(shí)下降沿到達(dá)時(shí)S、R的狀態(tài)，則求出的結(jié)果的狀態(tài)，則求出的結(jié)果與實(shí)際不符。與實(shí)際不符。 結(jié)論：若結(jié)論：若CLK=1時(shí)，輸入信號的狀時(shí)，輸入信號的狀態(tài)發(fā)生過多次變化，則態(tài)發(fā)生過多次變化，則CLK下降沿到下降沿到達(dá)時(shí)從觸發(fā)器的狀態(tài)不一定能按照此達(dá)時(shí)從觸發(fā)器的狀態(tài)不一定能按照此刻輸入信號的狀態(tài)來確定，必須考慮刻輸入信號的狀態(tài)來確定，必須考慮整個整個CLK=1期間里輸入信號的變化過期間里

28、輸入信號的變化過程才能確定程才能確定附加控制輸入端對主從附加控制輸入端對主從JK觸發(fā)器的影響：觸發(fā)器的影響：11000若若Q=0，G8門的輸出將被封鎖為高電平門的輸出將被封鎖為高電平附加控制輸入端對主從附加控制輸入端對主從JK觸發(fā)器的影響：觸發(fā)器的影響：11001若若Q=0，G8門的輸出將被封鎖為高電平門的輸出將被封鎖為高電平附加控制輸入端對主從附加控制輸入端對主從JK觸發(fā)器的影響：觸發(fā)器的影響：110011010若若Q=0，G8門的輸出將被封鎖為高電平門的輸出將被封鎖為高電平附加控制輸入端對主從附加控制輸入端對主從JK觸發(fā)器的影響：觸發(fā)器的影響：110011011思考：思考：Q=0=0時(shí)，時(shí)

29、，CLK=1CLK=1期間期間“主主”先被置先被置1 1，然后又輸入，然后又輸入置置0 0或翻轉(zhuǎn)的信號，則或翻轉(zhuǎn)的信號，則“主主”應(yīng)為什么狀態(tài)？應(yīng)為什么狀態(tài)？若若Q=0，G8門的輸出將被封鎖為高電平門的輸出將被封鎖為高電平01保持不變保持不變附加控制輸入端對主從附加控制輸入端對主從JK觸發(fā)器的影響：觸發(fā)器的影響：110011011若若Q=0，G8門的輸出將被封鎖為高電平門的輸出將被封鎖為高電平01在在Q=0=0時(shí)主觸發(fā)器只能接受將狀態(tài)置時(shí)主觸發(fā)器只能接受將狀態(tài)置1 1的信號，其的信號，其它輸入下主觸發(fā)器狀態(tài)都不變它輸入下主觸發(fā)器狀態(tài)都不變。 同理，在同理，在Q=1=1時(shí)主觸發(fā)器只能接受將輸出置

30、時(shí)主觸發(fā)器只能接受將輸出置0 0的信號的信號。 附加控制輸入端對主從附加控制輸入端對主從JK觸發(fā)器的影響：觸發(fā)器的影響：10100同理，在同理，在Q=1=1時(shí)主觸發(fā)器只能接受將輸出置時(shí)主觸發(fā)器只能接受將輸出置0 0的信號的信號。 附加控制輸入端對主從附加控制輸入端對主從JK觸發(fā)器的影響：觸發(fā)器的影響：10110101011010同理，在同理，在Q=1=1時(shí)主觸發(fā)器只能接受將輸出置時(shí)主觸發(fā)器只能接受將輸出置0 0的信號的信號。 附加控制輸入端對主從附加控制輸入端對主從JK觸發(fā)器的影響：觸發(fā)器的影響：101111010同理，在同理，在Q=1=1時(shí)主觸發(fā)器只能接受將輸出置時(shí)主觸發(fā)器只能接受將輸出置0

31、 0的信號的信號。 附加控制輸入端對主從附加控制輸入端對主從JK觸發(fā)器的影響：觸發(fā)器的影響：結(jié)論：結(jié)論：在在CLK=1期間主觸發(fā)器狀態(tài)期間主觸發(fā)器狀態(tài)只能改變一次只能改變一次，一，一旦改變了就旦改變了就不會再回到原來的狀態(tài)不會再回到原來的狀態(tài) (一次翻轉(zhuǎn)效應(yīng)一次翻轉(zhuǎn)效應(yīng)) 。例例:主從主從JK觸發(fā)器中觸發(fā)器中,已知已知CLK、J、K的電壓波形的電壓波形,試畫出與之對試畫出與之對應(yīng)的輸出端電壓波形應(yīng)的輸出端電壓波形(初態(tài)初態(tài)Q=0)。主從主從JK觸發(fā)器觸發(fā)器用兩個電平觸發(fā)用兩個電平觸發(fā)D觸發(fā)器組成的邊沿觸發(fā)器；觸發(fā)器組成的邊沿觸發(fā)器；維持阻塞邊沿觸發(fā)器；維持阻塞邊沿觸發(fā)器；利用門電路傳輸延遲時(shí)間

32、的邊沿觸發(fā)器。利用門電路傳輸延遲時(shí)間的邊沿觸發(fā)器。邊沿觸發(fā)器主要有：邊沿觸發(fā)器主要有： 邊沿觸發(fā)器邊沿觸發(fā)器即利用即利用CLK邊沿觸發(fā)的觸發(fā)器，也就是邊沿觸發(fā)的觸發(fā)器，也就是觸發(fā)器的次態(tài)僅取決于觸發(fā)器的次態(tài)僅取決于CLK信號的上升沿信號的上升沿 或下降或下降沿沿 到達(dá)時(shí)刻輸入信號的狀態(tài)。到達(dá)時(shí)刻輸入信號的狀態(tài)。5.5 邊沿觸發(fā)的觸發(fā)器邊沿觸發(fā)的觸發(fā)器 為了提高觸發(fā)器的可靠性，增強(qiáng)抗干擾能力，希望為了提高觸發(fā)器的可靠性，增強(qiáng)抗干擾能力，希望觸發(fā)器的次態(tài)僅僅取決于觸發(fā)器的次態(tài)僅僅取決于CLK信號下降沿（或上升沿）信號下降沿（或上升沿）到達(dá)時(shí)刻輸入信號的狀態(tài)到達(dá)時(shí)刻輸入信號的狀態(tài)。 形式上也是一種主

33、從結(jié)構(gòu)，由兩個電平觸發(fā)形式上也是一種主從結(jié)構(gòu)，由兩個電平觸發(fā)D觸觸發(fā)器發(fā)器FF1和和FF2組成。組成。 原理圖原理圖主觸發(fā)器主觸發(fā)器從觸發(fā)器從觸發(fā)器一、用兩個電平觸發(fā)一、用兩個電平觸發(fā)D D觸發(fā)器組成的邊沿觸發(fā)器觸發(fā)器組成的邊沿觸發(fā)器2. 工作原理工作原理CLK=0時(shí)，時(shí)，CLK1=1，因而，因而Q1=D。 CLK2=0，Q2保持保持。010101CLK由低變高，由低變高，CLK1=0，Q1保持為保持為CLK上升沿到達(dá)上升沿到達(dá)時(shí)輸入端時(shí)輸入端D的狀態(tài)。的狀態(tài)。CLK2=1，Q2=Q1=CLK上升沿到達(dá)時(shí)上升沿到達(dá)時(shí)D的狀態(tài)的狀態(tài)。3. 圖形符號及特性表：圖形符號及特性表： 在圖形符號中，用在

34、圖形符號中，用CLK輸入框處的輸入框處的“”表示觸發(fā)表示觸發(fā)器為器為邊沿觸發(fā)方式邊沿觸發(fā)方式 。在特性表中，則用。在特性表中，則用CLK一欄里一欄里的的“”表示邊沿觸發(fā)方式，而且是表示邊沿觸發(fā)方式，而且是上升沿觸發(fā)上升沿觸發(fā)。(如如果是果是下降沿觸發(fā)下降沿觸發(fā)，則應(yīng)在，則應(yīng)在CLK輸入端加畫輸入端加畫小圓圈小圓圈，并，并在特性表中以在特性表中以“”表示。表示。) 例例: 圖中的圖中的CMOS邊沿觸發(fā)器中，邊沿觸發(fā)器中，D和和CLK的電壓波形的電壓波形如圖，求如圖，求Q端的電壓波形。設(shè)初態(tài)端的電壓波形。設(shè)初態(tài)Q=0。解：由邊沿觸發(fā)器的動作特點(diǎn)可知，觸發(fā)器的次態(tài)僅解：由邊沿觸發(fā)器的動作特點(diǎn)可知，觸

35、發(fā)器的次態(tài)僅取決于取決于CLK上升沿上升沿到達(dá)時(shí)刻到達(dá)時(shí)刻D端的狀態(tài)，即：端的狀態(tài)，即： D=1 1，Q*=1 1；D=0 0，Q*=0 0。 例例: 圖中的圖中的CMOS邊沿觸發(fā)器中，邊沿觸發(fā)器中，D和和CLK的電壓波形的電壓波形如圖，求如圖，求Q端的電壓波形。設(shè)初態(tài)端的電壓波形。設(shè)初態(tài)Q=0。解：由邊沿觸發(fā)器的動作特點(diǎn)可知，觸發(fā)器的次態(tài)僅解：由邊沿觸發(fā)器的動作特點(diǎn)可知，觸發(fā)器的次態(tài)僅取決于取決于CLK上升沿上升沿到達(dá)時(shí)刻到達(dá)時(shí)刻D端的狀態(tài)，即：端的狀態(tài)，即： D=1 1，Q*=1 1；D=0 0，Q*=0 0。 輸出狀態(tài)的改變發(fā)生在輸出狀態(tài)的改變發(fā)生在CLK的的上升沿上升沿（或下降（或下降

36、沿）沿） ，且觸發(fā)器的，且觸發(fā)器的次態(tài)僅僅取決于次態(tài)僅僅取決于CLK上升沿（或上升沿（或下降沿）到達(dá)時(shí)的輸入狀態(tài)，下降沿）到達(dá)時(shí)的輸入狀態(tài)，這之前或之后的狀態(tài)，這之前或之后的狀態(tài)，對輸出沒有影響。對輸出沒有影響。 增強(qiáng)了電路的抗干擾能力。增強(qiáng)了電路的抗干擾能力。4. 邊沿觸發(fā)方式的動作特點(diǎn)：邊沿觸發(fā)方式的動作特點(diǎn)：5.6 觸發(fā)器的邏輯功能及其描述方法觸發(fā)器的邏輯功能及其描述方法 按照觸發(fā)器邏輯功能的不同特點(diǎn)，通常將時(shí)鐘控制的觸發(fā)器分為SR觸發(fā)器、JK觸發(fā)器、T觸發(fā)器和D觸發(fā)器等幾種類型。5.6.1 觸發(fā)器按邏輯功能分類觸發(fā)器按邏輯功能分類 定義：凡在時(shí)鐘信號作用下邏輯功能符合下表所規(guī)定的邏輯功

37、能者，無論觸發(fā)方式如何，均稱為SR觸發(fā)器。 電平觸發(fā)SR觸發(fā)器、主從SR觸發(fā)器、維持阻塞SR觸發(fā)器都屬于SR觸發(fā)器。一、一、 SR觸發(fā)器觸發(fā)器0 0 0 00 0 0 00 0 1 10 0 1 10 0 1 1 0 0 0 00 0 1 1 1 1 0 0 1 1 0 0 0 0 1 11 1 0 1 0 1 1 11 11 0 1 0 不定不定1 1 1 1 1 1 不定不定QSR*Q SR鎖存器因沒有時(shí)鐘控制信號，故不屬于SR觸發(fā)器。 把特性表中所規(guī)定的邏輯關(guān)系寫成邏輯函數(shù)式，則得到*0QS R QSR QSR QSR利用約束條件，化簡利用約束條件，化簡特性特性方程方程 RQS00011

38、110010 0 0 00 0 0 00 0 1 10 0 1 10 0 1 1 0 0 0 00 0 1 1 1 1 0 0 1 1 0 0 0 0 1 11 1 0 1 0 1 1 10 1 0 0 1 0 不定不定1 1 1 1 1 1 不定不定QSR*Q*0QSR QSR（約束條件）100011狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖用兩個用兩個圓圈圓圈分別代表觸發(fā)器的兩個狀態(tài)，用分別代表觸發(fā)器的兩個狀態(tài)，用箭頭箭頭表示狀表示狀態(tài)轉(zhuǎn)換的方向，同時(shí)在態(tài)轉(zhuǎn)換的方向，同時(shí)在箭頭旁注明箭頭旁注明轉(zhuǎn)換條件。轉(zhuǎn)換條件。(三要素三要素)0 0 0 00 0 0 00 0 1 10 0 1 10 0 1 1 0 0 0 00 0 1 1 1 1 0 0 1 1 0 0