章時(shí)序邏輯電路復(fù)習(xí)題

1、時(shí)序邏輯電路一、選擇題：1、相同計(jì)數(shù)器的異步計(jì)數(shù)器和同步計(jì)數(shù)器相比，一般情況下（）A. 驅(qū)動(dòng)方程簡(jiǎn)單B.使用觸發(fā)器個(gè)數(shù)少C.工作速度快D.以上都不對(duì)2、n級(jí)觸發(fā)器構(gòu)成的環(huán)形計(jì)數(shù)器,其有效循環(huán)的狀態(tài)數(shù)是（)A. n 個(gè)B. 2個(gè)C. 4個(gè)D. 6個(gè)3、下圖所示波形是一個(gè)(C )進(jìn)制加法計(jì)數(shù)器的波形圖。試問(wèn)它有（A ）個(gè)無(wú)效狀態(tài)。A. 2；B. 4 ；C. 6 ；D. 124、設(shè)計(jì)計(jì)數(shù)器時(shí)應(yīng)選用（）。A.邊沿觸發(fā)器B .基本觸發(fā)器C同步觸發(fā)器D施密特觸發(fā)器5、一塊7490十進(jìn)制計(jì)數(shù)器中,它含有的觸發(fā)器個(gè)數(shù)是（）A. 4 B. 2 C. 1 D. 6& n級(jí)觸發(fā)器構(gòu)成的扭環(huán)形計(jì)數(shù)器，其有效循

2、環(huán)的狀態(tài)數(shù)是（）A. 2n 個(gè) B. n 個(gè) C. 4 個(gè) D. 6 個(gè)7、時(shí)序邏輯電路中一定包含（）A.觸發(fā)器 B. 組合邏輯電路C.移位寄存器D. 譯碼器8、用n個(gè)觸發(fā)器構(gòu)成計(jì)數(shù)器，可得到的最大計(jì)數(shù)長(zhǎng)度為（）A. 2 nC.n2 D.n9、 有一個(gè)移位寄存器，高位在左，低位在右，欲將存放在其中的二進(jìn)制數(shù)乘上io,則應(yīng)將該寄存器中的數(shù)（）A.右移二位 B. 左移一位 C. 右移二位 D.左移一位10、某時(shí)序邏輯電路的狀態(tài)轉(zhuǎn)換圖如下，若輸入序列X=1001時(shí)，設(shè)起始狀態(tài)為S1,貝瞬俞出序列Z=（）1/1A. 0101.1011 C11、 、一位8421BCD碼計(jì)數(shù)器至少需要（）個(gè)觸發(fā)器A. 4

3、 B. 3C.512、 利用中規(guī)模集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器的方法有（ABC ）A.復(fù)位法 B .預(yù)置數(shù)法 C .級(jí)聯(lián)復(fù)位法13、 在移位寄存器中采用并行輸出比串行輸出（）。A.快 B.慢 C. 一樣快 D.不確定14、 用觸發(fā)器設(shè)計(jì)一個(gè)24進(jìn)制的計(jì)數(shù)器，至少需要（）個(gè)觸發(fā)器。A. 5.4 C D. 315、在下列邏輯電路中，不是組合邏輯電路的有（）A.寄存器B.編碼器C.全加器D.譯碼器16、一個(gè)4位移位寄存器可以構(gòu)成最長(zhǎng)計(jì)數(shù)器的長(zhǎng)度是（）。A. 15B.12 C. 817、 有一個(gè)左移移位寄存器，當(dāng)預(yù)先置入1011后，其串行輸入固定接0,在4個(gè)移位脈沖CP作用下，四位數(shù)據(jù)的移位過(guò)程是（）

4、。0000 00001101 10111101 11101111-111118、時(shí)鐘RS觸發(fā)器的觸發(fā)時(shí)刻為（）=0期間=1期間上升沿下降沿19、若有一個(gè)N進(jìn)制計(jì)數(shù)器，用復(fù)位法可以構(gòu)成M進(jìn)制計(jì)數(shù)器，則M （ ） N。A. <B. > C.=20、 一個(gè)四位二進(jìn)制碼減法計(jì)數(shù)器的起始值為1001,經(jīng)過(guò)100個(gè)時(shí)鐘脈沖作用之后的值為:（）A. 0101.0100 C D. 1100、填空題:1、某移位寄存器的時(shí)鐘脈沖頻率為100KHZ,欲將存放在該寄存器中的數(shù)左移8位，完成該操作的時(shí)間為 。（8x 10-5s）2、 利用四位可逆移位寄存器串行輸入寄存1100,左移時(shí)首先輸入數(shù)碼 ,右移時(shí)首

5、先輸入數(shù)碼 。（1 ； 0。）3、 時(shí)序邏輯電路在結(jié)構(gòu)上包含 和兩部分。（組合邏輯電路；存儲(chǔ)電路）4、時(shí)序邏輯電路的特點(diǎn)是，任意時(shí)刻的輸出不僅取決于該時(shí)刻的 還與電路的有關(guān)。（輸入信號(hào)，原狀態(tài)）5、在同步計(jì)數(shù)器中，各觸發(fā)器的 CP輸入端應(yīng)接 時(shí)鐘脈沖。（統(tǒng)一的）爲(wèi)Si So工作狀態(tài)0X X10 0保持10 111 011 1評(píng)f亍輸出6四位雙向移位寄存器 T4194的功能表如表所示。由功能表可知，要實(shí)現(xiàn)保持功能，應(yīng)使 ，當(dāng) Rd 1 , S=1，Sd=0 時(shí)，電路實(shí)現(xiàn)功能。（RD 1， s=S0=o；左移）7、移位寄存器不但可，而且還能對(duì)數(shù)據(jù)進(jìn)行。（移位，串并轉(zhuǎn)換）8、電路如下圖所示，若輸入C

6、P脈沖頻率為 20KHZ則輸出F的頻率(5 KHZ)CP圖（一）F9、時(shí)序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為 _時(shí)序邏輯電路和時(shí)序邏輯電路。（同步、異步）10、某計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖如圖所示，試問(wèn)該計(jì)數(shù)器是一個(gè)進(jìn)制法計(jì)數(shù)器，它有個(gè)有效狀態(tài)，個(gè)無(wú)效狀態(tài)，該電路 _ 自啟動(dòng)。若用JK觸發(fā)器組成，至少要個(gè)JK觸發(fā)器。（7;減法；7； 1;能；3）11、 將D觸發(fā)器的D端與它的端連接，假設(shè)Q（t）=0，則經(jīng)過(guò)100個(gè)脈沖作用后，它的狀態(tài) Q為。（ 0）12、 要構(gòu)成5進(jìn)制計(jì)數(shù)器，至少需要個(gè)觸發(fā)器，其無(wú)效狀態(tài)有 個(gè)。（3； 3）13、 利用四位右移寄存器串行輸入寄存 1010，清零之后應(yīng)首先輸入

7、 ，當(dāng)輸入三個(gè)數(shù)碼（已發(fā)出3個(gè)寄存指令）時(shí)，電路（觸發(fā)器自左至右）狀態(tài)為 。（0；0100）14、組合邏輯門(mén)電路在功能上的特點(diǎn)是任何時(shí)刻的輸出狀態(tài)直接是由 與電路原來(lái)的狀態(tài) 。而時(shí)序電路的輸出狀態(tài)不僅與同一時(shí)刻的輸入狀態(tài)有關(guān)而且與電路的原狀態(tài)有關(guān)。觸發(fā)器實(shí)質(zhì)上就是一種功能最簡(jiǎn)單的 （組合電路還是時(shí)序電路）。（當(dāng)時(shí)的輸入信號(hào)決定；無(wú)關(guān)；時(shí)序電路）15、 是對(duì)脈沖的個(gè)數(shù)進(jìn)行計(jì)數(shù)，具有計(jì)數(shù)功能的電路。（計(jì)數(shù)器）16、 寄存器的功能是 。例如在計(jì)算機(jī)中，需要它存儲(chǔ)要參加運(yùn)算的數(shù)據(jù)。（記 憶多位二進(jìn)制數(shù)）17、 N位二進(jìn)制計(jì)數(shù)器可累計(jì)脈沖最大數(shù)為；構(gòu)成異步二進(jìn)制計(jì)數(shù)器的觸發(fā)器為觸發(fā)器；如果由下降沿有效的

8、觸發(fā)器構(gòu)成異步二進(jìn)制加法計(jì)數(shù)器,其內(nèi)部聯(lián)接規(guī)律為;單純四位扭環(huán)形移位寄存器最低位觸發(fā)器的輸入端與最高位的端相連。（2n;邊沿；前級(jí)的Q端接后級(jí)的CP端；Q）18、 某移位寄存器的時(shí)鐘脈沖頻率為100KHZ,欲將存放在該寄存器中的數(shù)左移 8位,完成該操作的時(shí)間為。（ 8X 10-5秒）19、 在各種寄存器中，存放N位二進(jìn)制數(shù)碼需要個(gè)觸發(fā)器。（N） 三、判斷題：1、二進(jìn)制加法計(jì)數(shù)器從0計(jì)數(shù)到十進(jìn)制24時(shí)，需要5個(gè)觸發(fā)器構(gòu)成，有7個(gè)無(wú)效狀態(tài)（V ）2、構(gòu)成一個(gè)7進(jìn)制計(jì)數(shù)器需要三個(gè)觸發(fā)器。（V ）3、 當(dāng)時(shí)序電路存在無(wú)效循環(huán)時(shí)該電路不能自啟動(dòng)。（V ）4、構(gòu)成一個(gè)7進(jìn)制計(jì)數(shù)器需要三個(gè)觸發(fā)器。（V ）5

9、、 當(dāng)時(shí)序電路存在無(wú)效循環(huán)時(shí)該電路不能自啟動(dòng)。（V ）6同步時(shí)序電路具有統(tǒng)一的時(shí)鐘 CP控制。（V ）7、 有8個(gè)觸發(fā)器數(shù)目的二進(jìn)制計(jì)數(shù)器，它具有 256個(gè)計(jì)數(shù)狀態(tài)。（V ）8、.N進(jìn)制計(jì)數(shù)器可以實(shí)現(xiàn)N分頻；（V ）9、 寄存器是組合邏輯器件。（ x ）10、 寄存器要存放n位二進(jìn)制數(shù)碼時(shí)，需要2n個(gè)觸發(fā)器。（x ）11、 3位二進(jìn)制計(jì)數(shù)器可以構(gòu)成模值為23 1的計(jì)數(shù)器。（ x ）12、十進(jìn)制計(jì)數(shù)器最高位輸出的周期是輸入 CP脈沖周期的10倍。 （V ）13、 寄存器是組合邏輯器件。（x ）14、 寄存器要存放n位二進(jìn)制數(shù)碼時(shí)，需要2n個(gè)觸發(fā)器。（x ）15、 3位二進(jìn)制計(jì)數(shù)器可以構(gòu)成模值為2

10、3 1的計(jì)數(shù)器。（x ）16、十進(jìn)制計(jì)數(shù)器最高位輸出的周期是輸入 CP脈沖周期的10倍。 （V ） 四、分析題:1分析如圖所示電路，畫(huà)出Y1,丫2,丫3的波形。YiY2Y2丫3& 丫CP-CP解：解題要點(diǎn)，(1) 列驅(qū)動(dòng)方程及狀態(tài)方程n 1nJ Q K Q Qn 1 Q(2) 列輸出方程CP丫1 =QnY2 = Qn CP丫, = Qn CP(3)畫(huà)輸出波形2、分析下圖所示序列發(fā)生電路，要求寫(xiě)出的輸出序列碼。(2套中)Dsr的邏輯函數(shù)式，列出狀態(tài)轉(zhuǎn)換表，寫(xiě)出Z3、如圖所示時(shí)序電路。寫(xiě)出電路的驅(qū)動(dòng)方程、狀態(tài)方程，畫(huà)出電路的狀態(tài)轉(zhuǎn)換圖，說(shuō)明電路的邏輯功能，并分析該電路能否自啟動(dòng)CPJ0 Q

11、n;Ko Q2解：答題要點(diǎn)（1）電路驅(qū)動(dòng)方程為：Ji Q0; Ki Q0J2 Qin;K2 Qin電路狀態(tài)方程為:狀態(tài)圖如下:該電路是一個(gè)5進(jìn)制計(jì)數(shù)器；能自啟動(dòng)。4、分析電路功能，并說(shuō)明能否自啟動(dòng)CP1、解:答題要點(diǎn)（1）電路驅(qū)動(dòng)方程為:（2）電路狀態(tài)方程為:JiQ2KiQQin1q2 QinQnQin Q；J 2Q3K2Q3Q2n iQsJ 3Q2Qi K 3QiQrq2 QinQsQin Q31Qin Q； Qin QS狀態(tài)圖如下:可作扭環(huán)形計(jì)數(shù)器（模六），可以自啟動(dòng)。5、下表所示為四位二進(jìn)制計(jì)數(shù)器T215的功能表，試分析下圖電路所具有的功能。要求畫(huà) 出狀態(tài)轉(zhuǎn)換圖。CrLDCRCRABCD

12、CD Qc Qb QaiXXXXXXX0 0 0 000XXABCDA B C D0iiXXXX加法計(jì)數(shù)0iiXXXX減法計(jì)數(shù)Q Q QcCP >gp+Q Q QT15解:答題要點(diǎn)：這是利用芯片的異步置數(shù)端接成的任意進(jìn)制計(jì)數(shù)器。列狀態(tài)轉(zhuǎn)換圖:Q 3Q2Q Qo0110不穩(wěn)定，所以是模 6計(jì)數(shù)器。&分析下圖給出的電路，說(shuō)明這是多少進(jìn)制的計(jì)數(shù)器(b)Y解： (1)答案要點(diǎn)：(a)圖中，74LS161I和74LS161H均接成16進(jìn)制的計(jì)數(shù)器，兩片級(jí)聯(lián)后，禾U用反饋置數(shù)法，當(dāng)計(jì)數(shù)狀態(tài)為(5A)H時(shí)，LD有效，計(jì)數(shù)器被置成(00)H,所以計(jì)數(shù)狀態(tài)共有91個(gè)，構(gòu)成九十一進(jìn)制計(jì)數(shù)器。(2)答

13、案要點(diǎn):(b)圖中，74LS160I接成8進(jìn)制的計(jì)數(shù)器，74LS160H接成5進(jìn)制的計(jì)數(shù)器，兩片級(jí) 聯(lián)后，構(gòu)成四十進(jìn)制計(jì)數(shù)器。7、如圖所示時(shí)序電路。寫(xiě)出電路的驅(qū)動(dòng)方程、狀態(tài)方程，畫(huà)出電路的狀態(tài)轉(zhuǎn)換圖，說(shuō)明 電路的邏輯功能，并分析該電路能否自啟動(dòng)。CP解:（1）這是一個(gè)同步時(shí)序邏輯電路的分析問(wèn)題。先寫(xiě)驅(qū)動(dòng)方程Di = q2 ?q3D2 = QinD3 = Q2n11101110n + 1nnQ1= D1 = Q2 ?Q3再寫(xiě)狀態(tài)方程Q2n+1 = D2 = Q1nn + 1nQ3= D3 = Q2（2）畫(huà)狀態(tài)轉(zhuǎn)換圖11101110可見(jiàn)：這是一個(gè)可以自啟動(dòng)的模五計(jì)數(shù)器電路8、分析下圖TTL電路實(shí)現(xiàn)

14、何種邏輯功能,其中X是控制端,對(duì)X=0,X=1分別分析, 假定觸發(fā)器的初始狀態(tài)為Q2=1,Q1=1.并判斷能否自啟動(dòng)。11101110解: 從圖可知,X是控制端，CP是時(shí)鐘脈沖輸入端，該時(shí)序電路屬于計(jì)數(shù)器.對(duì)其功能分析如下1）時(shí)鐘方程 CP1=CP2=CP是同步工作方式.111011102）驅(qū)動(dòng)方程J1 XJ2 XQ；K 1Q：,© 1代入特性方程QJK1 JQn KQn中得Qn 1狀態(tài)方程1 1q2 1（X Q；）Q；（X q：）Q；畫(huà)狀態(tài)轉(zhuǎn)換圖00011110X=0 時(shí),X=1由狀態(tài)轉(zhuǎn)換圖可知，當(dāng)X=0時(shí)，是同步三進(jìn)制加法計(jì)數(shù)器；當(dāng)X=1時(shí)，是同步三進(jìn)制減法計(jì)數(shù)器無(wú)效狀態(tài)QQ=1

15、1在上述情況下只需一個(gè) CP就進(jìn)入有效狀態(tài),因而能自啟動(dòng)總之, 該時(shí)序邏輯電路是同步三進(jìn)制可逆計(jì)數(shù)器，并且能自啟動(dòng)。9、74LS192雙時(shí)鐘同步計(jì)數(shù)器（十進(jìn)制），其功能表如表所示。其中CO是進(jìn)位輸出、BO 是借位輸出?，F(xiàn)用74LS192組成的計(jì)數(shù)器如圖所示，分析是幾進(jìn)制計(jì)數(shù)器。解：由74LS192功能表可知，計(jì)數(shù)器是異步復(fù)位（高電平有效）和置數(shù)（低電平有效）的，它有兩個(gè) 時(shí)鐘輸入，一個(gè)執(zhí)行加法計(jì)數(shù)，另一個(gè)執(zhí)行減法計(jì)數(shù)，有效時(shí)鐘都是負(fù)邊沿，分別有負(fù)脈沖輸出表示進(jìn)位CO或借位BO。所以圖示電路實(shí)現(xiàn)預(yù)置數(shù)1000的減法計(jì)數(shù)，計(jì)數(shù)狀態(tài)進(jìn)入0000時(shí)產(chǎn)生借位信號(hào)（BO=0）并異步置數(shù)（QQQQ=1000

16、），“0000”為一過(guò)渡狀態(tài)。列出狀態(tài)轉(zhuǎn)換表狀態(tài)表17 口CP-01 0 0 010 1 1 120 1 1 030 1 0 140 1 0 050 0 1 11-60 0 1 0狀態(tài)表如表所示，是一個(gè)八進(jìn)制計(jì)數(shù)器。10、分析下圖所示的時(shí)序電路的邏輯功能，寫(xiě)出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程, 畫(huà)出電路的狀態(tài)轉(zhuǎn)換圖，并說(shuō)明該電路是否能自啟動(dòng)。CPCPCPCPCP解：驅(qū)動(dòng)方程：U Q3n ；nnnD2Qi ； D3Q1 ?Q2輸出方程：Y Q/?Q3n狀態(tài)方程：Q,n狀態(tài)轉(zhuǎn)換圖：邏輯功能：是能夠自啟動(dòng)的模 5計(jì)數(shù)器11、已知邏輯電路圖及Co和Ci的波形。試畫(huà)出輸出Q0, Q/勺波形設(shè)Q0, Q

17、/勺初始狀態(tài)均為“ 0”Qi QJ>CQ0 oJ0 > CQQiI CiC1 LrUTLrLTLrULCoQoQi解：驅(qū)動(dòng)方程為:Jo = Ko = iJi = QonKi = i狀態(tài)方程為:Qin+i?QinAAAA同時(shí)，當(dāng)Q=i時(shí)，因置零端有效， Q馬上變?yōu)閕波形如下:C-TTTJUrLTUTLCoQo - i2、一個(gè)七段顯示譯碼器驅(qū)動(dòng)顯示電路如下，若輸入波形如圖所示，試確定顯示器所顯示的數(shù)據(jù)應(yīng)如何變化AoIII I ai_-:! _IIIA I 1LAAiAAA解Figure 3AAiA2BCD/7-sega英文教材數(shù)beP數(shù)I噸了技術(shù)0c清華大學(xué)電機(jī)系唐慶玉d輸出數(shù)據(jù)0 1

18、 4 無(wú)定義4 4 4 8 013、試分析下圖可變模計(jì)數(shù)器，CT74161的使能端為S、S2,置位端LD為低電平有效，復(fù)位解：(1)先畫(huà)出狀態(tài)轉(zhuǎn)移表進(jìn)行分析。狀態(tài)轉(zhuǎn)移表為下表所示。(2)由表可得模值M=12狀態(tài)轉(zhuǎn)移表Q Q Q QLd11111111111 1 1 10 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 00五、設(shè)計(jì)題：1、請(qǐng)用置位法，將T 4161接成五進(jìn)制計(jì)數(shù)器。（本題共10分）T4161功能表CPRDLDS1S2工作狀態(tài)X0XXX清零10XX預(yù)置數(shù)X1101保持（包括C）注：

19、T4161是四位二進(jìn)制計(jì)數(shù)器，QQdQ為輸出端，D）,D1,D2,D3為置數(shù)輸入端，其中D3為高位，D）為低位。解：此題答案不唯一 （1）答案要點(diǎn)：先作出計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖，略。（2）答案要點(diǎn)：確定 D,D1,D2,D3的輸入信號(hào)，LD和RD端應(yīng)如何處理，最后畫(huà)出電路圖。2、集成中規(guī)模4位同步二進(jìn)制加法計(jì)數(shù)器 74161的邏輯符號(hào)和功能表如下所示。試用74LS161采用復(fù)位法（異步清零）或者置數(shù)法（同步置數(shù)）實(shí)現(xiàn)十二進(jìn)制計(jì)數(shù)器。74161同步加法計(jì)數(shù)器的功能表輸入輸出說(shuō)明CPCr LD p t d c b aQ Q 1 Q 2 Q 30X X X X X X XXXXXXXXX保持保持計(jì)數(shù)異步

20、清零送 數(shù)同步置0解一：異步清零法一一解題要點(diǎn)：（1）確定計(jì)數(shù)狀態(tài)（5分）解二同步置數(shù)法一一解題要點(diǎn)：（1）確定計(jì)數(shù)狀態(tài)（5分）圖。（5分）CP3、請(qǐng)用集成計(jì)數(shù)器芯片74LS193構(gòu)成模10加法計(jì)數(shù)器。74LS193邏輯符號(hào)如圖圖中QC是進(jìn)位輸出端且QC QDQCQBQAcP ， QD是借位輸出端。且QD QD QC QB QA CP。74LS193功能表如表所示。表74LS193功能表一.1 tQaaOr On廣出（O為高位+ 1crLOCF-CP+ABcDaaa74lbl93t>PpPP00co<m*)*L00pABcDABca n c5011f羽FfIlli0+ 11甲PM法

21、計(jì)整解：構(gòu)成模10加法計(jì)數(shù)器。此題答案不唯一，僅供參考。因?yàn)橛?jì)數(shù)器模 N=10,所以異步預(yù)置狀態(tài) M=15- N=5,故預(yù)置數(shù)據(jù) DCBA=0101 且加法進(jìn)位輸出端 QC與置數(shù)端 匚連接。其它輸入端接上相應(yīng)的信號(hào)。電路連接圖如圖所示4、用JK觸發(fā)器和門(mén)電路設(shè)計(jì)一個(gè)同步五進(jìn)制加法計(jì)數(shù)器。要求有進(jìn)位輸出端。狀態(tài)轉(zhuǎn) 換圖如圖所示。解：解題要點(diǎn):由狀態(tài)轉(zhuǎn)換圖可得電路的狀態(tài)方程由狀態(tài)方程得驅(qū)動(dòng)方程n 1QiQ3Q1Q3Q1n 1 Q2 Q1Q2Q1Q2n 1q3q1q2q3JiKi Q3進(jìn)位輸出 Y Q3畫(huà)電路圖得:CPK2 QiQ1Q2K315、同步十進(jìn)制可逆計(jì)數(shù)器192的符號(hào)如下圖,功能表如表所示。試用Rd端構(gòu)成6進(jìn)制加法計(jì)數(shù)器。CPUCP)RdLd工作狀態(tài)101加1計(jì)數(shù)J101不計(jì)數(shù)101減1計(jì)數(shù)1J01不計(jì)數(shù)XX00預(yù)置XX1X復(fù)位192功能表CPu Q3 Q2 Q1 Q0CPd 192匕 RfD|C|B|A解:由192功能表可知，192即有加法計(jì)數(shù)，也有減法計(jì)數(shù)功能。并且有異步清零端和異步預(yù)置數(shù)端。由6即0110作譯碼狀態(tài)，可寫(xiě)出反饋函數(shù)Rd=QQ，畫(huà)出邏輯圖。6、用兩片74LS161二進(jìn)制計(jì)數(shù)器構(gòu)成40進(jìn)制計(jì)數(shù)器，畫(huà)出電路圖。74LS161為同步16進(jìn)制計(jì)數(shù)器，它的邏輯圖和功能表如下。CR ld CTP CTT CP D D2 D DQ Q2 Q1 Q00XXXXX X