常用運(yùn)放電路及其各類比較器電路

1、彭發(fā)喜，制作司相放大電路:運(yùn)算放大器的同相輸入端加輸入信號，反向輸入端加來自輸出的負(fù)反饋信號, 則為同相放大器。圖是同相放大器電路圖。因為e1=e2 ，所以輸入電流極小，輸入阻抗極高。1,1如果運(yùn)算放大器的輸入偏置電流，則R20歸鈕e1=e2R1+R2放大倍數(shù)：C - 巳：沁 1+R2 jwvP3Bd2cmi原理圖:K K o o 1 o 2 0 R 1 R 1反相比例運(yùn)算放大電路圖1號圖:tJUiRUoRf電壓放大倍數(shù)：RfAn二巴UiR142號圖:,企 n1 *fsVrR1加至運(yùn)放的反相輸入端，輸出電反相輸入放大電路如圖 1所示，信號電壓通過電阻 *7壓VO通過反饋電阻 Rf反饋到運(yùn)放的反

2、相輸入端，構(gòu)成電壓并聯(lián)負(fù)反饋放大電路。衡電阻應(yīng)滿足 R 0 = R1/Rf 。利用虛短和虛斷的概念進(jìn)行分析, vI=0 , vN=0, il=0U 咗二'衛(wèi)該電路實(shí)現(xiàn)反相比例運(yùn)算。反相放大電路有如下特點(diǎn)1.運(yùn)放兩個輸入端電壓相等并等于0,故沒有共模輸入信號，這樣對運(yùn)放的共模抑制比沒有特殊要求。2. vN= vP ,而vP=O,反相端N沒有真正接地，故稱虛地點(diǎn)。3電路在深度負(fù)反饋條件下，電路的輸入電阻為R1輸出電阻近似為零。運(yùn)算放大器減法電路原理:R3 200E-AAAre2R1 200K+ 15Vel O_EA/VOPAR2 200K200Kf WWW 833d乙con放大倍數(shù)為R3/

3、R 1，并與輸出端eo相位相反，所以放大倍數(shù)為圖為運(yùn)放減法電路 由ei輸入的信號,由e2輸入的信號,RA與輸出端eo相位相，所以eO當(dāng) R i=R 2 =R 3=R 4 時 e0=e 2-e 1加法運(yùn)算放大器電路:加法運(yùn)算放大器電路包含有反相加法電路和同相加法電路.同相加法電路：由Lf155組成。RfViVi2R2LF155包（1艮comVoR33三個輸入信號同時加到運(yùn)放同相端，其輸入輸岀電壓關(guān)系式:V,-&-曲你y扎+乩/& THHNral&令出-2化則反相加法電路：由運(yùn)算放大器Im741 組成。(Im741中文資料) -yU 反相加法運(yùn)算電路為若干個輸入信號從集成運(yùn)

4、放的反相輸入端引入，輸岀信號為它們反相按比例放大的代數(shù)和。說一1(KWZPhifl&=imn”胃:lectr?lookn】昭電壓比較器：圖4(a)由運(yùn)算放大器組成的差分放大器電路，輸入電壓VA經(jīng)分壓器R2、R3分壓后接在同相端，VB通過輸入電阻 R1接在反相端，RF為反饋電阻，若不考慮輸入失調(diào)電壓，則其輸 出電壓 Vout 與 VA、VB及 4 個電阻的關(guān)系式為：Vout=(1+RF/R1) R3/(R2+R3)VA-(RF/R1)VB。若 R1=R2 , R3=RF，貝U Vout=RF/R1(VA-VB) , RF/R1 為放大器的增益。當(dāng)R1=R2=0(相當(dāng)于R1、R2短路)，R

5、3=RFh(相當(dāng)于 R3、RF開路)時，Vout=。增益成為無窮大，其電 路圖就形成圖4(b)的樣子，差分放大器處于開環(huán)狀態(tài)，它就是比較器電路。實(shí)際上，運(yùn)放處于開環(huán)狀態(tài)時，其增益并非無窮大，而Vout輸出是飽和電壓，它小于正負(fù)電源電壓，也不可能是無窮大。S4從圖4中可以看出，比較器電路就是一個運(yùn)算放大器電路處于開環(huán)狀態(tài)的差分放大器電路。同相放大器電路如圖5所示。如果圖 5中RF= 8, Ri=o時，它就變成與圖 3(b) 樣的比較器電路了。圖 5中的Vin相當(dāng)于圖3(b)中的VA。.滯回電壓比較器:滯回比較器又稱施密特觸發(fā)器，遲滯比較器。這種比較器的特點(diǎn)是當(dāng)輸入 信號ui逐漸增大或逐漸減小時，

6、它有兩個閾值，且不相等，其傳輸特 性具有滯回”曲線的形狀。滯回比較器也有反相輸入和同相輸入兩種方式。UR是某一固定電壓，改變 UR值能改變閾值及回差大小。以圖4(a)所示的反相滯回比較器為例，計算閾值并畫出傳輸特性儀表放人器電路目前，儀表放大器電路的實(shí)現(xiàn)方法主要分為兩大類：第一類由分立元件組合而成；另一類由單片集成芯片直接實(shí)現(xiàn)。根據(jù)現(xiàn)有元器件，分別以單運(yùn)放LM741和OP07集成四運(yùn)放LM324和單片集成芯片AD620為核心，設(shè)計出四種儀表放大器電路方案。方案1由3個通用型運(yùn)放LM741組成三運(yùn)放儀表放大器電路形式，輔以相關(guān)的電阻外圍電路，加上A1, A2同相輸入端的橋式信號輸入電路，如圖2所

7、示。*圖2中的A1A3分別用方案2由3個精密運(yùn)放LM741替換即可。電路的工作原理與典型儀表放大器電路完全相同。OP07組成，電路結(jié)構(gòu)與原理和圖 2相同（用3個OP07分別代替圖2中的A1A3）。二片3Jy=_L!J!Li_!IL：i'JV-rs k -1=% -5 '*r»= 、山r- » "*p %j *0M 1'Va：”i2備£1L e=仏1丄 H. *_ -i f-X-Id 管忙 1応'Its-傀訪兀 hsfl 3*1 S .Mi5 ：- > 飪：«,旳"拿蠱 ± S方案3以一個

8、四運(yùn)放集成電路 LM324為核心實(shí)現(xiàn)，如圖3所示。它的特點(diǎn)是將S4個功能獨(dú)立的運(yùn)放集成在同一個集成芯片里，這樣可以大大減少各運(yùn)放由于制造工藝不同帶來的器件性能差異；采用統(tǒng)一的電源，有利于電源噪聲的降低和電路性能指標(biāo)的提高,且電路的基本工作原理不變。11> ««4£4cHZZtRrfiy土切% I(toI嘰e?/gloc億*'TH2"nil0Si IE圖4滯回比較器及其傳輸特性(a)反相輸入；(b)同相輸入1,正向過程正向過程的閾值為rr _盡刃+尺尹心日_氏卩艮+況0戈形成電壓傳輸特性的abed段2，負(fù)向過程負(fù)向過程的閾值為屯十屯=R衛(wèi)&a

9、mp; 十丘2 U箱 _ RUji - k 盡十禺形成電壓傳輸特性上defa段。由于它與磁滯回線形狀相似，故稱之為滯/回電壓比較器。；-I_-£1利用求閾值的臨界條件和疊加原理方法，不難計算出圖4(b)所示的同相 丿 滯回比較器的兩個閾值如=(1普)4-善5兩個閾值的差值 UTH二UTH- UTH2稱為回差。由上分析可知，改變 R2值可改變回差大小，調(diào)整 UR可改變UTH1和UTH2，但不影響回差大小。即滯回比較器的傳輸特性將平行右移或左 移，滯回曲線寬度不變。圖5比較器的波形變換(a)輸入波形；(b)輸出波形例如，滯回比較器的傳輸特性和輸入電壓的波形如圖6(a)、(b)所示。根 據(jù)

10、傳輸特性和兩個閾值(UTH1 = 2V, UTH2= 72V)，可畫出輸出電壓uo 的波形，如圖6(c)所示。從圖(c)可見，ui在UTH1與UTH2之間變化, 不會引起uo的跳變。但回差也導(dǎo)致了輸出電壓的滯后現(xiàn)象，使電平鑒一別產(chǎn)生誤差。:+(iV2-2V11-6V-2V6V2V(J(b) 11 11 1f|II1O圖6說明滯回比較器抗干擾能力強(qiáng)的圖（a）已知傳輸特性；（b）已知ui波形;益相對小點(diǎn)，其他性能僅次于方案2,具有電路簡單，性能優(yōu)越，節(jié)省設(shè)計空間等優(yōu)點(diǎn)。成綜合以上分析，方案2和方案4適用于對儀表放大器電路有較高性能要求的場合,方案方案4由一個單片集成芯片 AD620實(shí)現(xiàn)，如圖4所示

11、。它的特點(diǎn)是電路結(jié)構(gòu)簡單： 一個AD620,一個增益設(shè)置電阻 Rg,外加工作電源就可以使電路工作，因此設(shè)計效率最高。圖4中電路成電橋電路的形式，將雙端差分輸入變?yōu)閱味说男盘栐摧斎?。性能測試主要是從信號源 的最大輸入和 Vs最小輸入、電路的最大增益及共模抑制比幾方面進(jìn)行仿真和實(shí)際電路性能Vs測試。測試數(shù)據(jù)分別見表 1和表2。其中，Vs最大（小）輸入是指在給定測試條件下，使電路輸出不失真時的信號源最大（小）輸入；最大增益是指在給定測試條件下,使輸出不失真KCMRR=20|g AVd/AVC| (dB)計算得出。時可以實(shí)現(xiàn)的電路最大增益值。共模抑制比由公式18（3）由于仿真器件原因，實(shí)驗中用Mult

12、isim 對方案3的仿真失效，表1中用“-”表 示失效數(shù)據(jù);（4）表格中的方案14依次分別表示以 LM741, 0P07 LM324和AD620為核心組成的儀表放大器電路。為二Z由表1和表2可見，仿真性能明顯優(yōu)于實(shí)際測試性能。這是因為仿真電路的性能基本上 是由仿真器件的性能和電路的結(jié)構(gòu)形式確定的，沒有外界干擾因素，為理想條件下的測試；尹而實(shí)際測試電路由于受環(huán)境干擾因素（如環(huán)境溫度、空間電磁干擾等）、人為操作因素、實(shí)W 際測試儀器精確度、 準(zhǔn)確度和量程范圍等的限制，使測試條件不夠理想， 測量結(jié)果具有一定的誤差。在實(shí)際電路設(shè)計過程中，仿真與實(shí)際測試各有所長。一般先通過仿真測試，初步確定電路的結(jié)構(gòu)及

13、器件參數(shù)，再通過實(shí)際電路測試，改進(jìn)其具體性能指標(biāo)及參數(shù)設(shè)置。這樣， 在保證電路功能、性能的前提下，大大提高電路設(shè)計的效率。由表2的實(shí)測數(shù)據(jù)可以看出：方案 2在信號輸入范圍（即 Vs的最大、最小輸入）、電 路增益、共模抑制比等方面的性能表現(xiàn)為最優(yōu)。在價格方面，它比方案1和方案3的成本高一點(diǎn)，但比方案4便宜很多。因此，在四種方案中，方案2的性價比最高。方案 4除最大增本高是方案4的最大缺點(diǎn)。方案1和方案3在性能上的差異不大，方案 3略優(yōu)于方案1,且 它們同時具有絕對的價格優(yōu)勢，但性能上不如方案2和方案4好。2性價比最高，方案 4簡單、高效，但成本高。方案 1和方案3適用于性能要求不高且需要 節(jié)約成

14、本的場合。針對具體的電路設(shè)計要求,選取不同的方案，以達(dá)到最優(yōu)的資源利用。電路的設(shè)計方案確定以后，在具體的電路設(shè)計過程中，要注意以下幾個方面：（1）注意關(guān)鍵元器件的選取，比如對圖2所示電路，要注意使運(yùn)放 A1, A2的特性盡可能一致；選用電阻時，應(yīng)該使用低溫度系數(shù)的電阻，以獲得盡可能低的漂移；對 R5和R6的選擇應(yīng)盡可能匹配。R3, R4,（2）要注意在電路中增加各種抗干擾措施，比如在電源的引入端增加電源退耦電容,在信號輸入端增加 RC低通濾波或在運(yùn)放 A1,A2的反饋回路增加高頻消噪電容，在PCB設(shè)計中精心布局合理布線， 正確處理地線等，以提高電路的抗干擾能力， 最大限度地發(fā)揮電路的 性能。,

15、U"儀表放大器的特點(diǎn):高共模抑制比共模抑制比（CMRR則是差模增益（A d）與共模增益（Ac ）之比，即: CMRR 20lg | Ad/ Ac | dB ;儀表放大器具有很高的共模抑制比，CMRR典型值為70100 dB以上。高輸入阻抗要求儀表放大器必須具有極高的輸入阻抗，儀表放大器的同相和反相輸入端的阻抗都很 I 1高而且相互十分平衡，其典型值為109 1012Q。低噪聲由于儀表放大器必須能夠處理非常低的輸入電壓,因此儀表放大器不能把自身的噪聲加到信號上，在1 kHz條件下，折合到輸入端的輸入噪聲要求小于10 nV/ Hz.低線性誤差輸入失調(diào)和比例系數(shù)誤差能通過外部的調(diào)整來修正,但是線性誤差是器件固有缺陷，它不能由外部調(diào)整來消除。一個高質(zhì)量的儀表放大器典型的線性誤差為0. 01 % ，有的甚至低于 0. 0001 %.低失調(diào)電壓和失調(diào)電壓漂移儀表放大器的失調(diào)漂移也由輸入和輸出兩部分組成,輸入和輸出失調(diào)電壓典型值分別為100 卩 V 和 2 mV.低輸入偏置電流和失調(diào)電流誤差雙極型輸入運(yùn)算放大器的