基礎(chǔ)試驗(yàn)組合邏輯電路半加器全加器及邏輯運(yùn)算文檔良心出品

1、根底實(shí)驗(yàn)二、 組合邏輯電路(半加器全加器及邏輯運(yùn)算)一、實(shí)驗(yàn)?zāi)康? .掌握組合邏輯電路的功能側(cè)試.2 .驗(yàn)證半加器和全加器的邏輯功.3 .學(xué)會(huì)二進(jìn)制數(shù)的運(yùn)算規(guī)律.二、實(shí)驗(yàn)儀器及材料器件74LS00二輸入端四與非門(mén)3 片74LS86二輸入端四異或門(mén)1 片74LS54四組輸入與或非門(mén)1 片三、預(yù)習(xí)要求1 .預(yù)習(xí)組合邏輯電路的分析方法.2 .預(yù)習(xí)用與非門(mén)和異或門(mén)構(gòu)成的半加器、全加器的工作原理.3 .預(yù)習(xí)二進(jìn)制數(shù)的運(yùn)算.四、實(shí)驗(yàn)內(nèi)容4 .組合邏輯電路功能測(cè)試.GS圖2J(1)用2片74 LS00組成圖2.1所示邏輯電路,為便于接線和檢查,在圖中要注明芯 片編號(hào)及各引腳對(duì)應(yīng)的編號(hào).(2)圖中A、B、C接

2、電平開(kāi)關(guān),Y1.Y2接發(fā)光管電平顯示.(3)按表2.1要求,改變A、B、C的狀態(tài)填表并寫(xiě)出 Y1.Y2邏輯表達(dá)式.(4)將運(yùn)算結(jié)果與實(shí)驗(yàn)比較.5 .測(cè)試用異或門(mén)(74LS86)和與非門(mén)組成的半加器邏輯功能.根據(jù)半加器的邏輯表達(dá)式可知,半加器Y是A、B的異或,而進(jìn)位Z是A、B相與,故半加器可用一個(gè)集成異或門(mén)和二個(gè)與非門(mén)組成如圖2.2.B "4 . r r " ,>. j國(guó)121 1)在學(xué)習(xí)機(jī)上用異或門(mén)和與門(mén)接成以上電路.A、B接電平開(kāi)關(guān)S.Y,Z接電平顯示.2 2)按表2.2要求改變 A B狀態(tài),填表.3 .測(cè)試全加器的邏輯功能(1)寫(xiě)出圖2. 3電路的邏輯表達(dá)式.(2

3、)根據(jù)邏輯表達(dá)式列真值表.(3)根據(jù)真值表畫(huà)邏輯函數(shù) S、C的卡諾圖.fKi_If?2y.X t=Xa wS$0Ctu).填寫(xiě)表2.3各點(diǎn)狀態(tài)表33L民Y1XX,X.S寸0 00,甘01十 00】10H0Q1011！101*111. 1; (5)按原理圖選擇與非門(mén)并接線進(jìn)行測(cè)試,將測(cè)試結(jié)果記入表2.4,并與上表進(jìn)行比較看邏輯功能是否一致4 .測(cè)試用異或、與非和非門(mén)組成的全加器的邏輯功能.全加器可以用兩個(gè)半加器和兩個(gè)與門(mén)一個(gè)或門(mén)組成,在實(shí)驗(yàn)中,常用一塊雙異或門(mén)、一個(gè)與或門(mén)和一個(gè)與非門(mén)實(shí)現(xiàn).(1)畫(huà)出用異或門(mén)、與或非門(mén)和非門(mén)實(shí)現(xiàn)全加器的邏輯電路圖,寫(xiě)出邏輯表達(dá)式.(2)找出異或門(mén)、與或非門(mén)和與門(mén)器件按自己畫(huà)出的圖接線.接線時(shí)注意與或非門(mén)中不用的與門(mén)輸入端接地.(3)當(dāng)輸入端 A、Bi及Ci為以下情況時(shí),用萬(wàn)用表測(cè)量S和C的電位并將其轉(zhuǎn)為邏輯狀態(tài)填