TTL與CMOS高低電平區(qū)別比較(共7頁(yè))

1、精選優(yōu)質(zhì)文檔-傾情為你奉上TTL與CMOS高低電平區(qū)別比較一TTL      TTL集成電路的主要型式為晶體管晶體管邏輯門（transistor-transistor logic gate），TTL大部分都采用5V電源。1.輸出高電平Uoh和輸出低電平Uol       Uoh2.4V,Uol0.4V2.輸入高電平和輸入低電平       Uih2.0V，Uil0.8V二CMOS    

2、   CMOS電路是電壓控制器件，輸入電阻極大，對(duì)于干擾信號(hào)十分敏感，因此不用的輸入端不應(yīng)開(kāi)路，接到地或者電源上。CMOS電路的優(yōu)點(diǎn)是噪聲容限較寬，靜態(tài)功耗很小。1.輸出高電平Uoh和輸出低電平Uol       UohVCC，UolGND2.輸入高電平Uoh和輸入低電平Uol       Uih0.7VCC,Uil0.2VCC           

3、;  （VCC為電源電壓，GND為地）          從上面可以看出:        在同樣5V電源電壓情況下，COMS電路可以直接驅(qū)動(dòng)TTL，因?yàn)镃MOS的輸出高電平大于2.0V,輸出低電平小于0.8V；而TTL電路則不能直接驅(qū)動(dòng)CMOS電路，TTL的輸出高電平為大于2.4V，如果落在2.4V3.5V之間，則CMOS電路就不能檢測(cè)到高電平，低電平小于0.4V滿足要求，所以在TTL電路驅(qū)動(dòng)COMS電路時(shí)需要加上拉電阻。如果

4、出現(xiàn)不同電壓電源的情況，也可以通過(guò)上面的方法進(jìn)行判斷。        如果電路中出現(xiàn)3.3V的COMS電路去驅(qū)動(dòng)5V CMOS電路的情況，如3.3V單片機(jī)去驅(qū)動(dòng)74HC,這種情況有以下幾種方法解決，最簡(jiǎn)單的就是直接將74HC換成74HCT（74系列的輸入輸出在下面有介紹）的芯片，因?yàn)?.3V CMOS 可以直接驅(qū)動(dòng)5V的TTL電路；或者加電壓轉(zhuǎn)換芯片；還有就是把單片機(jī)的I/O口設(shè)為開(kāi)漏，然后加上拉電阻到5V，這種情況下得根據(jù)實(shí)際情況調(diào)整電阻的大小，以保證信號(hào)的上升沿時(shí)間。三74系列簡(jiǎn)介    7

5、4系列可以說(shuō)是我們平時(shí)接觸的最多的芯片，74系列中分為很多種，而我們平時(shí)用得最多的應(yīng)該是以下幾種：74LS，74HC，74HCT這三種，這三種系列在電平方面的區(qū)別如下：                              輸入電平      &

6、#160;             輸出電平    74LS                TTL電平                

7、60;    TTL電平    74HC                COMS電平                 COMS電平    74HCT    &#

8、160;         TTL電平                     COMS電平+TTL和CMOS電平1、TTL電平(什么是TTL電平)：       輸出高電平>2.4V,輸出低電平<0.4V。在室溫下，一般輸出高電平是3.5V，輸出低

9、電平是0.2V。最小輸入高電平和低電平：輸入高電平>=2.0V，輸入低電平<=0.8V，噪聲容限是0.4V。2、CMOS電平：      1邏輯電平電壓接近于電源電壓，0邏輯電平接近于0V。而且具有很寬的噪聲容限。3、電平轉(zhuǎn)換電路：      因?yàn)門TL和COMS的高低電平的值不一樣（ttl 5v<>cmos 3.3v），所以互相連接時(shí)需要電平的轉(zhuǎn)換：就是用兩個(gè)電阻對(duì)電平分壓，沒(méi)有什么高深的東西。4、OC門，即集電極開(kāi)路門電路，OD門，即漏極開(kāi)路門電路，必須外界上拉電阻和

10、電源才能將開(kāi)關(guān)電平作為高低電平用。否則它一般只作為開(kāi)關(guān)大電壓和大電流負(fù)載，所以又叫做驅(qū)動(dòng)門電路。5、TTL和COMS電路比較：      1）TTL電路是電流控制器件，而CMOS電路是電壓控制器件。      2）TTL電路的速度快，傳輸延遲時(shí)間短(5-10ns)，但是功耗大。COMS電路的速度慢，傳輸延遲時(shí)間長(zhǎng)(25-50ns),但功耗低。COMS電路本身的功耗與輸入信號(hào)的脈沖頻率有關(guān)，頻率越高，芯片集越熱，這是正?，F(xiàn)象。      3）COM

11、S電路的鎖定效應(yīng)：            COMS電路由于輸入太大的電流，內(nèi)部的電流急劇增大，除非切斷電源，電流一直在增大。這種效應(yīng)就是鎖定效應(yīng)。當(dāng)產(chǎn)生鎖定效應(yīng)時(shí)，COMS的內(nèi)部電流能達(dá)到40mA以上，很容易燒毀芯片。           防御措施： 1）在輸入端和輸出端加鉗位電路，使輸入和輸出不超過(guò)不超過(guò)規(guī)定電壓。      

12、                           2）芯片的電源輸入端加去耦電路，防止VDD端出現(xiàn)瞬間的高壓。                   

13、;              3）在VDD和外電源之間加限流電阻，即使有大的電流也不讓它進(jìn)去。                               &#

14、160; 4）當(dāng)系統(tǒng)由幾個(gè)電源分別供電時(shí)，開(kāi)關(guān)要按下列順序：開(kāi)啟時(shí)，先開(kāi)啟COMS路得電 源，再開(kāi)啟輸入信號(hào)和負(fù)載的電源；關(guān)閉時(shí)，先關(guān)閉輸入信號(hào)和負(fù)載的電源，再關(guān)閉COMS電路的電源。6、COMS電路的使用注意事項(xiàng)      1）COMS電路時(shí)電壓控制器件，它的輸入總抗很大，對(duì)干擾信號(hào)的捕捉能力很強(qiáng)。所以，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，給它一個(gè)恒定的電平。      2）輸入端接低內(nèi)阻的信號(hào)源時(shí)，要在輸入端和信號(hào)源之間要串聯(lián)限流電阻，使輸入的電流限制在1mA之內(nèi)。 &#

15、160;    3）當(dāng)接長(zhǎng)信號(hào)傳輸線時(shí)，在COMS電路端接匹配電阻。      4）當(dāng)輸入端接大電容時(shí)，應(yīng)該在輸入端和電容間接保護(hù)電阻。電阻值為R=V0/1mA.V0是外界電容上的電壓。      5）COMS的輸入電流超過(guò)1mA，就有可能燒壞COMS。7、TTL門電路中輸入端負(fù)載特性（輸入端帶電阻特殊情況的處理）：      1）懸空時(shí)相當(dāng)于輸入端接高電平。因?yàn)檫@時(shí)可以看作是輸入端接一個(gè)無(wú)窮大的電阻。 &

16、#160;    2）在門電路輸入端串聯(lián)10K電阻后再輸入低電平，輸入端出呈現(xiàn)的是高電平而不是低電平。因?yàn)橛蒚TL門電路的輸入端負(fù)載特性可知，只有在輸入端接的串聯(lián)電阻小于910歐 時(shí)，它輸入來(lái)的低電平信號(hào)才能被門電路識(shí)別出來(lái)，串聯(lián)電阻再大的話輸入端就一直呈現(xiàn)高電平。這個(gè)一定要注意。COMS門電路就不用考慮這些了。8、TTL電路有集電極開(kāi)路OC門，MOS管也有和集電極對(duì)應(yīng)的漏極開(kāi)路的OD門，它的輸出就叫做開(kāi)漏輸出。OC門在截止時(shí)有漏電流輸出，那就是漏電流，為什么有漏電流呢？那是因?yàn)楫?dāng)三極管截止的時(shí)候，它的基極電流約等于0，但是并不是真正的為0，經(jīng)過(guò)三極管的集電極的電

17、流也就不是真正的 0，而是約0。而這個(gè)就是漏電流。      開(kāi)漏輸出：OC門的輸出就是開(kāi)漏輸出；OD門的輸出也是開(kāi)漏輸出。它可以吸收很大的電流，但是不能向外輸出的電流。所以，為了能輸入和輸出電流，它使用的時(shí)候要跟電源和上拉電阻一齊用。OD門一般作為輸出緩沖/驅(qū)動(dòng)器、電平轉(zhuǎn)換器以及滿足吸收大負(fù)載電流的需要。9、什么叫做圖騰柱，它與開(kāi)漏電路有什么區(qū)別？       TTL集成電路中，輸出有接上拉三極管的輸出叫做圖騰柱輸出，沒(méi)有的叫做OC門。因?yàn)門TL就是一個(gè)三級(jí)關(guān)，圖騰柱也就是兩個(gè)三級(jí)管

18、推挽相連。所以推挽就是圖騰。一般圖騰式輸出，高電平400UA，低電平8MA+    CMOS 器件不用的輸入端必須連到高電平或低電平, 這是因?yàn)?CMOS 是高輸入阻抗器件, 理想狀態(tài)是沒(méi)有輸入電流的. 如果不用的輸入引腳懸空, 很容易感應(yīng)到干擾信號(hào), 影響芯片的邏輯運(yùn)行, 甚至靜電積累永久性的擊穿這個(gè)輸入端, 造成芯片失效.    另外, 只有 4000 系列的 CMOS 器件可以工作在15伏電源下, 74HC, 74HCT 等都只能工作在 5伏電源下, 現(xiàn)在已經(jīng)有工作在 3伏和 2.5伏電源下的 CMOS 邏輯電路芯片了.CMOS

19、電平和TTL電平:     CMOS邏輯電平范圍比較大，范圍在315V，比如4000系列當(dāng)5V供電時(shí)，輸出在4.6以上為高電平，輸出在0.05V以下為低電平。輸入在3.5V以上為高電平，輸入在1.5V以下為低電平。    而對(duì)于TTL芯片，供電范圍在05V，常見(jiàn)都是5V，如74系列5V供電，輸出在2.7V以上為高電平，輸出在 0.5V以下為低電平，輸入在2V以上為高電平，在0.8V以下為低電平。因此，CMOS電路與   TTL電路就有一個(gè)電平轉(zhuǎn)換的問(wèn)題，使兩者電平域值能匹配。有關(guān)邏輯電平的一些概念 ：要了

20、解邏輯電平的內(nèi)容，首先要知道以下幾個(gè)概念的含義：1：輸入高電平（Vih）：保證邏輯門的輸入為高電平時(shí)所允許的最小輸入高電平，當(dāng)輸入電平高于Vih時(shí)，則認(rèn)為輸入電平為高電平。2：輸入低電平（Vil）：保證邏輯門的輸入為低電平時(shí)所允許的最大輸入低電平，當(dāng)輸入電平低于Vil時(shí)，則認(rèn)為輸入電平為低電平。3：輸出高電平（Voh）：保證邏輯門的輸出為高電平時(shí)的輸出電平的最小值，邏輯門的輸出為高電平時(shí)的電平值都必須大于此Voh。4：輸出低電平（Vol）：保證邏輯門的輸出為低電平時(shí)的輸出電平的最大值，邏輯門的輸出為低電平時(shí)的電平值都必須小于此Vol。5： 閥值電平(Vt)：數(shù)字電路芯片都存在一個(gè)閾值電平，就是

21、電路剛剛勉強(qiáng)能翻轉(zhuǎn)動(dòng)作時(shí)的電平。它是一個(gè)界于Vil、Vih之間的電壓值，對(duì)于CMOS電路的閾值電平，基本上是二分之一的電源電壓值，但要保證穩(wěn)定的輸   出，則必須要求輸入高電平> Vih，輸入低電平<Vil，而如果輸入電平在閾值上下，也就是VilVih這個(gè)區(qū)域，電路的輸出會(huì)處于不穩(wěn)定狀態(tài)。   對(duì)于一般的邏輯電平，以上參數(shù)的關(guān)系如下：       Voh > Vih > Vt > Vil > Vol6：Ioh：邏輯門輸出為高電平時(shí)的負(fù)載電流（為拉電流）。7：I

22、ol：邏輯門輸出為低電平時(shí)的負(fù)載電流（為灌電流）。8：Iih：邏輯門輸入為高電平時(shí)的電流（為灌電流）。9：Iil：邏輯門輸入為低電平時(shí)的電流（為拉電流）。      門電路輸出極在集成單元內(nèi)不接負(fù)載電阻而直接引出作為輸出端，這種形式的門稱為開(kāi)路門。開(kāi)路的TTL、CMOS、ECL門分別稱為集電極開(kāi)路（OC）、漏極開(kāi)路（OD）、發(fā)射極開(kāi)路（OE），使用時(shí)應(yīng)審查是否接上拉電阻（OC、OD門）或下拉電阻（OE門），以及電阻阻值是否合適。對(duì)于集電極開(kāi)路（OC）門，其上拉電阻阻值RL應(yīng)滿足下面條件：     （1）：

23、RL < （VCCVoh）/（n*Iohm*Iih）     （2）：RL > （VCCVol）/（Iolm*Iil）      其中n：線與的開(kāi)路門數(shù)；m：被驅(qū)動(dòng)的輸入端數(shù)。10：常用的邏輯電平·邏輯電平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。·其中TTL和CMOS的邏輯電平按典型電壓可分為四類：5V系列（5V TTL和5V CMOS）、3.3V系列，2.5V系列和1.8V系列。·5V TTL和5V CMO

24、S邏輯電平是通用的邏輯電平。·3.3V及以下的邏輯電平被稱為低電壓邏輯電平，常用的為L(zhǎng)VTTL電平。·低電壓的邏輯電平還有2.5V和1.8V兩種。·ECL/PECL和LVDS是差分輸入輸出。·RS-422/485和RS-232是串口的接口標(biāo)準(zhǔn)，RS-422/485是差分輸入輸出，RS-232是單端輸入輸出。+OC門，又稱集電極開(kāi)路（漏極開(kāi)路）與非門門電路，Open Collector（Open Drain）。為什么引入OC門？        實(shí)際使用中,有時(shí)需要兩個(gè)或兩個(gè)以上與非門的輸

25、出端連接在同一條導(dǎo)線上，將這些與非門上的數(shù)據(jù)（狀態(tài)電平）用同一條導(dǎo)線輸送出去。因此，需要一種新的與非門電路-OC門來(lái)實(shí)現(xiàn)“線與邏輯”。OC門主要用于3個(gè)方面：1、實(shí)現(xiàn)與或非邏輯，用做電平轉(zhuǎn)換，用做驅(qū)動(dòng)器。由于OC門電路的輸出管的集電極懸空，使用時(shí)需外接一個(gè)上拉電阻Rp到電源VCC。OC門使用上拉電阻以輸出高電平，此外為了加大輸出引腳的驅(qū)動(dòng)能力，上拉電阻阻值的選擇原則，從降低功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠小。2、線與邏輯，即兩個(gè)輸出端（包括兩個(gè)以上）直接互連就可以實(shí)現(xiàn)“AND”的邏輯功能。在總線傳輸?shù)葘?shí)際應(yīng)用中需要多個(gè)門的輸出端并聯(lián)連接使用，而一般TTL門

26、輸出端并不能直接并接使用，否則這些門的輸出管之間由于低阻抗形成很大的短路電流（灌電流），而燒壞器件。在硬件上，可用OC門或三態(tài)門（ST門）來(lái)實(shí)現(xiàn)。 用OC門實(shí)現(xiàn)線與，應(yīng)同時(shí)在輸出端口應(yīng)加一個(gè)上拉電阻。3、三態(tài)門（ST門）主要用在應(yīng)用于多個(gè)門輸出共享數(shù)據(jù)總線，為避免多個(gè)門輸出同時(shí)占用數(shù)據(jù)總線，這些門的使能信號(hào)（EN）中只允許有一個(gè)為有效電平（如高電平），由于三態(tài)門的輸出是推拉式的低阻輸出，且不需接上拉（負(fù)載）電阻，所以開(kāi)關(guān)速度比OC門快，常用三態(tài)門作為輸出緩沖器。+什么是OC、OD？      集電極開(kāi)路門(集電極開(kāi)路 OC 或漏極開(kāi)路 OD)      Open-Drain是漏極開(kāi)路輸出的意思，相當(dāng)于集電極開(kāi)路(Open-Collector)輸出，即TTL中的集電極開(kāi)路（OC）輸出。一般用于線或、線與，也有的用于電流驅(qū)動(dòng)。      Open-Drain是對(duì)MOS管而言，Open-Collector是對(duì)雙極型管而言，在用法上沒(méi)啥區(qū)別。      開(kāi)漏形式的電路有以下幾個(gè)特點(diǎn)：      a. 利用外部電