北郵串行口數(shù)據(jù)傳輸?shù)姆抡婕坝布?shí)現(xiàn)

1、文檔收集于互聯(lián)網(wǎng)，已重新整理排版.word版本可編輯歡迎下載支持.信息與通信工程學(xué)院電路綜合實(shí)驗(yàn)報(bào)告串行口數(shù)據(jù)傳輸?shù)姆抡婕坝布?shí)現(xiàn)姓名：學(xué)號(hào)：班內(nèi)序號(hào)：班級(jí)：指導(dǎo)老師：日期：10. 10摘要：現(xiàn)代數(shù)字邏輯電路中電子器件只能直接識(shí)別出二進(jìn)制數(shù)0和1,因此在數(shù)據(jù) 傳輸?shù)倪^程中，我們使用一連串代表0和1的高低電平作為數(shù)字信號(hào)從發(fā)生端到 接收端，并可以通過串行或并行的方式進(jìn)行檢測、鎖存。該實(shí)驗(yàn)?zāi)M了這一過程, 完成了輸入端療:列信號(hào)發(fā)生器、將信號(hào)轉(zhuǎn)換為并行的吊并轉(zhuǎn)換電路、測試了串行 和并行兩種檢測方法來檢測同步碼、完成了控制電路和鎖存輸出顯示。總體上來 看即構(gòu)成了簡單的吊行口數(shù)據(jù)傳輸系統(tǒng)。其中，序列信

2、號(hào)同步碼、信息傳輸?shù)榷?可以通過簡單電路組合常見芯片來實(shí)現(xiàn)。發(fā)送端的信息可在接收端用數(shù)碼管的方 式來顯示為直觀可讀的信息。二進(jìn)制的序列是數(shù)字電路的基礎(chǔ)，在發(fā)送、檢測、 接受和顯示等方面都是十分高效可行的。關(guān)鍵字：QuartusII數(shù)據(jù)發(fā)生、串并轉(zhuǎn)換、數(shù)據(jù)傳輸、數(shù)據(jù)顯示Abstract:In modern digital logic circuits , electronic devices can only discern binary number 0 and 1 directly So , during the da ta transmission , we use a series of

3、 high low-level voltage which stand for 0 and 1 as digital signals .And they trans fer from the sending end to the receiving end And they ca n be detected and stored by the serial parallel way This experiment has simulated the process It has accomplished the input sequence signal generator , serial

4、parallel transform c ircuit , the show of control circuit latched output , detectedsynchronous code in the serial and parallel way On the w hole , the experiment has accomplished a simple serial paralle 1 transmission system. Among the system , the sequence signal s ynchronization code and the infor

5、mation transmission can be r ealized by simple electric circuit and some common chips Th e information onthesendingend can be showedintuitivelyon the receivingendby thenixie tube Binarysystem asthe digital circuits basement , it is efficient and feasible i n the sending , detecting ,receiving , show

6、ing respects Keywords:Quartus II , data generation , deserialize,data transmission ,data display目錄一、實(shí)驗(yàn)?zāi)康?二、實(shí)驗(yàn)內(nèi)容1三、實(shí)驗(yàn)設(shè)計(jì)11. 分頻電路12. 序列信號(hào)發(fā)生器23. 串、并轉(zhuǎn)換模塊34. 串行檢測模塊45. 并行檢測模塊66. 控制電路67. 鎖存顯示模塊78. 總體電路圖和仿真結(jié)果79. 糾錯(cuò)電路（未完成）9四、實(shí)驗(yàn)的硬件實(shí)現(xiàn)及結(jié)果分析10五、遇到的問題與解決方法13六、心得體會(huì)14七、參考文獻(xiàn)15八、附錄一、實(shí)驗(yàn)?zāi)康拇锌跀?shù)據(jù)傳輸是數(shù)字系統(tǒng)中常用的一種數(shù)據(jù)傳輸方式。本次課程設(shè)

7、計(jì)要求 學(xué)生綜合數(shù)字邏輯電路和串行口通信的有關(guān)知識(shí)，用硬件獨(dú)立設(shè)計(jì)完成一個(gè)簡單 的串行口數(shù)據(jù)傳輸系統(tǒng)。二、實(shí)驗(yàn)內(nèi)容實(shí)驗(yàn)要求學(xué)生用硬件獨(dú)立設(shè)計(jì)完成一個(gè)簡單的串行口數(shù)據(jù)傳輸系統(tǒng)。系統(tǒng)框 圖如下：系統(tǒng)分為發(fā)送端、接收端兩部分，發(fā)送端主要是同步字符，結(jié)束字符，時(shí)鐘 電路和信息碼發(fā)生器。接收端包括串、并轉(zhuǎn)換電路，字符檢測電路，控制電路， 鎖存接受和顯示電路。各模塊之間數(shù)據(jù)傳輸關(guān)系如系統(tǒng)框圖所示。實(shí)驗(yàn)要求發(fā)送端信息碼為：，由信息碼形成電路實(shí)現(xiàn)。其中，同步碼為：1111000 （信息碼前七位），要求在電路板加電后，首先顯 示同步碼。同步碼山字符檢測電路檢測，要求分別使用串行檢測和并行檢測兩種方式檢 測實(shí)現(xiàn)。

8、同步碼以及其他各組串行碼要求在數(shù)碼管逐個(gè)顯示。顯示時(shí)應(yīng)將頻率調(diào)到 2Hz以下。三、實(shí)驗(yàn)設(shè)計(jì)1. 分頻電路：實(shí)驗(yàn)室所提供的晶振的時(shí)鐘頻率為1MHz,若直接使用人眼將無法正常觀測出 實(shí)驗(yàn)結(jié)果。所以需要設(shè)計(jì)分頻模塊，將1MHz的時(shí)鐘頻率通過分頻器降低到約2Hz, 這樣才可以正確顯示結(jié)果。為實(shí)現(xiàn)分頻，我們使用74LS163四位同步計(jì)數(shù)器級(jí)聯(lián)實(shí)現(xiàn)分頻功能。每個(gè) 74LS163最多為2皂16分頻。為了實(shí)現(xiàn)本實(shí)驗(yàn)分頻的要求，分頻系數(shù)應(yīng)該達(dá)到： 102二5X10說2叮 所以需要5塊74LS163芯片級(jí)聯(lián)實(shí)現(xiàn)分頻，所得頻率為 lMHz/2性l9Hz.具體電路圖如下：仿真結(jié)果：2. 序列信號(hào)發(fā)生器發(fā)送端需要產(chǎn)生的

9、信息碼為這個(gè)15位循環(huán)碼。字符發(fā)生模塊使用由D觸發(fā) 器構(gòu)成移位寄存器的序列信號(hào)發(fā)生器。山于循環(huán)碼為15位，231524,故至 少應(yīng)該使用4位D觸發(fā)器。經(jīng)檢查，此序列所構(gòu)成的15個(gè)4位的序列不重復(fù)， 剛好可以用4為D觸發(fā)器來做次序列發(fā)生器,D觸發(fā)器選用74LS175四D觸發(fā)器。先做出狀態(tài)轉(zhuǎn)移表：狀態(tài)轉(zhuǎn)移表:Q4Q3Q2Q1D111101110011000100010001000100010011001100110011011101010101010111011101111再作出卡諾圖：卡諾圖：由卡諾圖化簡后可以得:D二Q4Q3,但經(jīng)過檢查，通過此反饋是無法自啟動(dòng) 的。通過增加自由項(xiàng)，得D二%M辺

10、!經(jīng)過檢查，此此反饋可以自 啟動(dòng)。電路原理圖為：仿真結(jié)果：3. 串、并轉(zhuǎn)換模塊：根據(jù)數(shù)字電路中的知識(shí)，我們知道移位寄存器可用來實(shí)現(xiàn)串并轉(zhuǎn)換電路。由 于需要7位并行輸岀，所以需要兩片移位寄存器74LS194級(jí)聯(lián)來實(shí)現(xiàn)。電路圖如 下：仿真圖為：4. 串行檢測模塊顧名思義，串行檢測模塊即一位一位得進(jìn)行檢測，當(dāng)檢測到1111000時(shí)輸出 一個(gè)信號(hào)。但如果每一位都進(jìn)行檢測，將會(huì)使用很多的觸發(fā)器，不利于實(shí)驗(yàn)的實(shí) 現(xiàn)。經(jīng)過觀察后容易發(fā)現(xiàn)，同步碼1111000中后面四位1000在序列中是唯一的, 故可以檢測序列1000,當(dāng)與目標(biāo)相匹配時(shí)，則可輸出信號(hào)。首先做出狀態(tài)轉(zhuǎn)移圖：對(duì)A、B、C、D分別編碼為00、01、

11、11、10,最后可得到Q：r輸出信號(hào)Z的卡諾圖如下：最后可以得到電路圖如下：仿真圖為：5. 并行檢測模塊：相對(duì)于串行檢測電路，并行檢測電路容易得到一些。只需要將串并轉(zhuǎn)換之后 的信號(hào)利用數(shù)據(jù)比較器進(jìn)行7位數(shù)據(jù)的比較就行。最先，我們考慮將輸入信號(hào)與 序列1111000進(jìn)行比較，但是實(shí)踐后發(fā)現(xiàn)這樣會(huì)從口標(biāo)的后面一位開始輸出，于 是進(jìn)行了調(diào)整，將輸入信號(hào)與序列0111100進(jìn)行比較。而需要的比較器可山兩個(gè) 數(shù)據(jù)比較器74LS85級(jí)聯(lián)得到。具體的電路圖如下：仿真圖如下：6. 控制電路控制電路部分思路很容易理解，即再?zèng)]有檢測到同步碼之前，保證鎖存器關(guān) 閉，沒有任何的輸出；當(dāng)檢測到同步碼信號(hào)之后，打開鎖存器

12、，并行輸岀發(fā)送的 信息碼。該功能可用一片D觸發(fā)器74LS74接受檢測信號(hào)，再通過組合邏輯電路 與時(shí)鐘信號(hào)結(jié)合使鎖存器開始正常工作。經(jīng)過完善后（參見問題及解決辦法部 分），具體電路圖如下：仿真圖為：7. 鎖存顯示模塊鎖存顯示模塊較為簡單，只需要一片74LS273鎖存芯片就可以。需要將串并 轉(zhuǎn)換后的7位信號(hào)接在鎖存器的輸入端，再將鎖存器的時(shí)鐘接到控制信號(hào)上，最 后從鎖存器對(duì)應(yīng)的輸出端輸出并行結(jié)果即可。具體的電路圖如下：仿真圖如下：&總體電路圖和仿真結(jié)果有了上面各模塊的詳盡電路圖之后，只需要按照系統(tǒng)框圖以及邏輯分析按順 序連接即可。總體電路圖如下：串行檢測：其仿真結(jié)果圖：并行檢測：其仿真圖為：9.糾

13、錯(cuò)模塊:提高要求部分要求設(shè)計(jì)完成一個(gè)簡單的簾行數(shù)據(jù)傳輸糾正錯(cuò)碼系統(tǒng)，那么首 先需要設(shè)計(jì)錯(cuò)碼發(fā)生器。在我們的實(shí)驗(yàn)中，我們將錯(cuò)誤碼設(shè)為，仿照序列信號(hào)發(fā) 生器可以設(shè)計(jì)類似電路，但經(jīng)過檢查會(huì)發(fā)現(xiàn)有重復(fù)出現(xiàn)，故這里采用同步計(jì)數(shù)器 和數(shù)據(jù)選擇器來構(gòu)成錯(cuò)碼序列信號(hào)發(fā)生電路。其電路圖如下：然后需要設(shè)計(jì)檢測電路，當(dāng)檢測到錯(cuò)誤碼時(shí)輸出1,這里可以仿照串行檢測 電路來設(shè)計(jì)，其電路圖如下：最后是糾錯(cuò)部分，這里只需要將接收到檢測電路生成的1與原錯(cuò)碼序列一起 進(jìn)行或運(yùn)算，就能將錯(cuò)誤碼0改成1。其電路圖如下：仿真圖為：最終該部分山于時(shí)間問題，我們只完成了仿真和部分電路的搭建，并未能完 成整體的實(shí)際電路。實(shí)驗(yàn)的硬件實(shí)現(xiàn)及結(jié)果

14、分析1. 實(shí)驗(yàn)的硬件實(shí)現(xiàn)分析根據(jù)電路特點(diǎn)，首先將實(shí)驗(yàn)需要用到的用以提供高頻時(shí)鐘的晶振放在電路板 的左上角。關(guān)于布線的原則是盡量避免環(huán)線干擾，布線時(shí)讓線的走勢按照E字形，整體 布局力求簡潔美觀，功能性強(qiáng)。具體的實(shí)現(xiàn)方式為首先在第一排插好分頻電路模塊，將它的輸岀作為后續(xù)板 塊的總時(shí)鐘；然后再在第二排依此插好字符發(fā)生器模塊、審并轉(zhuǎn)換模塊、鎖存顯 示模塊以及數(shù)碼管，各輸入輸出環(huán)環(huán)相扣；最后在第三排插好串、并檢測模塊和 控制電路模塊，并將控制電路的輸出接到鎖存器上。最后再在縱向的總線上布好 Vcc和地線，整個(gè)硬件部分就完成了。最后再進(jìn)行波形分析和實(shí)踐檢測，最終實(shí) 驗(yàn)成功。以下為電路的硬件實(shí)現(xiàn)圖：（靠右為

15、基礎(chǔ)部分，左側(cè)為提高部分）2. 實(shí)驗(yàn)的結(jié)果分析首先從理論上來看，分頻電路將晶振產(chǎn)生的高頻時(shí)鐘進(jìn)行分頻后，將頻率降 到2Hz以下，肉眼才可以識(shí)別，并將分頻后的elk信號(hào)作為后續(xù)部分的總時(shí)鐘； 在時(shí)鐘的作用下，字符發(fā)生器串行產(chǎn)生所需的信息碼；然后在串行檢測中，產(chǎn)生 的序列一方面進(jìn)行同步碼檢測，一方面進(jìn)行串并轉(zhuǎn)換并接到鎖存器上；進(jìn)行同步 碼檢測制后，將檢測信號(hào)接到控制電路上，控制電路再輸岀時(shí)鐘信號(hào)給鎖存器， 于是最終從鎖存器顯示的應(yīng)該是從1111000開始，每次移動(dòng)一位，進(jìn)行7位并行 輸出顯示。從實(shí)際上而言，將七位并行輸出依此接在數(shù)碼管上。通電之后，數(shù)碼管會(huì)從 倒C開始，依此輸出字符，并且循環(huán)。其最

16、終效果圖如下：五、遇到的問題及解決方法1問題一:最開始插電路時(shí)，在分頻部分，插好后通電接示波器，但示波器上沒有任何 方波信號(hào)輸岀，只有干擾，將探筆直接接在晶振上，有高頻時(shí)鐘脈沖顯示。解決方法：經(jīng)過仔細(xì)檢查芯片的器件圖后發(fā)現(xiàn)，每一塊芯片都有自身的高低電平工作端 口，即給各芯片提供工作電壓。這是由于我們的疏忽大意導(dǎo)致的失誤，檢查后將 各芯片接上高低電平，問題得以解決。再接好總體電路后，發(fā)現(xiàn)數(shù)碼管輸出一開始就有，并不按照預(yù)期的從倒C開 始輸岀，無法實(shí)現(xiàn)同步功能。于是我們用示波器挨個(gè)模塊進(jìn)行排查，最后發(fā)現(xiàn)我 們最初設(shè)計(jì)的控制電路完全沒有發(fā)揮它的功能，而是直接將時(shí)鐘信號(hào)輸岀到鎖存 器上，使得鎖存器始終打

17、開，從一開始就輸出。解決方法：這是我們最初的控制模塊電路圖：其思路為最初1D是0, 1Q返的輸岀與時(shí)鐘進(jìn)行與運(yùn)算，使得最終輸出會(huì)在檢 測到有1信號(hào)之后再開始顯示。關(guān)于這個(gè)問題，我們想了很久也不明白，因?yàn)樵摬糠蛛娐贩抡媸钦_的。后 來用萬能表將74LS74各個(gè)端口進(jìn)行了檢測，發(fā)現(xiàn)1D和1Q再通電一瞬間會(huì)輸岀 一個(gè)高電平，使得最初的計(jì)劃失效。于是我們增添了一塊D觸發(fā)器，將原電路圖 改為了設(shè)計(jì)圖中的樣子：利用第二塊D觸發(fā)器通電一瞬間的高電平與第一塊的復(fù)位信號(hào)相接，這樣就 能很好地解決這個(gè)問題，最終顯示我們所需要的同步碼。3. 問題三:利用QuartusII仿真時(shí)，最終的鎖存顯示總是與預(yù)期有略微不同，

18、而且在不 同的電腦上仿真，錯(cuò)誤的地方也不一樣。解決方法：我們最后經(jīng)過反復(fù)嘗試認(rèn)為是軟件本身同步性問題，便忽略掉它。最終在實(shí) 踐環(huán)節(jié)，并沒有出現(xiàn)任何問題，顯示一切正常，問題也沒有出現(xiàn)。六、心得體會(huì)通過本次實(shí)驗(yàn)，我們加深了對(duì)數(shù)字電路的硬件連接及各種數(shù)字電路元器件的 理解，深入了解了組合電路和時(shí)序電路的工作特點(diǎn)，并且初步掌握了實(shí)際電路的 設(shè)計(jì)思路方法，提高了獨(dú)立設(shè)計(jì)電路和驗(yàn)證實(shí)驗(yàn)的能力，鍛煉了哦我們不拋棄不 放棄的意志力，也培養(yǎng)了我們對(duì)科學(xué)研究的濃厚興趣。具體談一下收獲，主要有如下兒點(diǎn)：1.電路仿真這種研究方法的有著極其重要的意義。雖然仿真并不能夠完全 與實(shí)際切合，但是它能在一定程度上方便我們在較少誤差下設(shè)計(jì)電路，并且能夠 在檢查電路故障時(shí)候提供便利，是我們設(shè)計(jì)實(shí)際電路的第一步。2該實(shí)驗(yàn)培養(yǎng)了我們的耐心和細(xì)心。連接電路需要足夠的耐心和細(xì)心，一 個(gè)小小的錯(cuò)誤可能就會(huì)導(dǎo)致無法正常輸岀波形,其至燒毀器件，一定要耐住性子。 不能著急，不能盲H改電路，實(shí)驗(yàn)中一定要分析清楚再對(duì)電路進(jìn)行改動(dòng)。3.