歷年考研計算機(jī)組成原理真題

1、計算機(jī)組成原理考研真題,Email: guangshunli,曲阜師范大學(xué)計算機(jī)科學(xué)學(xué)院,李光順,Tel:2009年計算機(jī)組成原理真題,11.馮諾依曼計算機(jī)中指令和數(shù)據(jù)均以二進(jìn)制形式存放在存儲器中，CPU 區(qū)分它們的依據(jù)是 （ ） (A) 指令操作碼的譯碼結(jié)果 (B) 指令和數(shù)據(jù)的尋址方式 (C) 指令周期的不同階段 (D) 指令和數(shù)據(jù)所在存儲單元 12.一個 C 語言程序在一臺 32 位機(jī)器上運(yùn)行. 程序中定義了三個變量xyz, 其中x和z是int型, y為short型. 當(dāng) x=127,y=-9 時, 執(zhí)行賦值語句 z=x+y 后 ,x、y、z 的值分別是 （ ）

2、 (A)x=0000007FH,y=FFF9H,z=00000076H (B)x=0000007FH,y=FFF9H,z=FFFF0076H (C)x=0000007FH,y=FFF7H,z=FFFF0076H (D)x=0000007FH,y=FFF7H,z=00000076H,13.浮點(diǎn)數(shù)加減運(yùn)算過程一般包括對階、尾數(shù)運(yùn)算、規(guī)格化、舍入和判溢出步驟. 設(shè)浮點(diǎn)的階碼和尾數(shù)均采用補(bǔ)碼表示,且位數(shù)分別為5位和7位(均含2位符號位). 若有兩個數(shù)X=27*29/32,Y=25*5/8, 則用浮點(diǎn)加法計算X+Y的結(jié)果是（ ） (A)00111 1100010 (B)00111 0100010 (C)

3、01000 0010001 (D) 發(fā)生溢出 14. 某計算機(jī)的 Cache 共有16塊，采用2路組相聯(lián)映射方式(即每組2塊)。每個主存塊大為32字節(jié)，按字節(jié)編址。主存129號單元所在主存塊應(yīng)裝入到的 Cache組號是（ ） (A)0 (B)2 (C)4 (D)6 15. 某計算機(jī)主存容量為64KB, 其中ROM區(qū)為4KB，其余為RAM區(qū)，按字節(jié)編址?，F(xiàn)要用2K8位的ROM芯片和4K4位的RAM芯片來設(shè)計該存儲器，則需要上述規(guī)格的ROM芯片和RAM芯片數(shù)分別是（ ） (A)1，15 (B)2，15 (C)1，30 (D)2，30,16. 某機(jī)器字長16位，主存按字節(jié)編址，轉(zhuǎn)移指令采用相對尋址，

4、由兩個字節(jié)組成，第一字為操作碼字段，第二字節(jié)為相對位移量字段。假定取指令時，每取一個字節(jié)PC自動加1。若某移指令所在主存地址為 2000H, 相對位移量字段的內(nèi)容為06H，則該轉(zhuǎn)移指令成功轉(zhuǎn)以后的標(biāo)地址是（ ） (A)2006H (B)2007H (C)2008H (D)2009H 17下列關(guān)于 RISC 的敘述中，錯誤的是（ ） (A)RISC 普遍采用微程序控制器 (B)RISC 大多數(shù)指令在一個時鐘周期內(nèi)完成 (C)RISC 的內(nèi)部通用寄存器數(shù)量相對 CISC 多 (D)RISC 的指令數(shù)、尋址方式和指令格式種類相對 CISC 少,18 某計算機(jī)的指令流水線由四個功能段組成，指令流經(jīng)各功

5、能段的時間(忽略各功能段之間的緩存時間)分別是90ns、80ns、70ns和60ns，則該計算機(jī)的CPU 時鐘周期至少是（ ） (A)90ns (B)80ns (C)70ns (D)60ns 19 相對于微程序控制器，硬布線控制器的特點(diǎn)是（ ） (A) 指令執(zhí)行速度慢 , 指令功能的修改和擴(kuò)展容易 (B) 指令執(zhí)行速度慢 , 指令功能的修改和擴(kuò)展難 (C) 指令執(zhí)行速度快 , 指令功能的修改和擴(kuò)展容易 (D) 指令執(zhí)行速度快 , 指令功能的修改和擴(kuò)展難,20假設(shè)某系統(tǒng)總線在一個總線周期中并行傳輸4字節(jié)信息，一個總線周期占用 2個時鐘周期，總線時鐘頻率為10MHz，則總線帶寬是（ ） (A)10

6、MB/s (B)20MB/s (C)40MB/s (D)80MB/s 21假設(shè)某計算機(jī)的存儲系統(tǒng)由Cache和主存組成，某程序執(zhí)行過程中訪存1000次，其中，訪問Cache缺失(未命中)50次，則Cache的命中率是（） (A)5% (B)9.5% (C)50% (D)95% 22下列選項(xiàng)中，能引起外部中斷的事件是（ ） (A) 鍵盤輸入 (B) 除數(shù)為0 (C) 浮點(diǎn)運(yùn)算下溢 (D) 訪存缺頁,二、綜合題 43(8分) 某計算機(jī)的CPU主頻為 500MHz，CPI為5(即執(zhí)行每條指令平均需5個時鐘周期) 。 假定某外設(shè)的數(shù)據(jù)傳輸率為0.5MB/s，采用中斷方式與主機(jī)進(jìn)行數(shù)據(jù)傳送，以32 位為

7、傳輸單位，對應(yīng)的中斷服務(wù)程序包含18條指令，中斷服務(wù)的其他開銷相當(dāng)于2條指令的執(zhí)行時間。請回答下列問題，要求給出計算過程。 (1) 在中斷方式下，CPU用于該外設(shè)I/O的時間占整個CPU時間的百分比是多少? (2) 當(dāng)該外設(shè)的數(shù)據(jù)傳輸率達(dá)到5MB/s時，改用DMA方式傳送數(shù)據(jù)。假設(shè)每次DMA傳送大小為 5000B，且DMA預(yù)處理和后處理的總開銷為500個時鐘周期，則CPU用于該外設(shè)I/O的時間占整個CPU時間的百分比是多少?(假設(shè)DMA與CPU之間沒有訪存沖突),44(13分)某計算機(jī)字長16位，采用16位定長指令字結(jié)構(gòu)，部分?jǐn)?shù)據(jù)通路結(jié)構(gòu)如圖所示。圖中所有控制信號為1時表示有效、為0時表示無效

8、。例如控制信號 MDRinE為1表示允許數(shù)據(jù)從DB打入MDR；MDRin為1表示允許數(shù)據(jù)從內(nèi)總線打入MDR. 假設(shè)MAR的輸出一直處于使能狀態(tài)。加法指令“ADD(R1),R0”的功能為 (R0)+(R1)(R1)，即將R0中的數(shù)據(jù)與R1的內(nèi)容所指主存單元的數(shù)據(jù)相加，并將結(jié)果送入R1的內(nèi)容所指主存單元中保存。,下表給出上述指令取指和譯碼階段每個節(jié)拍(時鐘周期)的功能和有效控制信號，請按表中描述方式用表格列出指令執(zhí)行階段每個節(jié)拍的功能和有效控制信號。,2010年計算機(jī)組成原理真題,12.下列選項(xiàng)中，能縮短程序執(zhí)行時間的措施是( ) 1 提高CPU時鐘頻率; 2優(yōu)化數(shù)據(jù)通過結(jié)構(gòu); 3對程序進(jìn)行編譯優(yōu)

9、化 A.僅1和2 B.僅1和3 C.僅2和3 D.1,2,3 13. 假定有4個整數(shù)用8位補(bǔ)碼分別表示r1=FEH，r2=F2H，r3=90H，r4=F8H，若將運(yùn)算結(jié)果存放在一個8位寄存器中，則下列運(yùn)算會發(fā)生溢出的是( ) A. r1 * r2 B. r2 *r3 C. r1 * r4 D. r2 * r4,14.假定變量i，f，d數(shù)據(jù)類型分別為int, float, double (int用補(bǔ)碼表示，float和double用IEEE754單精度和雙精度浮點(diǎn)數(shù)表示)，已知i=785，f=1.5678e3，d=1.5e100，若在32位機(jī)器中執(zhí)行下列關(guān)系表達(dá)式，則結(jié)果為真的是( ) (I)

10、i = = (int)(float)i (II) f = = (float)(int)f (III) f = =(float)(double)f (IV) (d+f)-d = = f A. 僅I和II B.僅I和III C. 僅II和III D. 僅III和IV 15.假定用若干個2K* 4位芯片組成一個8K* 8位存儲器，則0B1FH所在芯片的最小地址是( ) A.0000H B.0600H C.0700H D.0800H,16.下列有關(guān)RAM和ROM的敘述中正確的是( ) I RAM是易失性存儲器，ROM是非易失性存儲器 II RAM和ROM都是采用隨機(jī)存取方式進(jìn)行信息訪問 III RAM

11、和ROM都可用做Cache IV RAM和ROM都需要進(jìn)行刷新 A.僅I和II B.僅II和III C.僅I，II，III D.僅II，III，IV 17.下列命令組合在一次訪存過程中，不可能發(fā)生的是( ) A.TLB未命中，Cache未命中，Page未命中 B.TLB未命中，Cache命中，Page命中 C.TLB命中，Cache未命中，Page命中 D.TLB命中，Cache命中，Page未命中,18.下列寄存器中，匯編語言程序員可見的是( ) A.存儲器地址寄存器(MAR) B.程序計數(shù)器(PC) C.存儲區(qū)數(shù)據(jù)寄存器(MDR) D.指令寄存器(IR) 19.下列不會引起指令流水阻塞的是

12、( ) A.數(shù)據(jù)旁路 B.數(shù)據(jù)相關(guān) C.條件轉(zhuǎn)移 D.資源沖突 20.下列選項(xiàng)中的英文縮寫均為總線標(biāo)準(zhǔn)的是( ) A. PCI、CRT、USB、EISA B. ISA、CPI、VESA、EISA C. ISA、SCSI、RAM、MIPS D. ISA、EISA、PCI、PCI-Express,21、單級中斷系統(tǒng)中，中斷服務(wù)程序執(zhí)行順序是（ ） I保護(hù)現(xiàn)場 II開中斷 III關(guān)中斷 IV保存斷點(diǎn) V中斷事件處理 VI恢復(fù)現(xiàn)場 VII中斷返回 A、I-V-VI-II-VII B、III-I-V-VII C、III-IV-V-VI-VII D、IV-I-V-VI-VII 22、假定一臺計算機(jī)的顯示存

13、儲器用DRAM芯片實(shí)現(xiàn)，若要求顯示分辨率為1600*1200，顏色深度為24位，幀頻為85HZ，顯示總帶寬的50%用來刷新屏幕，則需要的顯存總帶寬至少約為（ ） A.245Mbps B.979Mbps C.1958Mbps D.7834Mbps,二、綜合題,43.(11分) 某計算機(jī)字長為16位，主存地址空間大小為128KB，按字編址。采用字長指令格式，指令名字段定義如下：,轉(zhuǎn)移指令采用相對尋址方式，相對偏移是用補(bǔ)碼表示，尋址方式定義如下：,注：(X)表示有存儲地址X或寄存器X的內(nèi)容,請回答下列問題： (1) 該指令系統(tǒng)最多可有多少指令?該計算機(jī)最多有多少個通用寄存器？存儲地址寄存器(MAR)

14、和存儲數(shù)據(jù)寄存器(MDR)至少各需多少位？ (2) 轉(zhuǎn)移指令的目標(biāo)地址范圍是多少？ (3) 若操作碼0010B表示加法操作(助記符為add)，寄存器R4和R5得編號分別為100B和101B，R4的內(nèi)容為1234H，R5的內(nèi)容為5678H，地址1234H中的內(nèi)容為5678H，5678H中的內(nèi)容為1234H，則匯編語言為add(R4)，(R5)+ (逗號前為源操作符，逗號后為目的操作數(shù))對應(yīng)的機(jī)器碼是什么(用十六進(jìn)制)?該指令執(zhí)行后，哪些寄存器和存儲單元的內(nèi)容會改變？改變后的內(nèi)容是什么？,44.（12分）某計算機(jī)的主存地址空間為256MB，按字節(jié)編址，指令Cache和數(shù)據(jù)cache分離，均有8個C

15、ache行，每個Cache行的大小為64B，數(shù)據(jù)Cache采用直接映射方式，現(xiàn)有兩個功能相同的程序A和B，其偽代碼如下所示： 程序A: int a256256; . int sum_array1() int i, j, sum = 0; for (i = 0; i 256; i+) for (j= 0; j 256; j+) sum += aij; return sum; ,程序B: int a256256; . int sum_array2() int i, j, sum = 0; for (j = 0; j 256; j+) for (i= 0; i 256; i+) sum += aij

16、; return sum; ,假定int 類型數(shù)據(jù)用32位補(bǔ)碼表示，程序編譯時i, j, sum 均分配在寄存器中，數(shù)據(jù)a按行優(yōu)先方式存放，其地址為320（十進(jìn)制數(shù)），請回答下列問題，要求說明理由或給出計算過程。 （1）、若不考慮用于cache一致性維護(hù)和替換算法的控制位，則數(shù)據(jù)Cache的總?cè)萘渴嵌嗌伲?（2）、數(shù)組元素a031和a11各自所在的主存塊對應(yīng)的Cache行號分別是多少（Cache行號從0開始）？ （3）、程序A和B的數(shù)據(jù)訪問命令中各是多少？那個程序的執(zhí)行時間更短？,2011年計算機(jī)組成原理真題,12下列選項(xiàng)中，描述浮點(diǎn)數(shù)操作速度指標(biāo)的是 A.MIPS B. CPI C. IPC

17、 D.MFLOPS 13float型數(shù)據(jù)通常用IEEE 754單精度浮點(diǎn)數(shù)格式表示。若編譯器將float型變量x分配在一個32位浮點(diǎn)寄存器FR1中，且x=-8.25，則FR1的內(nèi)容是 AC104 0000H BC242 0000H CC184 0000H DC1C2 0000H 14下列各類存儲器中，不采用隨機(jī)存取方式的是 AEPROM BCDROM CDRAM DSRAM,15某計算機(jī)存儲器按字節(jié)編址，主存地址空間大小為64MB，現(xiàn)用4M8位的RAM芯片組成32MB的主存儲器，則存儲器地址寄存器MAR的位數(shù)至少是 A. 22位 B. 23位 C. 25位 D. 26位 16偏移尋址通過將某寄

18、存器內(nèi)容與一個形式地址相加而生成有效地址。下列尋址方式中，不屬于偏移尋址方式的是 A間接尋址 B基址尋址 C相對尋址 D變址尋址 17某機(jī)器有一個標(biāo)志寄存器，其中有進(jìn)位/借位標(biāo)志CF、零標(biāo)志ZF、符號標(biāo)志SF和溢出標(biāo)志OF，條件轉(zhuǎn)移指令bgt（無符號整數(shù)比較大于時轉(zhuǎn)移）的轉(zhuǎn)移條件是 ACF+OF1 B/SF+ ZF1 C/(CF+ZF)=1 D/(CF+SF)=1,18下列給出的指令系統(tǒng)特點(diǎn)中，有利于實(shí)現(xiàn)指令流水線的是 指令格式規(guī)整且長度一致 II. 指令和數(shù)據(jù)按邊界對齊存放 III. 只有Load/Store指令才能對操作數(shù)進(jìn)行存儲訪問 A. 僅I、II B. 僅II、III C. 僅、 D

19、. I、II、III 19假定不采用Cache和指令預(yù)取技術(shù)，且機(jī)器處于“開中斷”狀態(tài)，則在下列有關(guān)指令執(zhí)行的敘述中，錯誤的是 A每個指令周期中CPU都至少訪問內(nèi)存一次 B每個指令周期一定大于或等于一個CPU時鐘周期 C空操作指令的指令周期中任何寄存器的內(nèi)容都不會被改變 D當(dāng)前程序在每條指令執(zhí)行結(jié)束時都可能被外部中斷打斷,20在系統(tǒng)總線的數(shù)據(jù)線上，不可能傳輸?shù)氖?A指令 B操作數(shù) C握手（應(yīng)答）信號 D中斷類型號 21某計算機(jī)有五級中斷L4L0，中斷屏蔽字為M4M3M2 M1M0，Mi=1（0i4）表示對Li級中斷進(jìn)行屏蔽。若中斷響應(yīng)優(yōu)先級從高到低的順序是L4L0L2L1L3 ，則L1的中斷處

20、理程序中設(shè)置的中斷屏蔽字是 A11110 B01101 C00011 D01010 22某計算機(jī)處理器主頻為50MHz，采用定時查詢方式控制設(shè)備A的I/O，查詢程序運(yùn)行一次所用的時鐘周期數(shù)至少為500。在設(shè)備A工作期間，為保證數(shù)據(jù)不丟失，每秒需對其查詢至少200次，則CPU用于設(shè)備A的I/O的時間占整個CPU時間的百分比至少是 A0.02% B0.05% C0.20% D0.50%,二、綜合應(yīng)用題 43 （ 11 分）假定在一個8位字長的計算機(jī)中運(yùn)行如下類C程序段： unsigned int x = 134; unsigned int y = 246; int m = x; int n = y; unsigned int z1 = x-y; unsigned int z2 = x+y; int k1 = m -n; int k2 = m+n; 若編譯器編譯時將 8個 8位寄存器 R1 R8 分別分配給變量 x、y、m、n、z1 、z2 、k1 和 k2 。,請回答下列問題（提示：帶符號整數(shù)用補(bǔ)碼表示） （1）執(zhí)行上述程序段后，寄存器R1、R5和R6的內(nèi)容分別是什么？（用十六進(jìn)制表示） （2）執(zhí)行上述程序段后，變量 m和 k1 的值分別是多少？（用十進(jìn)制表示） （3）上述程序段涉及帶符號整數(shù)加/減、無符號整數(shù)加/減運(yùn)算，這四種能否利用同