微機(jī)接口技術(shù)-第2章_第1頁
微機(jī)接口技術(shù)-第2章_第2頁
微機(jī)接口技術(shù)-第2章_第3頁
微機(jī)接口技術(shù)-第2章_第4頁
微機(jī)接口技術(shù)-第2章_第5頁
已閱讀5頁,還剩96頁未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

微機(jī)接口技術(shù)NanjingUniversityofScience&TechnologyNanjingUniversityofScience&Technology本課程主要內(nèi)容第2章總線技術(shù)第5章人機(jī)接口技術(shù)第4章串行通信及接口技術(shù)第3章DMA與DMA控制器第1章接口技術(shù)基礎(chǔ)第6章D/A、A/D轉(zhuǎn)換及接口技術(shù)NanjingUniversityofScience&Technology總線技術(shù)本章主要內(nèi)容:總線概述PC總線其它總線NanjingUniversityofScience&Technology總線技術(shù)概述總線(BUS)是微型計(jì)算機(jī)系統(tǒng)中廣泛采用的一種技術(shù)??偩€是計(jì)算機(jī)系統(tǒng)各功能部件之間進(jìn)行信息傳送的公共通道,人稱“中樞神經(jīng)”??偩€結(jié)構(gòu)決定了機(jī)器系統(tǒng)硬件的組成結(jié)構(gòu),是計(jì)算機(jī)系統(tǒng)總體結(jié)構(gòu)的支柱。構(gòu)成微型計(jì)算機(jī)系統(tǒng)的各功能部件/模塊(如存儲(chǔ)器、CPU主板、I/O接口板、接口卡等)通過總線互連和通信,傳送地址信息、數(shù)據(jù)信息和控制信息。采用系統(tǒng)總線連接外設(shè)是一種常用的接口方法,即所謂總線接口技術(shù)。NanjingUniversityofScience&Technology總線技術(shù)概述總線的重要性

總線是構(gòu)成微機(jī)系統(tǒng)的重要技術(shù),總線設(shè)計(jì)的好壞直接影響整個(gè)微機(jī)系統(tǒng)的性能、可靠性、可擴(kuò)展性和可升級性。小系統(tǒng)單板計(jì)算機(jī)的各芯片之間,組成微型機(jī)的插件板之間,或微型機(jī)系統(tǒng)之間,都有各自的總線,把各部件組織起來,組成一個(gè)能彼此傳遞信息和對信息進(jìn)行加工處理的整體。因此總線是各部件聯(lián)系的紐帶,在接口技術(shù)中扮演著重要的角色??偩€的定義

總線是功能部件之間實(shí)現(xiàn)互連的一組公共信號(hào)線,用作相互間信息交換的公共通道(公共的通信線路)??偩€在物理形態(tài)上就是一組公共的導(dǎo)線,許多器件掛接其上傳輸信號(hào)。NanjingUniversityofScience&Technology總線結(jié)構(gòu)的特點(diǎn)通用性采用總線標(biāo)準(zhǔn)可以為各模塊的互連提供一個(gè)標(biāo)準(zhǔn)的界面,這個(gè)界面對于界面兩端的模塊來說是透明的,界面的任一方只需根據(jù)總線標(biāo)準(zhǔn)要求設(shè)計(jì)和實(shí)現(xiàn)接口的功能,而不用考慮另一方的接口方式,所以按總線標(biāo)準(zhǔn)設(shè)計(jì)的接口具有廣泛的通用性。便于用戶的二次開發(fā)制造商采用統(tǒng)一的總線標(biāo)準(zhǔn)設(shè)計(jì)制造各種功能的模塊板,因此用戶可以根據(jù)自己的需要選用現(xiàn)成的功能模塊板,也可根據(jù)自己需要自行設(shè)計(jì)符合總線標(biāo)準(zhǔn)的模塊板。這樣節(jié)省硬件的重復(fù)性開發(fā),也使得編寫該模塊的相應(yīng)軟件更容易,給調(diào)試和修改帶來諸多方便,從而提高了效率,降低了成本。NanjingUniversityofScience&Technology總線結(jié)構(gòu)的特點(diǎn)便于系統(tǒng)的更新隨著集成電路技術(shù)的發(fā)展,新的芯片不斷產(chǎn)生,微機(jī)系統(tǒng)需要不斷更新。采用統(tǒng)一標(biāo)準(zhǔn)的總線結(jié)構(gòu)對于系統(tǒng)的更新就更加方便??刹粩嗵岣呦到y(tǒng)的功能由于采用了標(biāo)準(zhǔn)總線,計(jì)算機(jī)的主要功能部分做成不同的模塊板掛在總線上,這樣就給系統(tǒng)提供了在原設(shè)計(jì)的基礎(chǔ)上以最小的變動(dòng)來跟隨市場要求的可能性。只要根據(jù)新的要求,設(shè)計(jì)新的模塊,插在總線上就可以了。NanjingUniversityofScience&Technology總線分類

1.按總線性質(zhì)分類:數(shù)據(jù)總線——

其上傳送數(shù)據(jù)信息,其數(shù)目的多少?zèng)Q定了一次能夠傳送數(shù)據(jù)的位數(shù)(雙向)。地址總線——

其上傳送地址信息,其數(shù)目的多少?zèng)Q定了系統(tǒng)能夠直接尋址存儲(chǔ)器的地址范圍(單向、三態(tài))??刂瓶偩€——

它們用于協(xié)調(diào)系統(tǒng)中各部件的操作??刂瓶偩€決定了總線的功能強(qiáng)弱、適應(yīng)性的好壞。電源和地線——

它為系統(tǒng)提供電源和一定的抗干擾能力。

總線的分類NanjingUniversityofScience&Technology總線分類

按照總線在微機(jī)中所處位置不同,可把總線分為以下4類:1.片內(nèi)總線:在集成電路芯片內(nèi)部2.片級總線:在一塊印制電路板內(nèi),尤其是主機(jī)板內(nèi),用于各芯片之間的連接。3.系統(tǒng)總線:也稱板級總線,是主機(jī)板與擴(kuò)展板連接的總線,如連接顯卡、聲卡,是微機(jī)所特有。4.通信總線:又稱為外總線,用于微機(jī)系統(tǒng)之間以及微機(jī)與其它外設(shè)、電子設(shè)備的連接。例如,串行通信的RS232C、USB總線,用于硬磁盤接口的IDE、SCSI總線,用于連接儀器儀表的IEEE-488、VXI總線,用于并行打印機(jī)的Centronics等??偩€的分類NanjingUniversityofScience&Technology總線標(biāo)準(zhǔn)1.總線標(biāo)準(zhǔn)為了充分發(fā)揮總線連接的優(yōu)越性,使人們在把各種不同的部件組成系統(tǒng)時(shí)遵守共同的總線規(guī)范,人們制定了各種總線標(biāo)準(zhǔn)。作為一個(gè)標(biāo)準(zhǔn),必須明確總線中各信號(hào)線的定義、邏輯關(guān)系、時(shí)序要求、信號(hào)表示方法、電路驅(qū)動(dòng)能力和抗干擾能力等,特別是,因要滿足多個(gè)部件的公用,就必須制定嚴(yán)格的協(xié)議,確定公用總線的方法。每一種總線標(biāo)準(zhǔn)都應(yīng)包括信號(hào)功能、信號(hào)時(shí)序、電器特性、機(jī)械特性以及通訊協(xié)議(規(guī)程)等幾方面的具體規(guī)定。

NanjingUniversityofScience&Technology總線標(biāo)準(zhǔn)2.總線標(biāo)準(zhǔn)的產(chǎn)生方法總線標(biāo)準(zhǔn)是指國際上正式公布、推薦或工業(yè)界廣泛使用的互連各個(gè)部件的總線規(guī)范。一是由國際性組織(如國際標(biāo)準(zhǔn)化組織ISO、電器電子工程師協(xié)會(huì)IEEE等)進(jìn)行嚴(yán)格定義與解釋的正式或推薦使用的總線標(biāo)準(zhǔn);另一個(gè)是因廣泛使用,而被工業(yè)界接收與公認(rèn)的事實(shí)上的總線標(biāo)準(zhǔn)。一般情況下,總線標(biāo)準(zhǔn)是由一些電子學(xué)方面的組織或公司來編寫和引入電子工業(yè)及市場的,但是最終仍要由公眾來評價(jià)和認(rèn)可。

NanjingUniversityofScience&Technology總線規(guī)范機(jī)械結(jié)構(gòu)規(guī)范:規(guī)定模塊尺寸、總線插頭、總線接插件以及安裝尺寸等的規(guī)格。功能規(guī)范:確定總線每條信號(hào)線的名稱、功能以及相互作用的協(xié)議。功能結(jié)構(gòu)規(guī)范是總線的核心。功能結(jié)構(gòu)規(guī)范包括:(1)數(shù)據(jù)線、地址線、讀/寫控制線、時(shí)鐘和電源和地等;(2)中斷機(jī)制(3)總線主控仲裁(4)應(yīng)用邏輯,如握手聯(lián)絡(luò)線,復(fù)位、自啟動(dòng)、休眠維護(hù)等電氣規(guī)范:規(guī)定總線每根信號(hào)線工作時(shí)的有效電平、動(dòng)態(tài)轉(zhuǎn)換時(shí)間、負(fù)載能力、各電氣性能的額定值及最大值。NanjingUniversityofScience&Technology總線性能指標(biāo)總線帶寬:總線本身所能達(dá)到的最高傳輸速率,MB/s,GB/s總線寬度:一次操作可以傳輸?shù)臄?shù)據(jù)位數(shù),用bit表示。3)總數(shù)工作頻率:總線通常都有一個(gè)基本時(shí)鐘,總線上其他信號(hào)都以這個(gè)時(shí)鐘為基準(zhǔn),這個(gè)時(shí)鐘的頻率也是總線工作的最高頻率。4)時(shí)鐘同步/異步:總線數(shù)據(jù)與時(shí)鐘同步工作的總線稱為同步總線,與時(shí)鐘不同步工作的總線稱為異步總線。5)總線復(fù)用:地址總線和數(shù)據(jù)總線共用一組物理線路,但特定時(shí)刻只能傳送地址信號(hào)或數(shù)據(jù)信號(hào)。6)信號(hào)線數(shù):數(shù)據(jù)線、地址線、控制線三種總線的總和。7)總線控制方式:包括并發(fā)工作、自動(dòng)配置、仲裁方式、邏輯方式、計(jì)數(shù)方式等。8)其他指標(biāo):如負(fù)載能力等。名稱ISAEISASTDVESAMCAPCI適用機(jī)型286、386、486等386、486、586等Z-80,V20等I486,PC-AT兼容機(jī)IBMPC與工作站P5,PowerPC,Alpha最大傳輸率16MB/s33MB/s2MB/s266MB/s40MB/s133MB/s總線寬度16bit32bit8bit32bit32bit32bit總線工作頻率8MHz8.33MHz2MHz66MHz10MHz33.3MHz同步方式同步異步同步仲裁方式集中集中集中集中地址寬度24322032、64負(fù)載能力86無限制6無限制3信號(hào)線數(shù)62+36143100901094964位擴(kuò)展不可無規(guī)定不可可可可并發(fā)工作可可引腳使用非多路復(fù)用非多路復(fù)用非多路復(fù)用非多路復(fù)用多路復(fù)用NanjingUniversityofScience&Technology問題:某總線在一個(gè)總線周期中可并行傳送4個(gè)字節(jié)的數(shù)據(jù),假設(shè)一個(gè)總線周期等于一個(gè)時(shí)鐘周期,總線工作頻率為33.3MHz,則總線帶寬是多少?如果一個(gè)總線周期中并行傳送64位數(shù)據(jù),總線工作頻率升為66.6MHz,則總線帶寬是多少?解: 總線帶寬(最大傳輸速率)=總線工作頻率*總線寬度/8(1) 總線帶寬=4B×33.3MHz≈133MB/s(2) 總線帶寬=8B×66.6MHz≈533MB/s總線性能指標(biāo)NanjingUniversityofScience&Technology總線的體系結(jié)構(gòu)單總線體系結(jié)構(gòu)(SingleBusArchitecture)所有模塊都連到單一總線上,只有一個(gè)數(shù)據(jù)通路,僅適用于慢速的計(jì)算機(jī)。CPU協(xié)處理器Modem顯示器硬驅(qū)打印機(jī)打印機(jī)存儲(chǔ)器NanjingUniversityofScience&Technology并發(fā)總線體系結(jié)構(gòu)(ConcurrentBusArchitecture)將存儲(chǔ)器和I/O的數(shù)據(jù)通路分開,以解決CPU與存儲(chǔ)器、I/O之間數(shù)據(jù)傳輸?shù)乃俣炔灰坏拿堋?偩€的體系結(jié)構(gòu)CPU協(xié)處理器Modem顯示器硬驅(qū)打印機(jī)打印機(jī)存儲(chǔ)器總線控制器NanjingUniversityofScience&Technology帶cache的并發(fā)總線體系結(jié)構(gòu)

(ConcurrentBusArchitectureWithcache)類似于并發(fā)總線體系結(jié)構(gòu),只是在CPU和存儲(chǔ)器的數(shù)據(jù)通路上多了一個(gè)高速緩沖存儲(chǔ)器cache及cache控制器。總線的體系結(jié)構(gòu)Cache控制器協(xié)處理器Modem顯示器硬驅(qū)打印機(jī)打印機(jī)主存儲(chǔ)器總線控制器光盤驅(qū)動(dòng)器其它I/O卡Cache存儲(chǔ)器CPUNanjingUniversityofScience&Technology總線操作過程主控模塊(Master,主模塊)可以控制總線并啟動(dòng)數(shù)據(jù)傳送的任何模塊受控模塊(Slave,從模塊)能夠響應(yīng)總線主模塊發(fā)出命令的任何模塊

總線的操作過程是完成兩個(gè)模塊之間的信息傳送,總線上的數(shù)據(jù)傳輸是在主控模塊的控制下進(jìn)行的,某一時(shí)刻總線上只能有一個(gè)主模塊占用總線。NanjingUniversityofScience&Technology總線的操作過程總線完成一次數(shù)據(jù)傳輸要經(jīng)歷4個(gè)階段:申請階段

當(dāng)系統(tǒng)總線上有多個(gè)主模塊時(shí),需要使用總線的主控模塊要提出申請,由總線控制器進(jìn)行裁決,來決定將總線使用權(quán)授予哪個(gè)模塊;尋址階段

取得總線使用權(quán)的主控模塊,通過總線發(fā)出本次打算訪問的從屬模塊的地址及有關(guān)命令,以啟動(dòng)參與本次傳輸?shù)膹哪K。傳輸階段

從模塊給出確認(rèn)信號(hào)后,傳輸過程開始,根據(jù)讀寫方式確定信息流向,一次傳輸可傳送一個(gè)數(shù)據(jù),也可傳送多個(gè)數(shù)據(jù)。結(jié)束階段

主模塊的有關(guān)信息均從系統(tǒng)總線上撤除,讓出總線。NanjingUniversityofScience&Technology在總線上正確、可靠地進(jìn)行信息傳送必須遵循一定的定時(shí)規(guī)則,使得信息傳送雙方(主與從)相互同步。同步傳輸信息傳送在一個(gè)公共時(shí)鐘的控制下進(jìn)行,這個(gè)時(shí)鐘信號(hào)連接到總線所有模塊,總線所有事件都在時(shí)鐘周期的開始時(shí)發(fā)生,而不是由發(fā)送方或接收方?jīng)Q定。同步方式要求總線上的所有設(shè)備都能按照嚴(yán)格的時(shí)間關(guān)系實(shí)施數(shù)據(jù)傳輸。主設(shè)備與從設(shè)備進(jìn)行一次傳輸所需的時(shí)間是固定的。如微機(jī)中CPU和存儲(chǔ)器之間的數(shù)據(jù)傳輸就是典型的同步式傳輸。優(yōu)點(diǎn):簡單,數(shù)據(jù)傳送由單一時(shí)鐘信號(hào)控制。缺點(diǎn):若總線上掛接速度快慢不同的從設(shè)備時(shí),必須降低時(shí)鐘信號(hào)的頻率,以照顧總線上響應(yīng)最慢的從設(shè)備??偩€傳輸?shù)亩〞r(shí)方式NanjingUniversityofScience&Technology存儲(chǔ)器讀周期時(shí)序

T1T2T3T4CLKS2~S0A19/S6~A16/S3A15~A8AD7~AD0ALEMRDCDENDT/R8288產(chǎn)生S2=1,S1=0,S0=1S2S1S0=111A19~A16S6~S3A7~A0數(shù)據(jù)輸入NanjingUniversityofScience&Technology對于具有不同傳輸速度的從設(shè)備,是不適宜采用同步傳輸方式的。因?yàn)檫@時(shí)總線要以最低速設(shè)備的速度運(yùn)行。若對不同的設(shè)備采取不同的操作時(shí)間,就可采用異步傳輸方式。異步式傳輸:采用“應(yīng)答式”傳輸技術(shù)。用“請求REQ”和“應(yīng)答ACK”兩條信號(hào)線來協(xié)調(diào)傳輸過程,而不依賴時(shí)鐘信號(hào)。同一個(gè)系統(tǒng)中可以容納不同存取速度的模塊。優(yōu)點(diǎn):與任何速度的外設(shè)進(jìn)行傳輸時(shí),都不必考慮該設(shè)備的速度,避免了同步式傳輸?shù)娜秉c(diǎn)。缺點(diǎn):不管從設(shè)備的存取速度快慢,每次都要經(jīng)過請求、響應(yīng)、撤銷請求、撤銷響應(yīng)的聯(lián)系過程??刂戚^復(fù)雜,速度較慢??偩€的數(shù)據(jù)傳輸方式NanjingUniversityofScience&Technology總線的數(shù)據(jù)傳輸方式異步傳輸讀時(shí)序地址數(shù)據(jù)傳輸從總線主模塊將欲讀數(shù)據(jù)的從模塊的地址放到地址總線上開始的??偩€主模塊送出讀請求信號(hào)讀命令被選中的從模塊將數(shù)據(jù)讀出送上數(shù)據(jù)總線該從模塊使應(yīng)答線變?yōu)橛行?低電平),告訴主模塊已將數(shù)據(jù)送出,等待主模塊讀取。主模塊在檢測到ACK信號(hào)有效后,就撤銷讀請求信號(hào),把從模塊送出的數(shù)據(jù)鎖存。隨后地址和數(shù)據(jù)信號(hào)撤銷,ACK信號(hào)也變?yōu)闊o效應(yīng)答信號(hào)ACK數(shù)據(jù)NanjingUniversityofScience&Technology半同步式傳輸:從總體上看,它是一個(gè)同步系統(tǒng),它仍用系統(tǒng)時(shí)鐘來定時(shí),利用某一時(shí)鐘的前沿或后沿來控制某一信號(hào)的產(chǎn)生或消失。但是它又不像同步傳輸那樣傳輸周期固定,它增加了一條信號(hào)線(wait或ready),可使傳輸周期延長時(shí)鐘周期的若干倍。因此半同步總線具有同步總線的速度和異步總線的適應(yīng)性。

半同步方式在同步的前提下,允許設(shè)備的某些不一致性,具有較大的靈活性,因此得到了廣泛的使用。ISA總線屬于這種類型。

總線的數(shù)據(jù)傳輸方式NanjingUniversityofScience&TechnologyI/O寫和I/O讀時(shí)序

T1T2T3TWCLKS2~S0A19/S6~A16/S3A15~A8AD7~AD0ALEDENDT/R8288產(chǎn)生T4狀態(tài)信息S2S1S0=111A19~A16S6~S3A7~A0數(shù)據(jù)輸出寫讀IORCAIOWCREDAYNanjingUniversityofScience&Technology總線操作數(shù)據(jù)傳輸類型:分單周期方式和突發(fā)(burst)方式。單周期方式:在獲得總線使用權(quán)后一個(gè)總線周期只能傳送一個(gè)數(shù)據(jù),如果需要傳輸多個(gè)數(shù)據(jù),就要多次申請使用總線。突發(fā)方式:獲得一次總線使用權(quán)可以連續(xù)進(jìn)行多個(gè)數(shù)據(jù)的傳輸。尋址時(shí)給出目的地首地址,訪問第一個(gè)數(shù)據(jù),數(shù)據(jù)2、3到數(shù)據(jù)n的地址在首地址基礎(chǔ)上按一定規(guī)則自動(dòng)尋址(如自動(dòng)加1)。這種傳輸方式總線的利用率高。PCI總線支持突發(fā)數(shù)據(jù)傳輸方式。NanjingUniversityofScience&Technology地址線地址數(shù)據(jù)線數(shù)據(jù)尋址信息傳送總線占用期間單周期數(shù)據(jù)傳送方式NanjingUniversityofScience&Technology地址線地址無效數(shù)據(jù)線數(shù)據(jù)1數(shù)據(jù)2數(shù)據(jù)3數(shù)據(jù)n尋址總線占用期間

信息傳送突發(fā)數(shù)據(jù)傳送方式NanjingUniversityofScience&Technology總線仲裁總線仲裁的概念總線上可以連接多個(gè)主模塊,它們均可占用總線傳送數(shù)據(jù)。當(dāng)出現(xiàn)多個(gè)主模塊申請占用總線時(shí),要進(jìn)行仲裁,將總線控制權(quán)交給一個(gè)主模塊。總線仲裁的主要方法有分布式仲裁與集中式仲裁兩種方法。NanjingUniversityofScience&Technology集中式仲裁NanjingUniversityofScience&Technology有一個(gè)中央仲裁器,每個(gè)部件有兩根線連接總線仲裁電路:總線請求線和總線應(yīng)答線。有三種集中式仲裁方式:1)鏈?zhǔn)讲樵兎绞娇偩€應(yīng)答信號(hào)BG串行地從一個(gè)I/O接口傳送到下一個(gè)I/O接口。假如BG到達(dá)的接口無總線請求,則繼續(xù)往下查詢;假如BG到達(dá)的接口有總線請求,BG信號(hào)便不再往下查詢,該I/O接口獲得了總線控制權(quán)。離中央仲裁器最近的設(shè)備具有最高優(yōu)先級,通過接口的優(yōu)先級排隊(duì)電路來實(shí)現(xiàn)。優(yōu)點(diǎn):

只用很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)總線仲裁,很容易擴(kuò)充設(shè)備。缺點(diǎn):

對詢問鏈的電路故障很敏感,如果第i個(gè)設(shè)備的接口中有關(guān)鏈的電路有故障,那么第i個(gè)以后的設(shè)備都不能進(jìn)行工作。查詢鏈的優(yōu)先級是固定的。集中式仲裁集中式仲裁NanjingUniversityofScience&Technology鏈?zhǔn)讲樵兎绞接?條控制線進(jìn)行控制:

BS:總線忙,當(dāng)其有效時(shí),表示總線正被某外設(shè)使用。BR:總線請求,當(dāng)其有效時(shí),表示至少有一個(gè)外設(shè)要求使用總線BG:總線應(yīng)答,當(dāng)其有效時(shí),表示總線仲裁電路響應(yīng)總線請求BR。集中式仲裁NanjingUniversityofScience&Technology2)計(jì)數(shù)器定時(shí)查詢方式總線上的任一設(shè)備要求使用總線時(shí),通過BR線發(fā)出總線請求。中央仲裁器接到請求信號(hào)以后,在BS線為“0”的情況下讓計(jì)數(shù)器開始計(jì)數(shù),計(jì)數(shù)值通過一組地址線發(fā)向各設(shè)備。每個(gè)設(shè)備接口都有一個(gè)設(shè)備地址判別電路,當(dāng)?shù)刂肪€上的計(jì)數(shù)值與請求總線的設(shè)備地址相一致時(shí),該設(shè)備置“1”BS線,獲得了總線使用權(quán),此時(shí)中止計(jì)數(shù)查詢。每次計(jì)數(shù)可以從“0”開始,也可以從中止點(diǎn)開始。如果從“0”開始,各設(shè)備的優(yōu)先次序與鏈?zhǔn)讲樵兎ㄏ嗤?,?yōu)先級的順序是固定的。如果從中止點(diǎn)開始,則每個(gè)設(shè)備使用總線的優(yōu)先級相等。集中式仲裁集中式仲裁NanjingUniversityofScience&Technology3)獨(dú)立請求方式每一個(gè)共享總線的設(shè)備均有一對總線請求線BRi和總線應(yīng)答線BGi。當(dāng)設(shè)備要求使用總線時(shí),便發(fā)出該設(shè)備的請求信號(hào)。中央仲裁器中的排隊(duì)電路決定首先響應(yīng)哪個(gè)設(shè)備的請求,給設(shè)備以應(yīng)答信號(hào)BGi。優(yōu)點(diǎn):響應(yīng)時(shí)間快,確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時(shí)間少,用不著一個(gè)設(shè)備接一個(gè)設(shè)備地查詢。其次,對優(yōu)先次序的控制相當(dāng)靈活,可以預(yù)先固定也可以通過程序來改變優(yōu)先次序;還可以用屏蔽(禁止)某個(gè)請求的辦法,不響應(yīng)來自無效設(shè)備的請求。集中式仲裁集中式仲裁NanjingUniversityofScience&Technology獨(dú)立請求方式集中式仲裁NanjingUniversityofScience&Technology分布式仲裁NanjingUniversityofScience&Technology分布式仲裁不需要中央仲裁器,每個(gè)部件都有自己的仲裁號(hào)和仲裁器。當(dāng)它們有總線請求時(shí),把它們唯一的仲裁號(hào)發(fā)送到共享的仲裁總線上,每個(gè)仲裁器將仲裁總線上得到的號(hào)與自己的號(hào)進(jìn)行比較。如果仲裁總線上的號(hào)大,則它的總線請求不予響應(yīng),并撤消它的仲裁號(hào)。最后,獲勝者的仲裁號(hào)保留在仲裁總線上。顯然,分布式仲裁是以優(yōu)先級仲裁策略為基礎(chǔ)。分布式仲裁分布式仲裁NanjingUniversityofScience&TechnologyPC系列微機(jī)總線PC/XT總線ISA總線EISA總線MCA總線VL總線PCI總線AGP總線S-100PCIe總線NanjingUniversityofScience&TechnologyS-100總線

S-100總線是美國MITS公司1975年提出的總線標(biāo)準(zhǔn),是最早推出的標(biāo)準(zhǔn)化微型計(jì)算機(jī)總線,因它總共有100條引腳而得名。它最初是以8080微處理器為基礎(chǔ)設(shè)計(jì)的,也可用于Z80CPU系統(tǒng)。

S-100總線首先在MITS公司的Altair微機(jī)系統(tǒng)中使用。該總線有缺陷。1979年經(jīng)過兩次修改后成為新的S-100總線,后來經(jīng)IEEE(美國電氣電子工程師協(xié)會(huì))會(huì)議修改,定名為IEEE696,可用于16位微處理器。

S-100總線是一種曾經(jīng)應(yīng)用很廣泛的系統(tǒng)總線,新、舊的S-100總線都設(shè)有100條引腳。按功能分為8組,包括:16條數(shù)據(jù)線,24條地址線,8條狀態(tài)線,5條控制輸出線,6條控制輸入線,8條DMA控制線,8條向量中斷線和25條其它用途線。它采用100個(gè)引腳的插件板,每面50個(gè)引腳。由于S-100總線采用大板結(jié)構(gòu),抗沖擊和抗震能力差,又由于引腳多,可靠性相對較差,目前這種總線已很少有人使用了。NanjingUniversityofScience&TechnologyPC/XT總線

PC/XT總線是1981年IBM公司推出的PC/XT個(gè)人計(jì)算機(jī)上采用的微型計(jì)算機(jī)總線,它是針對Intel8088微處理器設(shè)計(jì)的。

PC/XT總線以I/O通道形式經(jīng)過擴(kuò)充和經(jīng)過驅(qū)動(dòng)器再驅(qū)動(dòng),以增加帶負(fù)載的能力而連至擴(kuò)充插槽上,作為I/O接口板和主機(jī)之間的信息數(shù)據(jù)交換通道。

PC/XT總線有62條“金手指”引腳,引腳間隔為2.54mm,包括8位雙向數(shù)據(jù)總線、20位地址總線、6根中斷請求線、3組DMA通道控制線、存儲(chǔ)器和I/O讀寫線、動(dòng)態(tài)RAM刷新控制線和時(shí)鐘信號(hào)線、電源線4根和地線3根,是目前各類總線中最為精簡的,時(shí)鐘頻率為4.77MHz。NanjingUniversityofScience&TechnologyPC/XT總線NanjingUniversityofScience&TechnologyPC/XT總線NanjingUniversityofScience&TechnologyPC/XT總線的微機(jī)系統(tǒng)結(jié)構(gòu)示意圖PC/XT總線NanjingUniversityofScience&TechnologyISA總線

ISA總線(IndustryStandardArchitecture工業(yè)標(biāo)準(zhǔn)架構(gòu))是1984年IBM公司推出的PC/AT機(jī)上使用的總線,又稱為PC/AT總線,是為80286CPU設(shè)計(jì)的。

ISA總線和IBMPC總線一樣,是一種原始的總線設(shè)計(jì),采用將微處理器芯片總線經(jīng)緩沖后直接接到系統(tǒng)總線上,是在PC總線基礎(chǔ)上增加了一個(gè)36插腳的AT插槽而形成的。

ISA總線是IBM公司推出的工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu),兼容這一標(biāo)準(zhǔn)的微型計(jì)算機(jī)產(chǎn)品紛紛推向市場,人們所用的286、386和486微型計(jì)算機(jī)多數(shù)采用ISA總線,甚至586和奔騰機(jī)也還保留一個(gè)插槽為ISA總線標(biāo)準(zhǔn)。

ISA總線使數(shù)據(jù)總線由8位增至16位,地址總線由20位增至24位,可尋址16MB的存儲(chǔ)空間,將中斷數(shù)由8個(gè)擴(kuò)充到15個(gè),DMA通道由4個(gè)擴(kuò)充到7個(gè)。系統(tǒng)設(shè)計(jì)的時(shí)鐘頻率是8MHz,比PC/XT總線幾乎快了近一倍,數(shù)據(jù)傳輸率可達(dá)16MB/s。NanjingUniversityofScience&TechnologyISA總線插槽示意圖NanjingUniversityofScience&TechnologyISA總線ISA總線主要的性能指標(biāo)如下:

24位地址線,可直接尋址的內(nèi)存容量為16MB,I/O地址空間0000H~03FFH;

8/16位數(shù)據(jù)線,62+36引腳;工作頻率8MHz,最大傳輸率16MB/s;中斷功能及DMA功能;

ISA插槽由基本的62線8位插槽和擴(kuò)展的36線插槽兩部分組成。只使用基本插槽時(shí),只能使用8位數(shù)據(jù)寬度及20位地址。需要使用16位數(shù)據(jù)或20位以外的地址及其他擴(kuò)充信號(hào)時(shí),則要采用8位基本ISA加16位擴(kuò)充ISA的方式。除了數(shù)據(jù)和地址線的擴(kuò)充外,16位ISA部分還擴(kuò)充了中斷和DMA請求/應(yīng)答信號(hào)。ISA總線引線示意圖NanjingUniversityofScience&TechnologyISA總線NanjingUniversityofScience&TechnologyISA總線原理ISA總線引線定義:RESET、BCLK:復(fù)位及總線基本時(shí)鐘,BLCK=8MHz。SA19-SA0:存儲(chǔ)器及I/O空間20位地址,帶鎖存。LA23-LA17:存儲(chǔ)器及I/O空間20位地址,不帶鎖存。BALE:總線地址鎖存,外部鎖存器的選通。AEN:地址允許,表明CPU讓出總線,DMA開始。SMEMR#、SMEMW#:8位ISA存儲(chǔ)器讀寫控制。NanjingUniversityofScience&TechnologyISA總線原理ISA總線引線定義:MEMR#、MEMW#:16位ISA存儲(chǔ)器讀寫控制。SD15-SD0:數(shù)據(jù)總線,訪問8位ISA卡時(shí)高8位自動(dòng)傳送到SD7-SD0。SBHE#:高字節(jié)允許,打開SD15-SD8數(shù)據(jù)通路。MEMCS16#、IOCS16#:ISA卡發(fā)出此信號(hào)確認(rèn)可以進(jìn)行16位傳送。I/OCHRDY:ISA卡準(zhǔn)備好,控制插入等待周期。NOWS#:不需等待狀態(tài),快速ISA發(fā)出不同插入等待。NanjingUniversityofScience&TechnologyISA總線原理ISA總線引線定義:I/OCHCK#:ISA卡奇偶校驗(yàn)錯(cuò)。IRQ15、IRQ14、IRQ12-IRQ9、IRQ7-IRQ3:中斷請求。DRQ7-DRQ5、DRQ3-DRQ0:

ISA卡DMA請求。DACK7#-DACK5#、DACK3#-DACK0#:DMA請求響應(yīng)。MASTER#:ISA主模塊確立信號(hào),ISA發(fā)出此信號(hào),與主機(jī)內(nèi)DMAC配合使ISA卡成為主模塊,全部控制總線。NanjingUniversityofScience&Technology16位ISA總線聲卡ISA總線板卡NanjingUniversityofScience&TechnologyMCA總線隨著80386、80486等32位CPU的問世,ISA總線24位的地址線和16位的數(shù)據(jù)線與32位的CPU不匹配。IBM公司于1987年推出了32位的微通道結(jié)構(gòu)(MicroChannalArchitecture,MCA)總線,并在PS/2機(jī)上使用。

MCA總線將數(shù)據(jù)線和地址線都擴(kuò)充到32位,成為標(biāo)準(zhǔn)的32位擴(kuò)展總線系統(tǒng),同時(shí)系統(tǒng)的尋址范圍增加到4GB,總線時(shí)鐘為10MHz,它的傳輸速率為40MB/s,具有多種優(yōu)良的性能。但MCA總線與當(dāng)時(shí)已廣泛使用的ISA總線不兼容,且IBM公司注冊了MCA的版權(quán),從而影響了它的推廣。NanjingUniversityofScience&Technology使用286和386SX以下CPU的電腦似乎和8/16bitISA總線還能夠相處融洽,但當(dāng)出現(xiàn)了32-bit外部總線的386DX處理器之后,總線的寬度就已經(jīng)成為了嚴(yán)重的瓶頸,并影響到處理器性能的發(fā)揮。因此在1988年,康柏、惠普等9個(gè)廠商協(xié)同把ISA擴(kuò)展到32-bit,這就是著名的EISA(ExtendedISA,擴(kuò)展ISA)總線。EISA總線的工作頻率仍舊僅有8MHz,并且與8/16bit的ISA總線完全兼容,由于是32-bit總線的緣故,帶寬提高了一倍,達(dá)到了32MB/s.可惜的是,EISA仍舊由于速度有限,并且成本過高,在還沒成為標(biāo)準(zhǔn)總線之前,在20世紀(jì)90年代初的時(shí)候,就給PCI總線給取代了。EISA總線NanjingUniversityofScience&TechnologyEISA總線

1988年9月,由Compaq,AST等9家PC機(jī)生產(chǎn)廠家聯(lián)合推出一種與ISA兼容的總線標(biāo)準(zhǔn),稱為增強(qiáng)的ISA總線,即EISA總線。由于EISA與ISA兼容,并在許多方面參考了MCA的設(shè)計(jì),稱為一種與MCA相抗衡的總線標(biāo)準(zhǔn)。

EISA總線是針對486微機(jī)而設(shè)計(jì)的,它是在原AT總線的基礎(chǔ)上進(jìn)行擴(kuò)展構(gòu)成的。由原來AT總線的98腳擴(kuò)展到196個(gè)引腳。

EISA是32位總線,支持多處理器結(jié)構(gòu),具有較強(qiáng)的I/O擴(kuò)展能力和負(fù)載能力,傳輸速率為33MB/S,適用于網(wǎng)絡(luò)服務(wù)器、高速圖像處理、多媒體等領(lǐng)域。由于EISA是兼容機(jī)廠商共同推出的,所以其技術(shù)標(biāo)準(zhǔn)是公開的。NanjingUniversityofScience&TechnologyVL總線(VESA局部總線)盡管總線技術(shù)不斷發(fā)展,但高速CPU和硬盤、視頻卡和其它一些高速外設(shè)只能通過一個(gè)慢速且狹窄的路徑傳輸數(shù)據(jù),使CPU的高性能大打折扣,而局部總線則打破了這一瓶頸。

1992年5月,視頻電子標(biāo)準(zhǔn)委員會(huì)VESA制定了VL(VESALocal總線)總線。VL總線的數(shù)據(jù)寬度是32位,其操作頻率最高可達(dá)66MHz。

VL總線的優(yōu)點(diǎn)是:協(xié)議簡單,傳輸速率高,能夠支持多種硬件。但是其規(guī)范性、兼容性和擴(kuò)展性均較差。NanjingUniversityofScience&Technology局部總線當(dāng)有大量設(shè)備連接到系統(tǒng)總線上時(shí),總線性能就會(huì)下降。這是因?yàn)檫B接設(shè)備越多,“爭用”總線的可能性就越大,容易產(chǎn)生數(shù)據(jù)傳輸“瓶頸效應(yīng)”。此外,總線連接設(shè)備多,負(fù)載重,也會(huì)增加傳輸延遲。事實(shí)上,不同的設(shè)備對總線的數(shù)據(jù)傳輸有不同的要求。例如,某些具有高數(shù)據(jù)傳輸率的設(shè)備(如圖形、視頻控制器、網(wǎng)絡(luò)接口等),盡管CPU有足夠的處理能力,但總線傳輸不能滿足它們高速率的傳輸要求。為了解決這個(gè)矛盾,在CPU高速外設(shè)之間增加了一條直接通路,該通路稱為“局部總線”。局部總線使高需求的設(shè)備與處理器有更緊密的集成,本章重點(diǎn)講述的PCI總線就是一種局部總線。使用局部總線后,系統(tǒng)內(nèi)有多條不同級別的總線,形成了“分級總線結(jié)構(gòu)”。在這種體系中,不同傳輸要求的設(shè)備“分類”連接在不同性能的總線上,合理地分配系統(tǒng)資源,滿足不同設(shè)備的不同需要。此外,局部總線信號(hào)獨(dú)立于CPU,處理器的更換不會(huì)影響系統(tǒng)結(jié)構(gòu)。NanjingUniversityofScience&TechnologyPCI總線

1991年下半年,Intel首先提出了PCI(PeripheralComponentInterconnection)總線,并于1993年聯(lián)合IBM、Compaq、AST、HP、DEC等公司推出了PCI總線。

PCI總線將計(jì)算機(jī)系統(tǒng)的總線分為幾個(gè)層次,速度最高的是CPU總線,可連接主存儲(chǔ)器等高速部件;第二級為PCI總線,可直接連接工作速度較高的卡;第三級通過PCI總線的橋可以與ISA總線設(shè)備相連,以提高兼容性。NanjingUniversityofScience&Technology總線的分類與層次NanjingUniversityofScience&Technology

PCI總線支持64位數(shù)據(jù)傳輸、多總線主控和突發(fā)方式(Burst),其數(shù)據(jù)傳輸率為132MB/s。優(yōu)異的性能為它的發(fā)展提供了有利條件,同時(shí),GUI(GraphUserInterface)的巨大需求也為PCI的發(fā)展提供了機(jī)遇。良好的用戶界面要求高性能的圖形界面,而圖形界面操作系統(tǒng)則需要大容量存儲(chǔ)器和高的數(shù)據(jù)傳輸速率,于是對總線的性能提了更高的要求。例如:在多媒體視頻圖像顯示中,若分辨率為640*480,每秒30幀,顯示彩色深度為24位,則顯示卡的數(shù)據(jù)流量為:640*480*24/8*30=27.648MB/s

一般一條總線可能掛接3~5個(gè)高速外設(shè),因而總線的最大傳輸速率應(yīng)為高速外設(shè)的3~5倍。由此可計(jì)算出總線最大傳輸速率為:27.648*(3~5)=82.944~138.24MB/s

這是EISA、MAC等總線的標(biāo)準(zhǔn)無法滿足的,PCI因此成為主流的標(biāo)準(zhǔn)總線。

PCI總線NanjingUniversityofScience&TechnologyPCI總線的特點(diǎn)1.支持突發(fā)數(shù)據(jù)傳輸

PCI支持突發(fā)的數(shù)據(jù)傳輸模式,可確??偩€不斷滿載數(shù)據(jù)。目前的微處理器內(nèi)部都配置了高速緩沖存儲(chǔ)器(Cache),它們與內(nèi)存之間的讀寫以“頁”為單位進(jìn)行。這種線性或順序的尋址方式,意味著可以由某個(gè)地址起讀寫大量數(shù)據(jù),然后只需將地址自動(dòng)增加,便可接收數(shù)據(jù)流內(nèi)下一個(gè)數(shù)據(jù)。突發(fā)傳輸能夠更有效地運(yùn)用總線的帶寬去傳輸數(shù)據(jù),以減少無謂的尋址操作。2.支持總線主控方式和同步操作掛接在PCI總線上的設(shè)備有“主控”和“從控”二類。主控設(shè)備可以通過向總線發(fā)送控制信號(hào),主動(dòng)地進(jìn)行數(shù)據(jù)傳輸。PCI總線允許多處理器系統(tǒng)中任何一個(gè)處理器或其他有總線主控能力的設(shè)備成為總線主控設(shè)備。PCI允許微處理器和總線主控制器同時(shí)操作,微處理器內(nèi)部的操作和總線操作可以同時(shí)進(jìn)行,而不必等待后者的完成。NanjingUniversityofScience&TechnologyPCI總線的特點(diǎn)3.獨(dú)立于處理器

PCI是一種獨(dú)立于處理器的總線標(biāo)準(zhǔn),支持多種處理器,適用于多種不同的系統(tǒng)。在PCI總線構(gòu)成的系統(tǒng)中,接口和外圍設(shè)備的設(shè)計(jì)是針對PCI而不是CPU的,所以,當(dāng)CPU因?yàn)檫^時(shí)而更換時(shí),接口和外圍設(shè)備仍然可以正常使用。4.即插即用

PCI具有即插即用、自動(dòng)配置的功能。該總線的接口卡上都設(shè)有“配置寄存器”,系統(tǒng)加電時(shí)用程序給這些設(shè)備分配端口地址等系統(tǒng)資源,可以避免它們使用時(shí)發(fā)生沖突,Microsoft公司把這一特性稱為即插即用(PlugandPlay)。新推出的PCI2.2版還支持熱插拔(HotPlug),在通信領(lǐng)域,設(shè)備出故障或增添設(shè)備時(shí),熱插拔是很有意義的。當(dāng)然不是所有的PCI設(shè)備都需要這項(xiàng)功能。

NanjingUniversityofScience&TechnologyPCI總線的特點(diǎn)5.適合于各種機(jī)型

PCI總線定義了兩種信號(hào)環(huán)境:5V和3.3V,使得PCI局部總線不只是為標(biāo)準(zhǔn)的桌面(臺(tái)式)電腦提供合理的局部總線設(shè)計(jì),同時(shí)也適用于便攜式電腦和服務(wù)器。3.3V的電源環(huán)境延長了電池壽命,為電腦小型化創(chuàng)造了良好的實(shí)現(xiàn)條件。6.多總線共存

PCI總線通過“橋”芯片進(jìn)行不同標(biāo)準(zhǔn)信號(hào)之間的轉(zhuǎn)換。例如,使用“Host-PCI”橋連接處理器和PCI總線,使用“PCI-ISA/EISA”橋連接PCI和ISA/EISA。這一特點(diǎn)使得多種總線可以共存于一個(gè)系統(tǒng)中。NanjingUniversityofScience&TechnologyPCI總線的特點(diǎn)7.預(yù)留了發(fā)展空間

PCI總線在開發(fā)時(shí)預(yù)留了足夠的發(fā)展空間,這是它的一項(xiàng)重要特性。例如,它支持64位地址/數(shù)據(jù)多路復(fù)用,這是考慮到新一代的高性能外圍設(shè)備最終將需要64位寬的數(shù)據(jù)通道。PCI的64位延伸設(shè)計(jì),可將系統(tǒng)的數(shù)據(jù)傳輸速率提高到264MB/s.NanjingUniversityofScience&TechnologyPCI總線原理PCI總線引線:高密度接插件,分基本插座(32位)及擴(kuò)充插座(64位)。NanjingUniversityofScience&TechnologyPCI總線信號(hào)在一個(gè)PCI應(yīng)用系統(tǒng)中,如果某設(shè)備取得了總線控制權(quán),就稱其為主設(shè)備;被主設(shè)備選中進(jìn)行通信的設(shè)備稱為“從設(shè)備”或“目標(biāo)節(jié)點(diǎn)”。

PCI信號(hào)線分為必備的和可選的兩大類。對于主設(shè)備,至少需要49條必備信號(hào),對于從設(shè)備則需要47條必備信號(hào)。利用這些信號(hào)線就可處理數(shù)據(jù)、地址,實(shí)現(xiàn)接口控制、仲裁及系統(tǒng)功能。NanjingUniversityofScience&TechnologyPCI總線引線示意圖NanjingUniversityofScience&Technology1.系統(tǒng)信號(hào)CLK:時(shí)鐘信號(hào),最高33MHz/66MHz,為傳輸提供時(shí)序基準(zhǔn);PCI大部分信號(hào)在CLK的上升沿有效。RTS#:復(fù)位信號(hào)。2.地址和數(shù)據(jù)信號(hào)AD[31::0]:地址和數(shù)據(jù)分時(shí)復(fù)用信號(hào)。一個(gè)PCI總線傳輸中包含了一個(gè)地址期和接著的一個(gè)或多個(gè)數(shù)據(jù)期。地址期為一個(gè)時(shí)鐘周期,該周期中FRAME#有效,AD[31::0]上含有一個(gè)物理地址。在數(shù)據(jù)期,IRDY#和TRDY#同時(shí)有效,是32的數(shù)據(jù)信號(hào)。AD[7::0]為最低字節(jié),AD[31::24]為最高字節(jié)。C/BE[3::0]#:總線命令和字節(jié)有效復(fù)用信號(hào)線,傳輸命令或字節(jié)選擇信號(hào)。PAR:對AD[31::0]和C/BE[3::0]#的奇偶校驗(yàn)位。PCI總線信號(hào)NanjingUniversityofScience&Technology71PCI總線命令

PCI總線命令表C/BE[3:0]#命令類型說明C/BE[3:0]#命令類型說明0000中斷響應(yīng)1000保留0001特殊周期(廣播信息)1001保留0010I/O讀1010配置讀0011I/O寫1011配置寫0100保留1100存儲(chǔ)器多行讀(13個(gè)字以上)0101保留1101雙地址周期(64位地址)0110存儲(chǔ)器讀(1~2個(gè)字)1110存儲(chǔ)器行讀(3~12個(gè)字)0111存儲(chǔ)器寫1111存儲(chǔ)器寫并使cache無效NanjingUniversityofScience&Technology3.接口控制FRAME#:預(yù)示總線傳輸?shù)拈_始,它由當(dāng)前主設(shè)備驅(qū)動(dòng),F(xiàn)RAME#信號(hào)無效表示傳輸進(jìn)入最后一個(gè)數(shù)據(jù)期。IRDY#:主設(shè)備準(zhǔn)備好信號(hào)。TRDY#:從設(shè)備準(zhǔn)備好信號(hào)。STOP#:有效表示當(dāng)前從設(shè)備要求主設(shè)備停止數(shù)據(jù)傳送。LOCK#:LOCK#有效時(shí),當(dāng)前的主、從設(shè)備將獨(dú)占總線資源。IDSEL:初始化設(shè)備選擇,訪問配置空間的時(shí)候作為片選。DEVSEL#:設(shè)備選擇,它有效表示總線上某一從設(shè)備已被選中。4.仲裁信號(hào)REQ#:請求信號(hào),任何主設(shè)備請求占有總線必須發(fā)出該請求給PCI主控制器仲裁。每個(gè)PCI總線主設(shè)備都有一根獨(dú)用的REQ#信號(hào)。GNT#:允許信號(hào),PCI主控制器批準(zhǔn)請求后,發(fā)回給主設(shè)備。與REQ#信號(hào)一樣,每個(gè)PCI總線主設(shè)備都有一根獨(dú)用的GNT#信號(hào)。PCI總線信號(hào)NanjingUniversityofScience&Technology5.出錯(cuò)報(bào)告信號(hào)PERR#:奇偶校驗(yàn)錯(cuò)信號(hào),由數(shù)據(jù)接收設(shè)備發(fā)出。SERR#:系統(tǒng)錯(cuò)誤信號(hào),報(bào)告地址奇偶錯(cuò)等可能引起災(zāi)難性后果的系統(tǒng)錯(cuò)誤。6.中斷信號(hào)INTA#:中斷請求信號(hào),該信號(hào)允許與時(shí)鐘信號(hào)不同步。INTB#,INTC#,INTD#:多功能設(shè)備的中斷請求信號(hào)。PCI總線信號(hào)NanjingUniversityofScience&Technology74

64位總線擴(kuò)展信號(hào)

AD[63:32]:擴(kuò)展的32位地址和數(shù)據(jù)多路復(fù)用線

C/BE[7:4]#:總線命令和字節(jié)使能多路復(fù)用擴(kuò)展信號(hào)線

REQ64#:64位傳輸請求信號(hào)

ACK64#:64位傳輸允許信號(hào)

PAR64:奇偶雙字節(jié)校驗(yàn)PCI總線信號(hào)NanjingUniversityofScience&Technology75PCI插槽5V32位插槽5V64位插槽3.3V32位插槽3.3V64位插槽連接卡口a.4種PCI卡插槽A1外內(nèi)A49A52B1B49B52A62B621.273.8277.48b.5V32位PCI插槽NanjingUniversityofScience&Technology76ICICIC1.9160.9612.741.680外邊里邊PCI插槽NanjingUniversityofScience&TechnologyPCI總線讀操作時(shí)序NanjingUniversityofScience&Technology主設(shè)備獲得總線使用權(quán)后,將FRAME#置為有效電平,表示一次總線周期開始。同時(shí)在C/BE#上發(fā)送PCI總線命令,在AD0~31上發(fā)送地址信號(hào)。于是,PCI總線進(jìn)入“地址期”。此后,主設(shè)備將IRDY#信號(hào)置為有效,表示主設(shè)備已經(jīng)就緒,隨時(shí)可以接收數(shù)據(jù)。并且在BE#0~3上發(fā)送字節(jié)選擇命令,表示要求32位總線傳輸哪幾個(gè)字節(jié)的數(shù)據(jù)。從設(shè)備從C/BE#獲知主設(shè)備的讀命令,在地址期中從AD上得到存儲(chǔ)器或IO地址,被選中的設(shè)備發(fā)出DEVSEL#有效信號(hào)表示響應(yīng)。同時(shí)從設(shè)備內(nèi)部的讀操作開始進(jìn)行。從設(shè)備將要求的數(shù)據(jù)讀出后,將TRDY#置為有效,并將讀出的數(shù)據(jù)送AD信號(hào)線,PCI總線進(jìn)入“數(shù)據(jù)期”。主設(shè)備在主時(shí)鐘信號(hào)的控制下,從AD上讀入需要的數(shù)據(jù)。PCI的總線周期

PCI上基本的總線傳輸機(jī)制是突發(fā)成組傳輸,這對存儲(chǔ)空間和I/O空間都適用。一個(gè)突發(fā)分組由一個(gè)地址期和一個(gè)(多個(gè))數(shù)據(jù)期組成。一次典型的讀操作過程如下:NanjingUniversityofScience&TechnologyPCI的總線周期如果主設(shè)備需要執(zhí)行突發(fā)總線周期(默認(rèn)方式),則將FRAME#和IRDY#信號(hào)保持有效。從設(shè)備在這二個(gè)信號(hào)的控制下,將下一組數(shù)據(jù)送往AD信號(hào)線,進(jìn)入下一個(gè)數(shù)據(jù)期。如果從設(shè)備不能在下一個(gè)時(shí)鐘周期如期送出數(shù)據(jù),則將TRDY#信號(hào)置為無效,數(shù)據(jù)傳輸將產(chǎn)生停頓。主設(shè)備在發(fā)出最后一組數(shù)據(jù)的讀命令之后,將FRAME#信號(hào)置為無效,表示數(shù)據(jù)傳輸即將結(jié)束。在最后一項(xiàng)數(shù)據(jù)傳輸后,主設(shè)備撤銷IRDY信號(hào),從設(shè)備撤銷TRDY#和DEVSEL#信號(hào),一次PCI突發(fā)總線傳輸結(jié)束??偩€控制器發(fā)現(xiàn)FRAME#信號(hào)結(jié)束后,開始下一次總線仲裁??偩€仲裁和總線上的數(shù)據(jù)傳輸是同時(shí)進(jìn)行的。

PCI總線的數(shù)據(jù)傳輸不但依靠時(shí)鐘信號(hào)作為定時(shí)基準(zhǔn),而且還使用了“聯(lián)絡(luò)”信號(hào)。從嚴(yán)格的意義上說,PCI總線屬于半同步總線。NanjingUniversityofScience&Technology

PCI總線定義了三個(gè)物理地址空間:內(nèi)存地址空間、I/O地址空間和配置地址空間。前兩個(gè)屬于常規(guī)范圍,第三個(gè)是PCI特有的,它用于進(jìn)行PCI的硬件資源配置。

PCI總線的編址是分布式的,每個(gè)設(shè)備都有自己的地址譯碼電路,不需要進(jìn)行統(tǒng)一譯碼。PCI支持正向和負(fù)向兩種地址譯碼。正向譯碼:每個(gè)設(shè)備都監(jiān)聽地址總線,判斷訪問地址是否落在它的地址范圍,如果是,使DELSEL#有效以示應(yīng)答,響應(yīng)速度較快。負(fù)向譯碼:指沒有一個(gè)設(shè)備作出響應(yīng)時(shí),由一個(gè)指定的設(shè)備(負(fù)向譯碼設(shè)備)作出響應(yīng)。由于它要等到總線上其他所有設(shè)備都拒絕之后才能行動(dòng),所以速度較慢。負(fù)向譯碼對于像標(biāo)準(zhǔn)擴(kuò)展總線(PCI/ISA擴(kuò)展橋)這類設(shè)備是很有用的,這是因?yàn)镮SA總線設(shè)備的接口不具備發(fā)出響應(yīng)信號(hào)DELSEL#的功能。PCI的地址空間NanjingUniversityofScience&TechnologyPCI頭標(biāo)區(qū)信息

PCI配置空間是長度為256字節(jié)的一段內(nèi)存空間,其中前64個(gè)字節(jié)放置和PCI接口相關(guān)的信息,64~255的地址空間存放所有因設(shè)備而異的信息。制造商標(biāo)識(shí)(vendorID):由PCI組織給PCI設(shè)備制造廠家的惟一編碼,子系統(tǒng)制造商標(biāo)識(shí)(subsystemvendorID)也由該組織給出。設(shè)備標(biāo)識(shí)(deviceID):生產(chǎn)廠對這個(gè)產(chǎn)品的編號(hào),類似的還有子系統(tǒng)標(biāo)識(shí)(subsystemID)。操作系統(tǒng)根據(jù)子系統(tǒng)制造商標(biāo)識(shí)和子系統(tǒng)標(biāo)識(shí)識(shí)別設(shè)備類型,裝載對應(yīng)的驅(qū)動(dòng)程序。分類碼(classcode):代表該卡上設(shè)備的功能,如網(wǎng)卡、硬盤卡、擴(kuò)展橋、多媒體卡等,它們都對應(yīng)一個(gè)惟一的編碼。PCI的配置地址空間NanjingUniversityofScience&TechnologyPCI配置寄存器的頭標(biāo)區(qū)PCI的配置地址空間NanjingUniversityofScience&TechnologyPCI頭標(biāo)區(qū)信息基地址寄存器0~5(baseaddressregisters):PCI卡上通常有自己的存儲(chǔ)器,或者以存儲(chǔ)器編址的寄存器和I/O空間。為使驅(qū)動(dòng)程序和應(yīng)用程序能夠?qū)λ鼈冞M(jìn)行訪問,需要申請一段PCI空間的存儲(chǔ)區(qū)域。第0位是只讀位,為0表示申請存儲(chǔ)器空間,這時(shí)用1~2位表示存儲(chǔ)空間的類型。第4~31位用來表示申請地址空間的大小,用其中可讀寫的位數(shù)表示。第0位為1時(shí)表示申請IO空間。第3位為1表示數(shù)據(jù)是可以預(yù)取的??梢?,存儲(chǔ)空間的大小由基地址寄存器的可讀寫位數(shù)指定,分配的位置則由系統(tǒng)統(tǒng)一安排。由于有6個(gè)基地址寄存器,PCI設(shè)備最多可以申請6段地址空間。PCI的配置地址空間NanjingUniversityofScience&TechnologyPCI的發(fā)展1)66MHz時(shí)鐘在PCI2.1中允許總線以最高66MHz的時(shí)鐘工作。PCI規(guī)范2.1版定義了66MHz速度下的操作。在64位的66MHz總線中,可達(dá)到的最大數(shù)據(jù)流量是8B×66M/s=528MB/s2)CompactPCICompactPCI是PCI工業(yè)計(jì)算機(jī)制造商聯(lián)盟制訂的規(guī)范。它定義了更加堅(jiān)固耐用的PCI總線,用于工業(yè)和嵌入式應(yīng)用。在電氣、邏輯和軟件功能方面與PCI完全兼容,并采用緊固機(jī)構(gòu),具有良好的抗震性能,支持熱插拔。NanjingUniversityofScience&Technology

AGP(AcceleratedGraphicsPort)是Intel公司配合PentiumII處理器開發(fā)的總線標(biāo)準(zhǔn),它是建立在PCI總線基礎(chǔ)上、專門針對3D圖形處理的高效能總線。

早期的顯卡通過ISA總線與主板連接,隨后出現(xiàn)的PCI顯卡通過PCI總線與主板連接,但是ISA、PCI顯卡均不能滿足3D圖形/視頻技術(shù)的發(fā)展要求。PCI顯卡處理3D圖形有兩個(gè)主要缺點(diǎn):

PCI總線最高數(shù)據(jù)傳輸速度僅為133MB/s,無法滿足處理3D圖形對數(shù)據(jù)傳輸率的要求。需要足夠多的顯示存儲(chǔ)器,這將導(dǎo)致顯示卡的成本很高。

AGP總線NanjingUniversityofScience&Technology

AGP總線使用32位寬度的數(shù)據(jù)總線,AGP1x的時(shí)鐘為66MHz,其數(shù)據(jù)傳輸速率為266MB/s,是PCI總線的2倍。AGP2x以113MHz的頻率工作,傳輸速率可達(dá)533MB/s。

AGP總線可使3D圖形在普通個(gè)人電腦上以更快的速度顯示。它使用普通個(gè)人電腦的主內(nèi)存來刷新顯示器顯示的圖像,支持紋理貼圖,零緩沖和阿爾法混合等3D圖形技術(shù)。由于AGP接口對主內(nèi)存的使用是動(dòng)態(tài)的,也就是說,當(dāng)主內(nèi)存沒有被用來進(jìn)行圖形加速處理的時(shí)候,它可以重新被操作系統(tǒng)或者其它應(yīng)用程序使用。AGP接口背景知識(shí)NanjingUniversityofScience&TechnologyAGP總線是Intel于1996年7月正式推出的顯示卡專用的局部總線技術(shù),推出目的是補(bǔ)救PCI共享總線帶寬嚴(yán)重限制顯卡3D化的問題。實(shí)際上,AGP是在PCI2.1版規(guī)范基礎(chǔ)之上擴(kuò)充修改而成,工作頻率為66MHz,1X模式下帶寬為266MB/s,是PCI總線的兩倍。后來依次又推出了AGP2X、AGP4X,最后是AGP8X,傳輸速度達(dá)到了2.1GB/s。AGP總線NanjingUniversityofScience&Technology

IDE(IntegratedDriveElectronics電子集成驅(qū)動(dòng)器):其本意實(shí)際上是指把控制器與盤體集成在一起的硬盤驅(qū)動(dòng)器,也叫ATA(AdvancedTechnologyAttachment)接口,現(xiàn)在PC機(jī)使用的硬盤大多數(shù)都是IDE兼容的,只需用一根電纜將它們與主板或接口卡連起來就可以了。

IDE(IntegratedDriveElectronics)憑借其高速的傳輸和平常的價(jià)格,受到普通用戶的歡迎。在過去的幾年間,IDE進(jìn)步得很快,UltraDMA33推出不到兩年,UltraDMA66就上市了。其中UltraDMA/66是目前主流桌面硬盤采用的接口類型,支持最大外部數(shù)據(jù)傳輸率為66.7MB/s。IDE接口

NanjingUniversityofScience&Technology

IDE口是用來連接IDE設(shè)備的,一般是硬盤和光驅(qū)。主板上的兩個(gè)IDE口,一個(gè)是主接口,一個(gè)是副接口。每個(gè)IDE口可以連接兩個(gè)IDE設(shè)備,所以,一臺(tái)電腦最多可連接四個(gè)IDE設(shè)備。連接的時(shí)候要注意,不僅兩個(gè)IDE口之間有主次關(guān)系,接在同一個(gè)IDE口上的兩個(gè)IDE設(shè)備之間也有主次關(guān)系;主硬盤,也就是啟動(dòng)硬盤必須作為主設(shè)備接到主IDE口上。比較新的主板沒有這樣嚴(yán)格的要求。在主板上,主IDE口一般用“PrimaryIDE”或“IDE1”來表示。另一個(gè)用“SecondaryIDE”或“IDE2”表示。IDE接口NanjingUniversityofScience&Technology硬盤數(shù)據(jù)線是40芯的,有3個(gè)接頭,它們不分順序。其中兩個(gè)接頭連接硬盤和光驅(qū),第三個(gè)接頭接到主板的主IDE接口上,不要接到副IDE口上。IDE接口數(shù)據(jù)線上都有一根色線,一般為紅線,接線原則是色線對應(yīng)接口上第一根針,主板上的接口和設(shè)備接口都是這樣。先接好主板這頭,再接光驅(qū),再接硬盤。NanjingUniversityofScience&TechnologySCSI接口

SCSI(SmallComputerSystemInterface小型計(jì)算機(jī)系統(tǒng)接口),最早研制于1979年,原為小型機(jī)研制的一種接口技術(shù),隨著電腦技術(shù)的發(fā)展,現(xiàn)在它被完全移植到了普通PC上。現(xiàn)在的SCSI可以劃分為SCSI-1和SCSI-2(SCSIWide與SCSIWideFast),最新的為SCSI-3,不過SCSI-2是目前最流行的SCSI版本。

SCSI廣泛應(yīng)用于如:硬盤、光驅(qū)、

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論