數(shù)字電路第4章(5加法器)-2

第四章組合邏輯電路本章主要內(nèi)容4.1概述4.2組合邏輯電路的分析和設(shè)計(jì)

4.3若干常用的組合邏輯電路

4.4組合邏輯電路中的競爭－冒險(xiǎn)現(xiàn)象

編碼器譯碼器數(shù)據(jù)選擇器（多路選擇器）、數(shù)據(jù)分配器加法器數(shù)值比較器§4.3常用的組合邏輯電路

MSI組合部件具有功能強(qiáng)、兼容性好、體積小、功耗低、使用靈活等優(yōu)點(diǎn)，因此得到廣泛應(yīng)用。本節(jié)介紹幾種典型MSI組合邏輯部件的功能及應(yīng)用：加法器分類：

一位加法器多位加法器

兩個(gè)二進(jìn)制數(shù)的加、減、乘、除運(yùn)算，在計(jì)算機(jī)中都化為若干步加法運(yùn)算進(jìn)行.因此，加法器是構(gòu)成算術(shù)運(yùn)算器的基本單元。一、1位加法器1.半加器半加器是只考慮兩個(gè)1位二進(jìn)制數(shù)相加，不考慮低位的進(jìn)位。其真值表為：輸出端的邏輯式為:輸入輸出ABSCO0000011010101101邏輯電路及邏輯符號如圖所示:邏輯電路邏輯符號2.全加器全加器除了加數(shù)和被加數(shù)外，還要考慮低位的進(jìn)位。即:將對應(yīng)位的加數(shù)A，B和來自低位的進(jìn)位CI三個(gè)數(shù)相加,得到和S、以及向高位的進(jìn)位CO.真值表為:利用卡諾圖，采用合并0的方法，輸出端的邏輯式為:輸入輸出ABCISCO0000000110010100110110010101011100111111雙全加器74LS183的內(nèi)部電路：S=

(A'B'C'I+A'BCI

+AB'CI

+ABC'I

)'

=

(A'B'C'I+ABC'I+A'BCI

+AB'CI

)'

=[(A?B)

C'I+(A+B)

CI]'

=

[(A+B)'

C'I+(A+B)

CI

]'

=

[(A+B)?CI]'

=(A+B)+CI

全加器可由兩個(gè)半加器和一個(gè)或門組成：ABSCOCO∑CI（a）邏輯電路（b）邏輯符號ABCO∑SCOCO∑CI半加器的輸出函數(shù)：全加器的輸出函數(shù)：二、多位加法器1.串行進(jìn)位加法器（行波進(jìn)位加法器）

下圖所示電路為4位全加器，由于低位的進(jìn)位輸出接到高位的進(jìn)位輸入，故為串行進(jìn)位加法器。兩個(gè)多位二進(jìn)制數(shù)相加，必須利用全加器，1位二進(jìn)制數(shù)相加用1個(gè)全加器，n位二進(jìn)制數(shù)相加用n個(gè)全加器。只要將低位的進(jìn)位輸出CO接到高位的進(jìn)位輸入CI。串行進(jìn)位加法器結(jié)構(gòu)簡單，但運(yùn)算速度慢（每一位的相加結(jié)果都必須等到低位的進(jìn)位產(chǎn)生以后才能建立起來,要經(jīng)過4級門的延遲時(shí)間）。應(yīng)用在對運(yùn)算速度要求不高的場合。輸出邏輯式為：2.超前進(jìn)位加法器為了提高速度，若使進(jìn)位信號不逐級傳遞，而是運(yùn)算開始時(shí)，即可得到各位的進(jìn)位信號，采用這個(gè)原理構(gòu)成的加法器，就是超前進(jìn)位（CarryLook－ahead）加法器，也成快速進(jìn)位（Fastcarry）加法器。1111110011101010100110110010100110000000COSCIBA輸出輸入由全加器真值表可知，高位的進(jìn)位信號CO的產(chǎn)生是在兩種情況下：①在A·B＝1；②在A+B=1,且CI=1。故向高位的進(jìn)位信號為:設(shè)Gi＝AiBi為進(jìn)位生成函數(shù)，

Pi＝Ai＋Bi為進(jìn)位傳遞函數(shù)，

則上式可寫成:和為：COi與Si僅僅是輸入Ai、Bi的函數(shù)74LS283就是采用這種超前進(jìn)位的原理構(gòu)成的4位超前進(jìn)位加法器，其內(nèi)部電路如圖所示超前進(jìn)位加法器提高了運(yùn)算速度，但同時(shí)增加了電路的復(fù)雜性，而且位數(shù)越多，電路就越復(fù)雜。超前進(jìn)位加法器：74LS283相加結(jié)果讀數(shù)為

C3S3S2S1S04位二進(jìn)制加數(shù)B輸入端

4位二進(jìn)制加數(shù)A輸入端低位片進(jìn)位輸入端“本位和”輸出端向高位片的進(jìn)位輸出A3A2A1A0B3B2B1B0CI0CO4F3F2F1F0S3S2S1S0C3∑74LS283邏輯符號三、用加法器設(shè)計(jì)組合邏輯電路全加器除了作二進(jìn)制加法外，還可以做乘法運(yùn)算、碼制變換、及實(shí)現(xiàn)8421BCD碼的加法運(yùn)算等。如果能將要產(chǎn)生的邏輯函數(shù)能化成輸入變量與輸入變量相加，或者輸入變量與常量相加，則用加法器實(shí)現(xiàn)這樣邏輯功能的電路常常是比較簡單。例1:試用一位全加器完成二進(jìn)制乘法功能以兩個(gè)兩位二進(jìn)制數(shù)相乘為例:A=A1A0B=B1B0P=AB=A1A0×B1B0P0=A0B0P1=A1B0+A0B1P2=A1B1+

C1P3=

C2P1不能用與或門實(shí)現(xiàn)，與或門不可能產(chǎn)生進(jìn)位位。C1

為A1B0+A0B1的進(jìn)位位。C2為A1B1+C1的進(jìn)位位?！罙1A0B1B0A1B0A0B0A0B1A1B1C1C2+P0P1P2P3思考:為什么片1的Ci

、片2的B要接地?P0=A0B0P1=A1B0+A0B1P2