電工電子技術(shù)基礎(chǔ)

數(shù)字信號(hào)：在時(shí)間上和數(shù)值上不連續(xù)的（即離散的）信號(hào)。對(duì)數(shù)字信號(hào)進(jìn)行傳輸、處理的電子線路稱為數(shù)字電路。模擬信號(hào)：在時(shí)間上和數(shù)值上連續(xù)的信號(hào)。模擬信號(hào)波形2、十進(jìn)制數(shù)碼為：0?9；基數(shù)是數(shù)字信號(hào)：在時(shí)間上和數(shù)值上不連續(xù)的（即離散的）信號(hào)。對(duì)數(shù)字信號(hào)進(jìn)行傳輸、處理的電子線路稱為數(shù)字電路。模擬信號(hào)：在時(shí)間上和數(shù)值上連續(xù)的信號(hào)。模擬信號(hào)波形2、十進(jìn)制數(shù)碼為：0?9；基數(shù)是10。運(yùn)算規(guī)律：逢十進(jìn)一，即：9+1=10。十進(jìn)制數(shù)的權(quán)展開(kāi)式：同樣的數(shù)碼在不同的數(shù)位上代表的數(shù)值不同。103、102、101、100稱為十進(jìn)制的權(quán)。各數(shù)位的權(quán)是10的幕。任意一個(gè)十進(jìn)制數(shù)都可以表示為各個(gè)數(shù)位上的數(shù)碼與其對(duì)應(yīng)的權(quán)的乘積之和，稱權(quán)展開(kāi)式。第一節(jié)數(shù)字電路概述一、數(shù)字信號(hào)與數(shù)字電路對(duì)模擬信號(hào)進(jìn)行傳輸、處理的電子線路稱為模擬電路。二、數(shù)字電路的特點(diǎn)（1）工作信號(hào)是二進(jìn)制的數(shù)字信號(hào)，在時(shí)間上和數(shù)值上是離散的（不連續(xù)），反映在電路上就是低電平和高電平兩種狀態(tài)（即0和1兩個(gè)邏輯值）。（2）在數(shù)字電路中，研究的主要問(wèn)題是電路的邏輯功能，即輸入信號(hào)的狀態(tài)和輸出信號(hào)的狀態(tài)之間的邏輯關(guān)系。（3）對(duì)組成數(shù)字電路的元器件的精度要求不高，只要在工作時(shí)能夠可靠地區(qū)分0和1兩種狀態(tài)即可。三、數(shù)制1、數(shù)制（1）進(jìn)位制：表示數(shù)時(shí)，僅用一位數(shù)碼往往不夠用，必須用進(jìn)位計(jì)數(shù)的方法組成多位數(shù)碼。多位數(shù)碼每一位的構(gòu)成以及從低位到高位的進(jìn)位規(guī)則稱為進(jìn)位計(jì)數(shù)制，簡(jiǎn)稱進(jìn)位制。（2）基數(shù)：進(jìn)位制中可能用到的數(shù)碼個(gè)數(shù)。（3）位權(quán)（位的權(quán)數(shù)）：在某一進(jìn)位制的數(shù)中，每一位的大小都對(duì)應(yīng)著該位上的數(shù)碼乘上一個(gè)固定的數(shù)，這個(gè)固定的數(shù)就是這一位的權(quán)數(shù)。權(quán)數(shù)是一個(gè)冪。即:(5555)10=5X103+5X102+5X101+5X100又如：(209.04)10=2X102+0X101+9X10q+0X10-1+4X10_23、二進(jìn)制數(shù)碼為：0、1；基數(shù)是2。運(yùn)算規(guī)律：逢二進(jìn)一，即：1+1=10。二進(jìn)制數(shù)的權(quán)展開(kāi)式：如：(101?01)2=1X22+0X21+1X20+0X2-1+1X2-2=(5.25)10=(5.25)10各數(shù)位的權(quán)是2的冪二進(jìn)制數(shù)只有0和1兩個(gè)數(shù)碼，它的每一位都可以用電子元件來(lái)實(shí)現(xiàn)，且運(yùn)算規(guī)則簡(jiǎn)單，相應(yīng)的運(yùn)算電路也容易實(shí)現(xiàn)。運(yùn)算規(guī)則加法規(guī)則：0+0=0，0+1=1，1+0=1，1+1=10運(yùn)算規(guī)則乘法規(guī)則：0.0=0， 0.1=0，1.0=0，1.1=14、十六進(jìn)制數(shù)碼為：0?9、A?F；基數(shù)是16。運(yùn)算規(guī)律：逢土六進(jìn)二，即：F+1=10。十六進(jìn)制數(shù)的權(quán)展開(kāi)式：如：(D8.A)2=13如：(D8.A)2=13X161+8X160+10X16-1=(216.625)10111各數(shù)位的權(quán)是16的冪5、幾種進(jìn)制數(shù)之間的對(duì)應(yīng)關(guān)系十進(jìn)制數(shù)二進(jìn)制數(shù)八進(jìn)制數(shù)十六進(jìn)制數(shù)00000001000111200102230011334010044501015560110667011177810001089100111910101012A11101113B12110014C13110115D14111016E15111117F

四、數(shù)制轉(zhuǎn)換1、十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)十進(jìn)制整數(shù)轉(zhuǎn)換為二進(jìn)制采用除基取金法，先得到的余數(shù)為低位，后得到的余數(shù)為髙位。例：(44)10=(101100)22、二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換二講制數(shù)與十六講制數(shù)的相互轉(zhuǎn)換，按照每4位二進(jìn)制數(shù)對(duì)應(yīng)于一位十六進(jìn)制數(shù)進(jìn)行轉(zhuǎn)換。oooiiioi|oioo.0110=(1D4.6)16(AF4.76)16=101011110100.01110110五、編碼1、 數(shù)字系統(tǒng)只能識(shí)別0和1，怎樣才能表示更多的數(shù)碼、符號(hào)、字母呢？用編碼可以解決此問(wèn)題。2、 用一定位數(shù)的二進(jìn)制數(shù)來(lái)表示十進(jìn)制數(shù)碼、字母、符號(hào)等信息稱為編碼。3、 用以表示十進(jìn)制數(shù)碼、字母、符號(hào)等信息的一定位數(shù)的二進(jìn)制數(shù)稱為代碼。4、 二-十進(jìn)制代碼：用4位二進(jìn)制數(shù)b3b2bib°來(lái)表示十進(jìn)制數(shù)中的0~9十個(gè)數(shù)碼。簡(jiǎn)稱BCD碼。用四位自然二進(jìn)制碼中的前十個(gè)碼字來(lái)表示十進(jìn)制數(shù)碼，因各位的權(quán)值依次為8、4、2、1，故稱8421碼。十進(jìn)制數(shù)8421碼余3碼格雷碼2421碼5421碼000000011000000000000100010100000100010001200100101001100100010300110110001000110011401000111011001000100501011000011110111000601101001010111001001701111010010011011010810001011110011101011910011100110111111100權(quán)842124215421六、門(mén)電路的認(rèn)識(shí)：門(mén)電路是一種具有一定邏輯關(guān)系的一個(gè)或多個(gè)輸入瑞、一個(gè)輸出瑞的開(kāi)關(guān)電路。它的輸入信號(hào)滿足1、1、與邏輯和與門(mén)電路①、例子：與邏輯關(guān)系表開(kāi)關(guān)A開(kāi)關(guān)B燈F斷斷不亮斷通不亮通斷不亮通通亮、二極管二輸入與門(mén)電路:當(dāng)決定某事件的全部條件同時(shí)具備時(shí)，結(jié)果才會(huì)發(fā)生，這種因果關(guān)系叫做與邏輯。實(shí)現(xiàn)與邏輯關(guān)系的電路稱為與門(mén)。+UCC(+5V)R3^+UCC(+5V)R3^0V二輸入與門(mén)電路"F輸入輸出二極管?chē)\UBUFDiD20V0V0V導(dǎo)通導(dǎo)通0V3V0V導(dǎo)通截止3V0V0V截止導(dǎo)通3V3V3V截止截止與邏輯輸入和輸出電平關(guān)系F=AB二輸入與門(mén)邏輯符號(hào)、真值表和符號(hào):F=AB二輸入與門(mén)邏輯符號(hào)輸入輸岀ABF000010100111與邏輯真值表與門(mén)的邏輯功能可概括為:輸入有0，輸出為0；輸入全1，輸出為1。運(yùn)算規(guī)則:邏輯與（邏輯乘）的運(yùn)算規(guī)則為:0?0=00-1=01-0=01-1=1下圖為一個(gè)三輸入與門(mén)電路的輸入信號(hào)A、B、C和輸出信號(hào)F的波形圖。2、或邏輯和或門(mén)電路①、例子：開(kāi)關(guān)A2、或邏輯和或門(mén)電路①、例子：開(kāi)關(guān)A開(kāi)關(guān)B燈F斷斷不亮斷通亮通斷亮通通亮或邏輯關(guān)系表在決定某事件的條件中，只要任一條件具備，事件就會(huì)發(fā)生，這種因果關(guān)系叫做或邏輯。實(shí)現(xiàn)或邏輯關(guān)系的電路稱為或門(mén)。②、二極管二輸入或門(mén)電路:輸入輯關(guān)系的電路稱為或門(mén)。②、二極管二輸入或門(mén)電路:輸入輸出二極管U UBUFD1D20V0V0V截止截止0V3V0V截止導(dǎo)通3V0V0V導(dǎo)通截止3V3V3V導(dǎo)通導(dǎo)通或邏輯輸入和輸出電平關(guān)系F=A+B A*B■>F=A+B A*B■>21rF二輸入與門(mén)邏輯符號(hào)或門(mén)的邏輯功能可概括為：輸入有1,輸出為1;輸入全0,輸出為0。④運(yùn)算規(guī)則：邏輯或(邏輯加)的運(yùn)算規(guī)則為：0+0=0 0+1=0 1+0=0 1+1=13、非邏輯和非門(mén)電路①、例子：⑤圖為一個(gè)三輸入或門(mén)電路的輸入信號(hào)A、B、C和輸出信號(hào)F3、非邏輯和非門(mén)電路①、例子：開(kāi)關(guān)A燈F斷亮通不亮非邏輯關(guān)系表決定某事件的條件只有一個(gè),當(dāng)條件出現(xiàn)時(shí)事件不發(fā)生,而條件不出現(xiàn)時(shí),事件發(fā)生,這種因果關(guān)系叫做韭邏輯。實(shí)現(xiàn)非邏輯關(guān)系的電路稱為韭門(mén)，也稱反相器。②、三極管或門(mén)電路:A—1 ~°FA—1 ~°F邏輯符號(hào)非邏輯輸入和輸出電平關(guān)系非門(mén)電路和邏輯符號(hào)輸入A為高電平1(3V)時(shí)，三極管飽和導(dǎo)通，輸出F為低電平0(0V)；輸入A為低電平0(0V)時(shí),三極管截止，輸出F為高電平1(3V)。非邏輯邏輯符③、真值表和符號(hào)非邏輯邏輯符AF01F=A10或邏輯真值表④運(yùn)算規(guī)則：邏輯非(邏輯反)的運(yùn)算規(guī)則為:0=1 1=0總結(jié)：

1、邏輯門(mén)電路：用以實(shí)現(xiàn)基本和常用邏輯運(yùn)算的電子電路。簡(jiǎn)稱門(mén)電路。2、獲得高、低電平的基本方法：利用半導(dǎo)體開(kāi)關(guān)元件的導(dǎo)通、截止(即開(kāi)、關(guān))兩種工作狀態(tài)3、邏輯0和1：電子電路中用高、低電平來(lái)表示。4、基本和常用門(mén)電路有與門(mén)、或門(mén)、非門(mén)(反相器)、與非門(mén)、或非門(mén)、與或非門(mén)和異或門(mén)等。七、復(fù)合門(mén)電路將與門(mén)、或門(mén)、非門(mén)組合起來(lái)，可以構(gòu)成多種復(fù)合門(mén)電路。1、與非門(mén)：由與門(mén)和非門(mén)構(gòu)成與非門(mén)，具體見(jiàn)下圖。A1、與非門(mén)：由與門(mén)和非門(mén)構(gòu)成與非門(mén)，具體見(jiàn)下圖。ABF001011101110與非門(mén)真值表邏輯表達(dá)式:F=AB與非門(mén)的邏輯功能可概括為：輸入有0，輸出為1；輸入全1，輸出為0。2、或非門(mén):由或門(mén)和非門(mén)構(gòu)成或非門(mén)，具體見(jiàn)下圖。2、或非門(mén):由或門(mén)和非門(mén)構(gòu)成或非門(mén)，具體見(jiàn)下圖。ABF001010100110或非門(mén)真值表邏輯表達(dá)式:或非門(mén)的邏輯功能可概括為:輸入有1，輸出為0；輸入全0，輸出為1。3、異或門(mén):由兩個(gè)非門(mén)、兩個(gè)與門(mén)和或門(mén)構(gòu)成，具體見(jiàn)下圖。ABABF異或門(mén)的構(gòu)成由兩個(gè)非門(mén)、兩個(gè)與門(mén)和或門(mén)構(gòu)成，具體見(jiàn)下圖。ABABF異或門(mén)的構(gòu)成異或門(mén)的邏輯符號(hào)ABF000011101110異或門(mén)真值表邏輯表達(dá)式：F二AB+AB二A十B異或門(mén)的邏輯 功能可概括為:輸入相異輸出為1；輸入相同輸出為04、與或非門(mén)：由與門(mén)、或門(mén)和非門(mén)構(gòu)成與或非門(mén)。ABFCD(a)與或非門(mén)的構(gòu)成F(b)與或非門(mén)的符號(hào)ABFCD(a)與或非門(mén)的構(gòu)成F(b)與或非門(mén)的符號(hào)邏輯表達(dá)式：F二AB+CD第二節(jié)邏輯代數(shù)

將門(mén)電路按照一定的規(guī)律連接起來(lái)，可以組成具有各種邏輯功能的邏輯電路。分析和設(shè)計(jì)邏輯電路的數(shù)學(xué)工具是邏輯代數(shù)（又叫布爾代數(shù)或開(kāi)關(guān)代數(shù)）。邏輯代數(shù)具有3種基本運(yùn)算：與運(yùn)算（邏輯乘）、或運(yùn)算（邏輯加）和非運(yùn)算（邏輯非）。1邏輯代數(shù)的公式和定理（1）常量之間的關(guān)系與運(yùn)算：0?0=00?1=01?0=0 1?1=1或運(yùn)算：0+0=00+1=11+0=11+1=1非運(yùn)算：1=0 0=1（2） 基本運(yùn)算與運(yùn)算：A?0=0A?1=AA?A=AA?A=0或運(yùn)算：A+0=AA+1=1A+A=AA+A=1非運(yùn)算：A=A（分別令A(yù)=0及A=1代入這些公式，即可證明它們的正確性。）（3） 基本定理交換律：注：利用真值表很容易證明這些公式的正確性。交換律：如證明A?B=B?A：ABA.BB.A0000010010001111(A?B)?C=A?(B?C)(A+B)+C=A+(B+C)A?(B+C)=A?B+A?CA+B?C=(A+B)?(A+C)反演律（摩根定律）：證明分配率：A+BA=(A+B)(A+C)證明：分配率A(分配率A(B+C)=AB+ACAA=A分配率A(B+C)=AB+ACA+1=1=A+AB+AC+BC=A(1+B+C)+BC=A+BC吸收律：分配率A+BC=(A+B)(A+C)A+A=1A?l=l證明：A+AB=(A+A分配率A+BC=(A+B)(A+C)A+A=1A?l=l=1-(A+B)=A+B2邏輯函數(shù)的表示方法邏輯函數(shù)有5種表示形式：真值表、邏輯表達(dá)式、卡諾圖、邏輯圖和波形圖。只要知道其中一種表示形式，就可轉(zhuǎn)換為其它幾種表示形式。A、真值表真值表：是由變量的所有可能取值組合及其對(duì)應(yīng)的函數(shù)值所構(gòu)成的表格。真值表列寫(xiě)方法：每一個(gè)變量均有0、1兩種取值，n個(gè)變量共有2i種不同的取值，將這2i種不同的取值按順序(一般按二進(jìn)制遞增規(guī)律)排列起來(lái)，同時(shí)在相應(yīng)位置上填入函數(shù)的值，便可得到邏輯函數(shù)的真值表。例如，要表示這樣一個(gè)函數(shù)關(guān)系：當(dāng)3個(gè)變量A、B、C的取值中有偶數(shù)個(gè)1時(shí)，函數(shù)取值為1；否則，函數(shù)取值為0。此函數(shù)稱為判偶函數(shù)，可用真值表表示如下。第二節(jié)組合邏輯電路的設(shè)計(jì)例1：設(shè)計(jì)一個(gè)樓上、樓下開(kāi)關(guān)的控制邏輯電路來(lái)控制樓梯上的路燈，使之在上樓前，用樓下開(kāi)關(guān)打開(kāi)電燈，上樓后，用樓上開(kāi)關(guān)關(guān)滅電燈；或者在下樓前，用樓上開(kāi)關(guān)打開(kāi)電燈，下樓后，用樓下開(kāi)關(guān)關(guān)滅電燈。實(shí)際電路圖：設(shè)樓上開(kāi)關(guān)為A,樓下開(kāi)關(guān)為B,燈泡為F。并設(shè)開(kāi)關(guān)A、B擲向上方時(shí)為1,擲向下方時(shí)為0；燈亮?xí)rF為1,燈滅時(shí)F為0。根據(jù)邏輯要求列出真值表。ABF001010100111用與非門(mén)實(shí)現(xiàn)：F=AB+AB用與非門(mén)實(shí)現(xiàn)：F=AB+ABAo =] aF例2：用與非門(mén)設(shè)計(jì)一個(gè)交通報(bào)警控制電路。交通信號(hào)燈有紅、綠、黃3種,3種燈分別單獨(dú)工作或黃、綠燈同時(shí)工作時(shí)屬正常情況,其他情況均屬故障,出現(xiàn)故障時(shí)輸出報(bào)警信號(hào)。設(shè)紅、綠、黃燈分別用A、B、C表示，燈亮?xí)r其值為1,燈滅時(shí)其值為0；輸出報(bào)警信號(hào)用F表示,

燈正常工作時(shí)其值為0，燈出現(xiàn)故障時(shí)其值為1。根據(jù)邏輯要求列出真值表。ABCFABCF00011000001010110100110101101111邏輯表達(dá)式：邏輯電路圖F=ABC+ABC+ABC+ABCF=ABC+ABC+ABC+ABC+ABC=ABC+AB(C+C)+AC(B+B)=ABC+AB+ACF=ABCABAC例3：用與非門(mén)設(shè)計(jì)一個(gè)舉重裁判表決電路。設(shè)舉重比賽有3個(gè)裁判，一個(gè)主裁判和兩個(gè)副裁判。杠鈴?fù)耆e上的裁決由每一個(gè)裁判按一下自己面前的按鈕來(lái)確定。只有當(dāng)兩個(gè)或兩個(gè)以上裁判判明成功，并且其中有一個(gè)為主裁判時(shí)，表明成功的燈才亮。設(shè)主裁判為變量A,副裁判分別為B和C；表示成功與否的燈為F,根據(jù)邏輯要求列出真值表。ABCFABCF00001000001010110100110101101111BC邏輯電路圖:A邏輯表達(dá)式：BC邏輯電路圖:AF=ABC+ABC+ABCF=ABC+ABC+ABC=ABC+ABC+ABC+ABC=AB(C+C)+AC(B+B)=AB+ACF二AB?AC第四節(jié)觸發(fā)器學(xué)習(xí)要點(diǎn)：觸發(fā)器的工作原理及邏輯功能1、觸發(fā)器是構(gòu)成時(shí)序邏輯電路的基本邏輯部件。2、它有兩個(gè)穩(wěn)定的狀態(tài)：0狀態(tài)和1狀態(tài)；3、在不同的輸入情況下，它可以被置成0狀態(tài)或1狀態(tài)；4、當(dāng)輸入信號(hào)消失后，所置成的狀態(tài)能夠保持不變。所以，觸發(fā)器可以記憶1位二值信號(hào)。根據(jù)邏輯功能的不同，觸發(fā)器可以分為RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T和T觸發(fā)器；按照結(jié)構(gòu)形式的不同，又可分為基本RS觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器和邊沿觸發(fā)器。4.1RS觸發(fā)器1、 基本RS觸發(fā)器：信號(hào)輸出端，Q=0、Q=1的狀態(tài)稱0狀態(tài)，Q=1、Q=0的狀態(tài)稱1狀態(tài)；S，R信號(hào)輸入端，低電平有效。2、 電路組成和邏輯符號(hào)：3、 工作原理：（1） R=0、S=1。由于R=0，不論Q為0還是1,都有Q=1；再由S=1、Q=1可得Q=0。TOC\o"1-5"\h\zD D D D _即不論觸發(fā)器原來(lái)處于什么狀態(tài)都將變成0狀態(tài)，這種情況稱將觸發(fā)器置0或復(fù)位。由于是在R端加_ D輸入信號(hào)（負(fù)脈沖）將觸發(fā)器置0,所以把RD端稱為觸發(fā)器的置0端或復(fù)位端。（2） R=1、S=0。由于S=0，不論Q為0還是1,都有Q=1；再由R=1、Q=1可得Q=0。D D D D _即不論觸發(fā)器原來(lái)處于什么狀態(tài)都將變成1狀態(tài)，這種情況稱將觸發(fā)器置1或置位。由于是在S端加_ D輸入信號(hào)（負(fù)脈沖）將觸發(fā)器置1,所以把SD端稱為觸發(fā)器的置1端或置位端。（3） R=1、S=1。根據(jù)與非門(mén)的邏輯功能不難推知，當(dāng)R=1、S=1時(shí)，觸發(fā)器保持原有狀態(tài)D D D D不變，即原來(lái)的狀態(tài)被觸發(fā)器存儲(chǔ)起來(lái)，這體現(xiàn)了觸發(fā)器具有記憶能力。（4） RD=0、SD=0。這種情況下兩個(gè)與非門(mén)的輸出端Q和Q全為1,不符合觸發(fā)器的邏輯關(guān)系。并且由于與非門(mén)延遲時(shí)間不可能完全相等，在兩輸入端的0信號(hào)同時(shí)撤除后，將不能確定觸發(fā)器是處于1狀態(tài)還是0狀態(tài)。所以觸發(fā)器不允許出現(xiàn)這種情況，這就是基本RS觸發(fā)器的約束條件。4、 功能表RdSDQ功能00不定不允許010置0101置111不變保持5、基本RS觸發(fā)器的特點(diǎn)（1）觸發(fā)器的次態(tài)不僅與輸入信號(hào)狀態(tài)有關(guān)，而且與觸發(fā)器原來(lái)的狀態(tài)有關(guān)。（2）電路具有兩個(gè)穩(wěn)定狀態(tài)，在無(wú)外來(lái)觸發(fā)信號(hào)作用時(shí)，電路將保持原狀態(tài)不變（3）在外加觸發(fā)信號(hào)有效時(shí)，電路可以觸發(fā)翻轉(zhuǎn)，實(shí)現(xiàn)置0或置1。（4）在穩(wěn)定狀態(tài)下兩個(gè)輸出端的狀態(tài)和必須是互補(bǔ)關(guān)系，即有約束條件。4.2、同步RS觸發(fā)器1、電路組成和邏輯符號(hào)：3、工作原理：C=0時(shí)，觸發(fā)器保持原來(lái)狀態(tài)不變°C=1時(shí)，工作情況與基本RS觸發(fā)器相同。4、功能表CRSQn+1功能0XXQn保持100Qn保持1011置11100置0111不定不允許在數(shù)字電路中，凡根據(jù)輸入信號(hào)R、S情況的不同，具有置0、置1和保持功能的電路，都稱為RS觸發(fā)器。5、主要特點(diǎn)（1） 時(shí)鐘電平控制。在CP=1期間接收輸入信號(hào)，CP=0時(shí)狀態(tài)保持不變，與基本RS觸發(fā)器相比，對(duì)觸發(fā)器狀態(tài)的轉(zhuǎn)變?cè)黾恿藭r(shí)間控制。（2） R、S之間有約束。不能允許出現(xiàn)R和S同時(shí)為1的情況，否則會(huì)使觸發(fā)器處于不確定的狀態(tài)。6、波形圖7、計(jì)數(shù)式RS觸發(fā)器設(shè)觸發(fā)器的初始狀態(tài)為0。根據(jù)同步RS觸發(fā)器的邏輯功能可知，第1個(gè)時(shí)鐘脈沖CP到來(lái)時(shí)，因R=Q=0、S=Q=1，所以觸發(fā)器狀態(tài)翻轉(zhuǎn)為1,即R=Q=1、S=Q=0；第2個(gè)時(shí)鐘脈沖C到來(lái)時(shí)，觸發(fā)器狀態(tài)翻轉(zhuǎn)為0,即R=Q=0、S=Q=1。由此可見(jiàn)，每輸入一個(gè)時(shí)鐘脈沖C，觸發(fā)器狀態(tài)翻轉(zhuǎn)一次，故稱為計(jì)數(shù)式RS觸發(fā)器,

計(jì)數(shù)式觸發(fā)器常用來(lái)累計(jì)時(shí)鐘脈沖C的個(gè)數(shù)。D觸發(fā)器1、同步D觸發(fā)器GG(c)邏輯符號(hào)DCP(b)D觸發(fā)器的簡(jiǎn)化電路GG(c)邏輯符號(hào)DCP(b)D觸發(fā)器的簡(jiǎn)化電路DCP(a)D觸發(fā)器的構(gòu)成Cp=0時(shí)觸發(fā)器狀態(tài)保持不變°Cp=1時(shí)，根據(jù)同步RS觸發(fā)器的邏輯功能可知，如果D=0,則R=1,S=0,觸發(fā)器置0；如果D=1,則R=0,S=1,觸發(fā)器置1。即：Qn+1二D2、波形圖在數(shù)字電路中，凡在CP時(shí)鐘脈沖控制下，根據(jù)輸入信號(hào)D情況的不同，具有置0、置1功能的電路，都稱為D觸發(fā)器。4.4主從JK觸發(fā)器1、電路組成匚CK匚QQ(a)電路10一繪主觸發(fā)器C從觸發(fā)器2=22(b)邏輯符號(hào)QQSd匚CK匚QQ(a)電路10一繪主觸發(fā)器C從觸發(fā)器2=22(b)邏輯符號(hào)QQSdJCKRd2、工作原理(1)接收輸入信號(hào)的過(guò)程。Cp=1時(shí)，主觸發(fā)器被打開(kāi)，可以接收輸入信號(hào)JK,其輸出狀態(tài)由輸入信號(hào)的狀態(tài)決定。但由于Cp=0,從觸發(fā)器被封鎖，無(wú)論主觸發(fā)器的輸出狀態(tài)如何變化，對(duì)從觸發(fā)器均無(wú)影響，即觸發(fā)器的輸出狀態(tài)保持不變。2)輸出信號(hào)過(guò)程當(dāng)Cp下降沿到來(lái)時(shí)，即Cp由1變?yōu)?時(shí)，主觸發(fā)器被封鎖，無(wú)論輸入信號(hào)如何變化，對(duì)主觸發(fā)器均無(wú)影響，即在Cp=1期間接收的內(nèi)容被存儲(chǔ)起來(lái)。同時(shí)，由于Cp由0變?yōu)?,從觸發(fā)器被打開(kāi)，可以接收由主觸發(fā)器送來(lái)的信號(hào)，其輸出狀態(tài)由主觸發(fā)器的輸出狀態(tài)決定。在Cp=0期間，由于主觸發(fā)器保持狀態(tài)不變，因此受其控制的從觸發(fā)器的狀態(tài)也即Q、Q的值當(dāng)然不可能改變。3、邏輯功能分析(1)j=0、K=0。設(shè)觸發(fā)器的初始狀態(tài)為0,此時(shí)主觸發(fā)器的R1=0、S1=0，在Cp=1時(shí)主觸發(fā)器保持0狀態(tài)不變；當(dāng)Cp從1變0時(shí)，由于從觸發(fā)器的R2=1、S2=0,也保持為0狀態(tài)不變。如果觸發(fā)器的初始

狀態(tài)為1,當(dāng)Cp從1變0時(shí)，觸發(fā)器則保持1狀態(tài)不變?？梢?jiàn)不論觸發(fā)器原來(lái)的狀態(tài)如何，當(dāng)J=K=0時(shí)，觸發(fā)器的狀態(tài)均保持不變。（2） J=0、K=1。設(shè)觸發(fā)器的初始狀態(tài)為0,此時(shí)主觸發(fā)器的R1=0、S1=0，在Cp=1時(shí)主觸發(fā)器保持0狀態(tài)不變；當(dāng)Cp從1變0時(shí)，由于從觸發(fā)器的R2=1、S2=0,也保持為0狀態(tài)不變。如果觸發(fā)器的初始狀態(tài)為1,則由于R1=1、S1=0,在Cp=1時(shí)將主觸發(fā)器翻轉(zhuǎn)為0狀態(tài)；當(dāng)Cp從1變0時(shí)，從觸發(fā)器狀態(tài)也翻轉(zhuǎn)為0狀態(tài)?？梢?jiàn)不論觸發(fā)器原來(lái)的狀態(tài)如何，當(dāng)J=0、K=1時(shí)，輸入時(shí)鐘脈沖Cp后，觸發(fā)器的狀態(tài)均為0狀態(tài)。（3） J=1、K=0。設(shè)觸發(fā)器的初始狀態(tài)為0,此時(shí)主觸發(fā)器的R1=0、S1=1，在Cp=1時(shí)主觸發(fā)器翻轉(zhuǎn)為1狀態(tài)；當(dāng)Cp從1變0時(shí)，由于從觸發(fā)器的R2=0、S2=1,翻轉(zhuǎn)為1狀態(tài)。如果觸發(fā)器的初始狀態(tài)為1,則由于R1=0、S1=0,在Cp=1時(shí)主觸發(fā)器狀態(tài)保持1狀態(tài)不變；當(dāng)Cp從1變0時(shí)，由于從觸發(fā)器的R2=0、S2=1，從觸發(fā)器狀態(tài)也狀態(tài)保持1狀態(tài)不變。可見(jiàn)不論觸發(fā)器原來(lái)的狀態(tài)如何，當(dāng)J=1、K=0時(shí)，輸入時(shí)鐘脈沖Cp后，觸發(fā)器的狀態(tài)均為1狀態(tài)。（4） J=1、K=1。設(shè)觸發(fā)器的初始狀態(tài)為0,此時(shí)主觸發(fā)器的R1=0、S1=1，在Cp=1時(shí)主觸發(fā)器翻轉(zhuǎn)為1狀態(tài)；當(dāng)Cp從1變0時(shí)，由于從觸發(fā)器的R2=0、S2=1,翻轉(zhuǎn)為1狀態(tài)。如果觸發(fā)器的初始狀態(tài)為1,則由于R1=1、S1=0,在Cp=1時(shí)將主觸發(fā)器翻轉(zhuǎn)為0狀態(tài)；當(dāng)Cp從1變0時(shí)，由于從觸發(fā)器的R2=1、S2=0，從觸發(fā)器狀態(tài)也翻轉(zhuǎn)為0狀態(tài)?？梢?jiàn)不論觸發(fā)器原來(lái)的狀態(tài)如何，當(dāng)J=1、K=1時(shí)，輸入時(shí)鐘脈沖Cp后，觸發(fā)器的狀態(tài)必定與原來(lái)的狀態(tài)相反。由于每來(lái)一個(gè)時(shí)鐘脈沖Cp觸發(fā)器狀態(tài)翻轉(zhuǎn)一次，所以這種情況下的JK觸發(fā)器具有計(jì)數(shù)功能。4、功能表5、波形圖CPQn1Q5、波形圖CPQn1QnQn功能

保持

置0

置1

翻轉(zhuǎn)4.5觸發(fā)器邏輯功能的轉(zhuǎn)換在雙穩(wěn)態(tài)觸發(fā)器中，除了RS觸發(fā)器和JK觸發(fā)器外，根據(jù)電路結(jié)構(gòu)和工作原理的不同，還有眾多具有不同邏輯功能的觸發(fā)器。根據(jù)實(shí)際需要，可將某種邏輯功能的觸發(fā)器經(jīng)過(guò)改接或附加一些門(mén)電路后轉(zhuǎn)換為另一種邏輯功能的觸發(fā)器。D觸發(fā)器1、D觸發(fā)器的構(gòu)成及其邏輯符號(hào)

T觸發(fā)器1、T觸發(fā)器的構(gòu)成及其邏輯符號(hào)4.6寄存器在數(shù)字電路中，用來(lái)存放二進(jìn)制數(shù)據(jù)或代碼的電路稱為寄存器。寄存器是由具有存儲(chǔ)功能的觸發(fā)器組合起來(lái)構(gòu)成的。一個(gè)觸發(fā)器可以存儲(chǔ)1位二進(jìn)制代碼，存放n位二進(jìn)制代碼的寄存器，需用n個(gè)觸發(fā)器來(lái)構(gòu)成。按照功能的不同，可將寄存器分為數(shù)碼寄存器和移位寄存器兩大類。數(shù)碼寄存器只能并行送入數(shù)據(jù),需要時(shí)也只能并行輸出°移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)既可以并行輸入、并行輸出，也可以串行輸入、串行輸出，還可以并行輸入、串行輸出，串行輸入、并行輸出,十分靈活，用途也很廣。1數(shù)碼寄存器無(wú)論寄存器中原來(lái)的內(nèi)容是什么，只要送數(shù)控制時(shí)鐘脈沖CP上升沿到來(lái)，加在并行數(shù)據(jù)輸入端的數(shù)據(jù)DO?D3，就立即被送入進(jìn)寄存器中，即有：Qn+lQn+lQn+1Qn+1=DDDD2移位寄存器右移 輸入DjD移位廣脈沖C?___清零_R一丄脈沖DQ>cFoQ右移 輸入DjD移位廣脈沖C?___清零_R一丄脈沖DQ>cFoQD0ft。HiQDQ比F3Q右移A輸出在存數(shù)操作之前，先用RD（負(fù)脈沖）將各個(gè)觸發(fā)器清零。當(dāng)出現(xiàn)第1個(gè)移位脈沖時(shí)，待存數(shù)碼的最髙位和4個(gè)觸發(fā)器的數(shù)碼同時(shí)右移1位，即待存數(shù)碼的最髙位存入Q0，而寄存器原來(lái)所存數(shù)碼的最髙位從Q3輸出；出現(xiàn)第2個(gè)移位脈沖時(shí)，待存數(shù)碼的次髙位和寄存器中的4位數(shù)碼又同時(shí)右移1位。依此類推，在4個(gè)移位脈沖作用下，寄存器中的4位數(shù)碼同時(shí)右移4次，待存的4位數(shù)碼便可存入寄存器。移位時(shí)鐘脈沖第四節(jié)計(jì)數(shù)器能夠記憶輸入脈沖個(gè)數(shù)的電路稱為計(jì)數(shù)器。｛同步計(jì)數(shù)器異步計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器｛同步計(jì)數(shù)器異步計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器N進(jìn)制計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器N進(jìn)制計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)器｛加法計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)器1、異步二進(jìn)制計(jì)數(shù)器RdRd由于3個(gè)觸發(fā)器都接成了T由于3個(gè)觸發(fā)器都接成了T'觸發(fā)器，所以最低位觸發(fā)器F0每來(lái)一個(gè)時(shí)鐘脈沖的下降沿（即C由1變0）時(shí)翻轉(zhuǎn)一次，而其他兩個(gè)觸發(fā)器都是在其相鄰低位觸發(fā)器的輸出端Q由1變0時(shí)翻轉(zhuǎn)，即F1在Q0由1變0時(shí)翻轉(zhuǎn)，F(xiàn)2在Q1由1變0時(shí)翻轉(zhuǎn)。從狀態(tài)表或波形圖可以看出，從狀態(tài)000開(kāi)始，每來(lái)一個(gè)計(jì)數(shù)脈沖，計(jì)數(shù)器中的數(shù)值便加1，輸入8個(gè)計(jì)數(shù)脈沖時(shí)，就計(jì)滿歸零所以作為整體，該電路也可稱為八進(jìn)制計(jì)數(shù)器。由于這種結(jié)構(gòu)計(jì)數(shù)器的時(shí)鐘脈沖不是同時(shí)加到各觸發(fā)器的時(shí)鐘端，而只加至最低位觸發(fā)器，其他各位觸發(fā)器則由相鄰低位觸發(fā)器的輸出Q來(lái)觸發(fā)翻轉(zhuǎn)，即用低位輸出推動(dòng)相鄰高位觸發(fā)器，3個(gè)觸發(fā)器的狀態(tài)只能依次翻轉(zhuǎn)，并不同步，這種結(jié)構(gòu)特點(diǎn)的計(jì)數(shù)器稱為異步計(jì)數(shù)器。異步計(jì)數(shù)器結(jié)構(gòu)簡(jiǎn)單，但計(jì)數(shù)速度較慢。狀狀態(tài)表計(jì)數(shù)脈沖QQtQ乂2X00000100120103011410051016110711180002、同步二進(jìn)制計(jì)數(shù)器3、數(shù)字系統(tǒng)只能識(shí)別0和1，怎樣才能表示更多的數(shù)碼、符號(hào)、字母呢？用編碼可以解決此問(wèn)題。用一定位數(shù)的二進(jìn)制數(shù)來(lái)表示十進(jìn)制數(shù)碼、字母、符號(hào)等信息稱為編碼。用以表示十進(jìn)制數(shù)碼、字母、符號(hào)等信息的一定位數(shù)的二進(jìn)制數(shù)稱為代碼。二-十進(jìn)制代碼：用4位二進(jìn)制數(shù)b3b2blb0來(lái)表示十進(jìn)制數(shù)中的0~9十個(gè)數(shù)碼。簡(jiǎn)稱BCD碼。用四位自然二進(jìn)制碼中的前十個(gè)碼字來(lái)表示十進(jìn)制數(shù)碼，因各位的權(quán)值依次為8、4、2、1，故稱8421碼。4、由集成計(jì)數(shù)器構(gòu)成N進(jìn)制計(jì)數(shù)器：4位集成同步二進(jìn)制加法計(jì)數(shù)器74LS161(a)引腳排列圖Q0Q1Q2(a)引腳排列圖Q0Q1Q2Q3(b)邏輯功能示意圖COLDCR=1、LD=0時(shí)同步置數(shù)。CR=LD=1且ET=EP=1時(shí)，按4位自然二進(jìn)制碼同步計(jì)數(shù)CR=LD=1且ET?EP=0時(shí)，計(jì)數(shù)器狀態(tài)保持不變。從74LS161功能表功能表中可以知道，當(dāng)清零端CR=“0”，計(jì)數(shù)器輸出Q3、Q2、QI、Q0立即為全"0”，這個(gè)時(shí)候?yàn)楫惒?/p>