32位MIPS CPU 設(shè)計(jì) 試驗(yàn)報(bào)告

本文格式為Word版，下載可任意編輯——32位MIPSCPU設(shè)計(jì)試驗(yàn)報(bào)告

數(shù)字規(guī)律與處理器基礎(chǔ)試驗(yàn)

32位MIPSCPU設(shè)計(jì)

綜述：

我們的最終驗(yàn)收結(jié)果時鐘頻率是84.9MHz。

本試驗(yàn)報(bào)告主要分為試驗(yàn)設(shè)計(jì)說明與試驗(yàn)收獲總結(jié)兩個部分。附件中有CPU工程文檔與模塊代碼。

第一部分試驗(yàn)設(shè)計(jì)

一、ALU設(shè)計(jì)

1、設(shè)計(jì)思路

實(shí)現(xiàn)基本的算術(shù)、規(guī)律、關(guān)系、位與移位運(yùn)算，盡量優(yōu)化以達(dá)到最小的面積延時積。結(jié)構(gòu)圖如下：

主要設(shè)計(jì)思想：

A.加法運(yùn)算實(shí)現(xiàn)可以采用逐次進(jìn)位、超前進(jìn)位等結(jié)構(gòu)，減法可以通過加法實(shí)現(xiàn)（參見見面理論課講義或者前面試驗(yàn)）；同時輸出Z（結(jié)果為零）、V（結(jié)果溢出）、N（結(jié)果為

負(fù)）等標(biāo)志位，注意有符號數(shù)和無符號數(shù)標(biāo)志產(chǎn)生的不同。

B.比較運(yùn)算根據(jù)減法運(yùn)算的結(jié)果（Z/V/N）產(chǎn)生，自行分析比較操作與算術(shù)運(yùn)算之間的關(guān)系。

C.移位運(yùn)算可以考慮將移位操作拆分為16位移位、8位移位、4位移位、2位移位、1位移位等幾個子運(yùn)算的組合，然后級聯(lián)形成最終的運(yùn)算結(jié)果。D.規(guī)律運(yùn)算可以根據(jù)要求直接產(chǎn)生。

功能表

接口說明名稱類型描述A[31:0]B[31:0]ALUFun[5:0]SignS[31:0]

輸入輸入輸入輸入輸出操作數(shù)1操作數(shù)2功能碼符號：有符號1，無符號0結(jié)果輸出2、主要模塊

a)32bit加法器

采用8個4bit超前進(jìn)位加法器極連的方式，構(gòu)成32bit加法器。對于逸出位v的處理如下：由有符號數(shù)的性質(zhì)可知，對最高位32和次高位31位取抑或，輸出信號則為是否逸出。對32位運(yùn)算結(jié)果取反后，再對相鄰兩位反復(fù)取與，最終得到結(jié)果是否為零的輸出z.假使是有符號數(shù)，則符號位=n。

由于這一方法部分程度上減弱了高位計(jì)算對低位計(jì)算的依靠程度，因此可以實(shí)現(xiàn)延時的降低。同時，由于其超前進(jìn)位網(wǎng)絡(luò)的大量規(guī)律運(yùn)算，較大程度上提升了電路的面積，造成最終的面積延時積特性惡化。關(guān)鍵代碼見附錄1

b)32bit減法器

對加法器按位取反，再加一。關(guān)鍵代碼見附錄1

c)32bit右移32bit左移32bit算術(shù)右移

將移位操作拆分為16位移位、8位移位、4位移位、2位移位、1位移位等幾個子運(yùn)算的組合，然后級聯(lián)得到最終的運(yùn)算結(jié)果。關(guān)鍵代碼見附錄1

d)32bit規(guī)律比較單元

采用行為級語句直實(shí)現(xiàn)規(guī)律比較功能。關(guān)鍵代碼見附錄1

e)ALU頂層控制模塊

用多路選擇器實(shí)現(xiàn)對輸出結(jié)果的控制，采用行為級語句實(shí)現(xiàn)設(shè)計(jì)。

附加說明：對于無符號運(yùn)算的結(jié)果，由于z，v，n已經(jīng)將符號的作用考慮進(jìn)去，因此，對于需要實(shí)現(xiàn)的六個指令，僅有A＜B需要特別處理，而其他指令對于無符號數(shù)和有符號數(shù)的結(jié)果一致。因此，針對A＜B指令，添加針對無符號數(shù)的專用比較電路，并使用與超