電大本科計算機組成原理期末考試復(fù)習(xí)題庫

27/27二,推斷題：推斷下列說法是否正確，并說明理由。1．只有定點數(shù)運算才可能溢出，浮點數(shù)運算不會產(chǎn)生溢出。(X)2．間接尋址是指指令中間接給出操作數(shù)地址。(√)3．程序計數(shù)器的位數(shù)取決于指令字長，指令寄存器的位數(shù)取決于機器字長。(X)4．半導(dǎo)體RAM信息可讀可寫，且斷電后仍能保持記憶。(X)5．DMA傳送方式時，DMA限制器每傳送一個數(shù)據(jù)就竊取——個指令周期。(X)1．兩個補碼數(shù)相加，只有在最高位都是l時有可能產(chǎn)生溢出。(×)2．相對尋址方式中，操作數(shù)的有效地址等于程序計數(shù)器內(nèi)容與偏移量之和。(√)3．指令是程序設(shè)計人員與計算機系統(tǒng)溝通的媒介；微指令是計算機指令和硬件電路建立聯(lián)系的媒介。(√)4．半導(dǎo)體ROM是非易失性的，斷電后仍舊能保持記憶。(√)5．在統(tǒng)一編址方式下，CPU訪問I／O端口時必需運用專用的I／O指令。(×)1．ASCII編碼是一種漢字字符編碼；×2．一般采納補碼運算的二進制減法器，來實現(xiàn)定點二進制數(shù)加減法的運算；×3．在浮點數(shù)表示法中，階碼的位數(shù)越多，能表達的數(shù)值精度越高；×4．只有定點數(shù)運算才可能溢出，浮點數(shù)運算不會產(chǎn)生溢出?！?．變址尋址須要在指令中供應(yīng)一個寄存器編號和一個數(shù)值。√2．計算機的指令越多，功能越強越好?！?．程序計數(shù)器PC主要用于解決指令的執(zhí)行次序?！?．微程序限制器的運行速度一般要比硬連線限制器更快?！?．CPU訪問存儲器的時間是由存儲器的容量確定的，存儲器容量越大，訪問存儲器所需的時間越長?！?．引入虛擬存儲系統(tǒng)的目的，是為了加快外存的存取速度?！?．按主機與接口間的數(shù)據(jù)傳送方式，輸入/輸出接口可分為串行接口和并行接口?！?．DMA限制器通過中斷向CPU發(fā)DMA懇求信號?！烫羁疹}（把正確的答案寫進括號內(nèi)。每空1分，共30分）1．計算機系統(tǒng)由硬件系統(tǒng)和軟件系統(tǒng)構(gòu)成，計算機硬件由(運算器),(限制器),(存儲器),輸入設(shè)備和輸出設(shè)備等五部分組成。2．運算器是計算機進行數(shù)據(jù)處理的部件，主要具有算術(shù)運算和(邏輯運算)的處理功能。運算器主要由—算術(shù)邏輯單元(ALU),(累加器),(各種通用寄存器)和若干限制電路組成。3．執(zhí)行一條指令，要經(jīng)過(讀取指令)，(分析指令)和(執(zhí)行指令)所規(guī)定的處理功能三個階段完成，限制器還要保證能按程序中設(shè)定的指令運行次序，自動地連續(xù)執(zhí)行指令序列。1.主頻是計算機的一個重要指標(biāo)，它的單位是(MH2)；運算速度的單位是MIPS，也就是(每秒百萬指令數(shù))。2．十進制到二進制的轉(zhuǎn)換，通常要區(qū)分?jǐn)?shù)的(整數(shù))部分和(小數(shù))部分，并分別按(除2取余數(shù))和(乘2取整數(shù))部分兩種不同的方法來完成。3．尋址方式要解決的問題是如何在指令巾表示一個操作數(shù)的地址，如何用這種表示得到操作數(shù),或怎樣計算出操作數(shù)的地址。表示在指令中的操作數(shù)地址通常被稱為(形式地址)；用這種形式地址并結(jié)合某些規(guī)則，可以計算出操作數(shù)在存儲器中的存儲單元地址，這地址被稱為數(shù)據(jù)的(物理(有效)地址)·4．三級不同的存儲器，是用讀寫速度不同,存儲容量不同,運行原理不同,管理運用方法也不盡相同的不同存儲器介質(zhì)實現(xiàn)的。高速緩沖存儲器運用(靜態(tài)存儲器芯片)實現(xiàn)，上存儲器運用(動態(tài)存儲器芯片)實現(xiàn)，而虛擬存儲器則運用(快速磁盤設(shè)備)上的—片存儲區(qū)。5．在計算機主機和I／O設(shè)備之間，可以采納不同的限制方式進行數(shù)據(jù)傳送。通常分為以下五種方式，即(程序直接限制方式),(程序中斷傳送方式),(直接存儲器存取方式),(I／O通道限制方式)和(外圍處理機方式)。1．計算機字長一般指的是(總線寬度)，所謂n比特的CPU，其中的n是指(數(shù)據(jù)總線寬度)。2．任何進位計數(shù)制都包含兩個基本要素，即(基數(shù))和(位權(quán))。在8進制計數(shù)中，基數(shù)為(8)，第i位上的位權(quán)是(8i)。3．當(dāng)前流行的計算機系統(tǒng)中，廣泛采納由三種運行原理不同,性能差異很大的存儲介質(zhì)，來分別構(gòu)建(高速緩沖存儲器),(主存儲器)和(虛擬存儲器)，再將它們組成通過計算機硬軟件統(tǒng)一管理與調(diào)度的三級結(jié)構(gòu)的存儲器系統(tǒng)。4．計算機輸入輸出子系統(tǒng)，通常由(計算機總線),(輸入輸出接口)和(輸入輸出設(shè)備)等3個層次的邏輯部件和設(shè)備共同組成，(計算機總線)用于連接計算機的各個部件為一體，構(gòu)成完整的整機系統(tǒng)，在這些部件之間實現(xiàn)信息的相互溝通與傳送。5．可以從不同的角度對打印機進行分類。從(印字方式)的角度來分，可以把打印機分成擊打式和非擊打式，擊打式打印機又被分為(點陣式)和(活字式)兩種。非擊打式打印機是通過(靜電)和(噴墨)等非機械撞擊方式完成在紙上著色。1~2答案：3．在一個二進制編碼的系統(tǒng)中，假如每個數(shù)據(jù)同一位上的符號“1”都代表確定的值，則該編碼系統(tǒng)屬于\有權(quán)碼\，該值被稱為這個數(shù)位的\位權(quán)\，計算一個數(shù)據(jù)表示的十進制的值時，可以通過把該數(shù)據(jù)的全部取值為1\數(shù)位的位權(quán)\累加求和來完成。4．計算定點小數(shù)補碼一位除時，是用被除數(shù)和除數(shù)的補碼表示直接計算商的\補碼\表示的結(jié)果。求得每位商的依據(jù)，是比較被除數(shù)[和中間步驟的差]與除數(shù)的\肯定值\的大小，其規(guī)則是：（1）開始時，當(dāng)被除數(shù)與除數(shù)同號，用\減\運算求第一位商，當(dāng)被除數(shù)與除數(shù)異號，用\加\運算求第一位商；（2）當(dāng)計算的結(jié)果與除數(shù)(同號)，該位商為1，求下一位商時要用（減）運算完成，結(jié)果與除數(shù)（異號）時，該位商為0，求下一位商時要用（加）運算完成；（3）對運算的結(jié)果左移一位寫回開始時存放（被除數(shù)）的累加器，對存放商的寄存器的內(nèi)容也同時（左移）一位。接下來開始求下一位商。（4）用此方法計算，假如結(jié)果不溢出，商的符號和數(shù)值位是用相同的方法計算出來的，嚴(yán)格他說，此時求出的商是（反）碼表示的結(jié)果，對正的商，也就是補碼表示，對負(fù)的商，應(yīng)當(dāng)再在最低位（加1）后才是真正的補碼表示的商；為了簡單，也可以不去區(qū)分商的符號，商的最低位不再經(jīng)過計算得到，而是恒置為（1）。5．在計算機系統(tǒng)中，地址總線的位數(shù)確定了內(nèi)存儲器（最大的可尋址）空間，數(shù)據(jù)總線的位數(shù)與它的工作頻率的乘積（正比于）該總線最大的輸入／輸出實力。6．運用陣列磁盤可以比較簡單地增加磁盤系統(tǒng)的（存儲容量），提高磁盤系統(tǒng)的讀寫速度，能便利地實現(xiàn)磁盤系統(tǒng)的（容錯）功能。一,選擇題(每小題3分，共30分)1．下列數(shù)中最小的數(shù)是(C)．A．（1O1001)2：B．(52)8C．(00101001)BCDD．(233)162．1946年研制勝利的第一臺計算機稱為——，1949年研制勝利的第一臺程序內(nèi)存的計算機稱為。(B)A．EDVAC，MARKIBENIAC，EDSACC．ENIAC，MARKID．ENIAC，UNIVACI3．馮.諾依曼機工作方式的基本特點是(A)。A多指令流單數(shù)據(jù)流B按地址訪問并依次執(zhí)行指令c堆棧操作D存儲器按內(nèi)部選擇地址4．兩個補碼數(shù)相加，只有在最高位相同時會有可能產(chǎn)生溢出，在最高位不同時(C)。A有可能產(chǎn)生溢出B會產(chǎn)生溢出C肯定不會產(chǎn)生溢出D不肯定會產(chǎn)生溢出5．在指令的尋址方式中，寄存器尋址，操作數(shù)在(AB)中，指令中的操作數(shù)是()。A通用寄存器B，寄存器編號C內(nèi)存單元D．操作數(shù)的地址E．操作數(shù)地址的地址F．操作數(shù)本身G．指令6．關(guān)于操作數(shù)的來源和去處，表述不正確的是(D)。A第一個來源和去處是CPU寄存器B第二個來源和去處是外設(shè)中的寄存器C第三個來源和去處是內(nèi)存中的存貯器D．第四個來源和去處是外存貯器7．對磁盤進行格式化，在一個記錄面上要將磁盤劃分為若干——，在這基礎(chǔ)上，又要將——劃分為若干——。(A)A．磁道，磁道，扇區(qū)B．扇區(qū)，扇區(qū)，磁道C扇區(qū)，磁道，扇區(qū)D．磁道，扇區(qū)，磁道8．在采納DMA方式的I／O系統(tǒng)中，其基本思想是在(B)之間建立直接的數(shù)據(jù)通路。A．CPU與外圍設(shè)備B主存與外圍設(shè)備C外設(shè)與外設(shè)D．CPU與主存1．馮·諾依曼機工作方式的基本特點是(B)。A，多指令流單數(shù)據(jù)流B.按地址訪問并依次執(zhí)行指令C.堆棧操作D.存儲器按內(nèi)部選擇地址2．計算機系統(tǒng)中的存儲器系統(tǒng)是指——，沒有外部存儲器的計算機監(jiān)控程序可以存放在中。(D)A．RAM，CPUB．ROM，RAMC.主存儲器，RAM和ROMD.主存儲器和外存儲器，ROM3．某機字長16位，采納定點小數(shù)表示，符號位為1位，尾數(shù)為15位，則可表示的最大正小數(shù)為——，最小負(fù)小數(shù)為——。(C)A．+(216一1)，一(1—2-15)B．+(215一1)，一(1—2-16)C，+(1—215)，一(1一2-15)D．+(215一1)，—(1—215)4．在定點數(shù)運算中產(chǎn)生溢出的緣由是(C)。A.運算過程中最高位產(chǎn)生了進位或借位B．參與運算的操作數(shù)超出了機器的表示范圍C.運算的結(jié)果的操作數(shù)超山了機器的表示范圍D．寄存器的位數(shù)太少，不得不舍棄最低有效位5.間接尋址是指(D)。A，指令中直接給出操作數(shù)地址B．指令中直接給出操作數(shù)C．指令中間接給出操作數(shù)D.指令中間接給出操作數(shù)地址6．輸入輸出指令的功能是(C)。A.進行算術(shù)運算和邏輯運算B．進行主存與CPU之間的數(shù)據(jù)傳送C．進行CPU和I／O設(shè)備之間的數(shù)據(jù)傳送D.改變程序執(zhí)行的依次7．某計算機的字長是8位，它的存儲容量是64KB，若按字編址，則它的尋址范圍應(yīng)當(dāng)是(B)。A．0—128KB．0—64KC，0—32KD．0一16K8．若主存每個存儲單元為16位，則(B)。A.其地址線也為16位B．其地址線與16無關(guān)C.其地址線為“位D．其地址線與16有關(guān)9．在計算機I／O系統(tǒng)中，在用DMA方式傳送數(shù)據(jù)時，DMA限制器應(yīng)限制(D)。A.地址總線B．?dāng)?shù)據(jù)總線C．限制總線D.以上都是1o．在計算機總線結(jié)構(gòu)的單機系統(tǒng)中，三總線結(jié)構(gòu)的計算機的總線系統(tǒng)由(B)組成，A.系統(tǒng)總線,內(nèi)存總線和l／()總線B．?dāng)?shù)據(jù)總線,地址總線和限制總線C.內(nèi)部總線，系統(tǒng)總線和I／O總線D，ISA總線,VESA總線和PCI總線1．完整的計算機系統(tǒng)應(yīng)當(dāng)包括(D)。A．運算器,存儲器和限制器B．外部設(shè)備和主機C．主機和好用程序D．配套的硬件設(shè)備和軟件系統(tǒng)2．迄今為止，計算機中的全部信息仍以二進制方式表示的緣由是——，計算機硬件能直接執(zhí)行的只有——。(C)A.節(jié)約元件，符號語言B．運算速度快，機器語言和匯編語言C.物理器件性能所致，機器語言D.信息處理便利，匯編語言3．下列數(shù)中最小的數(shù)是(C)。A．(1010010)2B．(512)8C．(00101000)BCDD．(235)164．定點數(shù)補碼加法具有兩個特點：一是符號位(B)；二是相加后最高位上的進位要舍去。A.與數(shù)值位分別進行運算B．與數(shù)值位一起參與運算C.要舍去D．表示溢出5．長度相同但格式不同的2種浮點數(shù)，假設(shè)前者階碼長,尾數(shù)短，后者階碼短,尾數(shù)長，其他規(guī)定均相同，則它們可表示的數(shù)的范圍和精度為(B)。A．兩者可表示的數(shù)的范圍和精度相同B．前者可表示的數(shù)的范圍大但精度低C.后者可表示的數(shù)的范圍大且精度高D．前者可表示的數(shù)的范圍大且精度高6．馬上尋址是指(B)。A.指令中直接給出操作數(shù)地址B．指令中直接給出操作數(shù)C.指令中間接給出操作數(shù)D．指令中間接給出操作數(shù)地址7．在限制器中，必需有一個部件，能供應(yīng)指令在內(nèi)存中的地址，服務(wù)于讀取指令，并接收下條將被執(zhí)行的指令的地址，這個部件是(C)。A．IPB．IRC．PCD．AR8．某計算機的字長是16位，它的存儲容量是64KB，若按字編址，則它的尋址范圍應(yīng)當(dāng)是(B)。A．0—64KB．0—32KC．0—64KBD．0—32KB9．在采納DMA方式的I／O系統(tǒng)中，其基本思想是在(B)之間建立直接的數(shù)據(jù)通路。A.CPU與外圍設(shè)備B．主存與外圍設(shè)備C.外設(shè)與外設(shè)D．CPU與主存10．在單級中斷系統(tǒng)中，CPU一旦響應(yīng)中斷，則馬上關(guān)閉(C)標(biāo)記，以防止本次中斷服務(wù)結(jié)束前同級的其他中斷源產(chǎn)生另一次中斷進行干擾。A．中斷允許B.中斷懇求C．中斷屏蔽D．中斷響應(yīng)答案：A2．在定點二進制運算器中，加法運算一般通過(D)來實現(xiàn)。A.原碼運算的二進制加法器B．反碼運算的二進制加法器C.補碼運算的十進制加法器D．補碼運算的二進制加法器3．定點數(shù)補碼加法具有兩個特點：一是符號位與數(shù)值位一起參與運算；二是相加后最高位上的進位(C)。A．與數(shù)值位分別進行運算B．與數(shù)值位一起參與運算C.要舍去D．表示溢出4．長度相同但格式不同的2種浮點數(shù)，假設(shè)前者階碼長,尾數(shù)短，后者階碼短,尾數(shù)長，其他規(guī)定均相同，則它們可表示的數(shù)的范圍和精度為(C)。A．兩者可表示的數(shù)的范圍和精度相同B．前者可表示的數(shù)的范圍大且精度高C.后者可表示的數(shù)的范圍小但精度高D.前者可表示的數(shù)的范圍小且精度高5．直接尋址是指(A)。A．指令中直接給出操作數(shù)地址B．指令中直接給出操作數(shù)C.指令中間接給出操作數(shù)D．指令中間接給出操作數(shù)地址6．堆棧尋址的原則是(B)。A．隨意進出B．后進先出C.先進先出D．后進后出7．組成硬連線限制器的主要部件有(B)。A．PC,IPB．PC,IRC．IR,IPD。AR,IP8．微程序限制器中，機器指令與微指令的關(guān)系是(B)。A．每一條機器指令由一條微指令來執(zhí)行B．每一條機器指令由一段用微指令編成的微程序來說明執(zhí)行C.一段機器指令組成的程序可由一條微指令來執(zhí)行，D.一條微指令由若干條機器指令組成9．若主存每個存儲單元存8位數(shù)據(jù)，則(B)。A．其地址線也為8位B.其地址線與8無關(guān)C.其地址線為16位D.其地址線與8有關(guān)10．CPU通過指令訪問Cache所用的程序地址叫做(A)。A．邏輯地址B．物理地址C.虛擬地址D，真實地址11．在獨立編址方式下，存儲單元和I／O設(shè)備是靠(A)來區(qū)分的。A.不同的地址和指令代碼B．不同的數(shù)據(jù)和指令代碼C.不同的數(shù)據(jù)和地址D．不同的地址，12，在采納DMA方式高速傳輸數(shù)據(jù)時，數(shù)據(jù)傳送是通過計算機的(D)傳輸?shù)?。A．限制總線B．專為DMA設(shè)的數(shù)據(jù)總線C．地址總線D．?dāng)?shù)據(jù)總線1~5答案：BABCB6．輸入輸出指令的功能足(C)。A．進行算術(shù)運算和邏輯運算B.進行主存與CPU之間的數(shù)據(jù)傳送C．進行CPU和I／O設(shè)備之間的數(shù)據(jù)傳送D.改變程序執(zhí)行的依次7．微程序限制器中，機器指令與微指令的關(guān)系是(D)。A.一段機器指令組成的程序可由一條微指令來執(zhí)行B．一條微指令由若干條機器指令組成C.每一條機器指令由一條微指令來執(zhí)行D.每一條機器指令由一段用微指令編成的微程序來說明執(zhí)行8．相對指令流水線方案和多指令周期方案，單指令周期方案的資源利用率和性能價格比(A)。A.最低B．居中C.最高D．都差不多9．某一RAM芯片，其容量為1024X8位，除電源端和接地端外，連同片選和讀／寫信號該芯片引出腳的最小數(shù)目應(yīng)為(B)。A．23B．20C．17D．1910．在主存和CPU之間增加Cache的目的是(C)。A.擴大主存的容量B．增加CPU中通用寄存器的數(shù)量C.解決CPU和主存之間的速度匹配D．代替CPU中的寄存器工作11．計算機系統(tǒng)的輸入輸出接口是(B)之間的交接界面。A.CPU與存儲器B.主機與外圍設(shè)備C.存儲器與外圍設(shè)備D．CPU與系統(tǒng)總線12．在采納DMA方式的I／O系統(tǒng)中，其基本思想是在(B)之間建立直接的數(shù)據(jù)通路。A.CPU與外圍設(shè)備B．主存與外圍設(shè)備C．外設(shè)與外設(shè)D．CPU與主存一,選擇題：1．機器數(shù)_____中，零的表示形式是唯一的。A．原碼B．補碼C．移碼D．反碼答案：B2．某計算機字長16位，采納補碼定點小數(shù)表示，符號位為1位，數(shù)值位為15位，則可表示的最大正小數(shù)為_____，最小負(fù)小數(shù)為_____。

A．B．C．D．答案：C3．加法器采納并行進位的目的是_____。A．提高加法器的速度B．快速傳遞進位信號C．優(yōu)化加法器結(jié)構(gòu)D．增加加法器功能答案：B4．組成一個運算器須要多個部件，但下面所列_____不是組成運算器的部件。A．狀態(tài)寄存器B．?dāng)?shù)據(jù)總線C．ALUD．地址寄存器答案：D一,選擇題：1．計算機硬件能直接識別和運行的只能是_______程序。A．機器語言B．匯編語言C．高級語言D．VHDL答：A2．指令中用到的數(shù)據(jù)可以來自_______（可多選）。A．通用寄存器B．微程序存儲器C．輸入輸出接口D．指令寄存器E.內(nèi)存單元F.磁盤答：A,C,E3．匯編語言要經(jīng)過_______的翻譯才能在計算機中執(zhí)行。A．編譯程序B．?dāng)?shù)據(jù)庫管理程序C．匯編程序D．文字處理程序答：C4．在設(shè)計指令操作碼時要做到_______（可多選）。A．能區(qū)分一套指令系統(tǒng)中的全部指令B．能表明操作數(shù)的地址C．長度隨意確定D．長度適當(dāng)規(guī)范統(tǒng)一答：A,B,D5．限制器的功能是_______。A．向計算機各部件供應(yīng)限制信號B．執(zhí)行語言翻譯C．支持匯編程序D．完成數(shù)據(jù)運算答：A6．從資源利用率和性能價格比考慮，指令流水線方案_______，多指令周期方案_______，單指令周期方案_______。A．最好B．次之C．最不可取D．都差不多答：A,B,C一,選擇題：1．下列部件（設(shè)備）中，存取速度最快的是______。答：CA．光盤存儲器B．CPU的寄存器

C．軟盤存儲器D．硬盤存儲器2．某SRAM芯片，其容量為1K×8位，加上電源端和接地端，該芯片引出線的最少數(shù)目應(yīng)為______。答：DA．23B．25C．50D．203．在主存和CPU之間增加Cache的目的是______。A．?dāng)U大主存的容量B．增加CPU中通用寄存器的數(shù)量C．解決CPU和主存之間的速度匹配D．代替CPU中的寄存器工作答：C4．在獨立編址方式下，存儲單元和I/O設(shè)備是靠______來區(qū)分的。A．不同的地址和指令代碼B．不同的數(shù)據(jù)和指令代碼C．不同的數(shù)據(jù)和地址D．不同的地址答：A5．隨著CPU速度的不斷提升，程序查詢方式很少被采納的緣由是______。A．硬件結(jié)構(gòu)困難B．硬件結(jié)構(gòu)簡單C．CPU與外設(shè)串行工作D．CPU與外設(shè)并行工作答：D6．在采納DMA方式的I/O系統(tǒng)中，其基本思想是在____之間建立直接的數(shù)據(jù)通路。A．CPU與外設(shè)B．主存與外設(shè)C．CPU與主存D．外設(shè)與外設(shè)答：B1．在做脫機運算器試驗時，送到運算器芯片的限制信號是通過（）供應(yīng)的，外部送到運算器芯片的數(shù)據(jù)信號是通過（）供應(yīng)的，并通過（）查看運算器的運算結(jié)果（運算的值和特征標(biāo)記位狀態(tài)）。FDBA.計算機的限制器B.發(fā)光二極管指示燈亮滅狀態(tài)C.顯示器屏幕上的內(nèi)容D.手撥數(shù)據(jù)開關(guān)E.運算器累加器中的內(nèi)容F.微型開關(guān)2．在組合邏輯的限制器中，節(jié)拍發(fā)生器〔TIMING〕的作用在于指明指令的執(zhí)行（），它是一個典型的（）邏輯電路，從一個節(jié)拍狀態(tài)變到下一個節(jié)拍狀態(tài)時，同時翻轉(zhuǎn)的觸發(fā)器數(shù)目以盡可能的（）為好。LBHA.快B.時序C.多D.組合E.數(shù)據(jù)F.限制G.類型H.少1．次序J．狀態(tài)K.過程L.步驟3．在計算機硬件系統(tǒng)中，在指令的操作數(shù)字段中所表示的內(nèi)存地址被稱為（），用它計算出來的送到內(nèi)存用以訪問一個存儲器單元的地址被稱為（）；在講解虛擬存儲器時，程序的指令中運用的是存儲器的（），經(jīng)過地址變換后得到的可以用以訪問一個存儲器單元的地址被稱為（）；CAFEA.有效地址B.內(nèi)存地址C.形式地址D.文件地址E.物理地址F.邏輯地址G.虛擬地址H.指令地址I.指令地址J.CACHE地址三,簡答題（50分）1．簡述計算機運算器部件的主要功能。(分)答：運算器部件是計算機五大功能部件中的數(shù)據(jù)加工部件。運算器的首要功能是完成對數(shù)據(jù)的算術(shù)和邏輯運算，由其內(nèi)部的ALU擔(dān)當(dāng)。運算器的第二項功能是暫存將參與運算的數(shù)據(jù)和中間結(jié)果，由其內(nèi)部的一組寄存器擔(dān)當(dāng)。另外，運算器通常還作為處理機內(nèi)部傳送數(shù)據(jù)的重要通路。2．一條指令通常由哪些部分組成簡述各部分的功能。(8分)答：通常狀況下，一條指令要由操作碼和操作數(shù)地址兩部分內(nèi)容組成。其中第一部分是指令的操作碼，它確定了本條指令是執(zhí)行算術(shù),邏輯,讀寫等多種操作中的哪一種功能，計算機為每條指令安排了一個確定的操作碼。第二部分是指令的操作數(shù)地址，用于給出被操作的信息(指令或數(shù)據(jù))的地址，包括參與運算的一或多個操作數(shù)所在的地址，運算結(jié)果的保存地址，程序的轉(zhuǎn)移地址,被調(diào)用的子程序的人口地址等。3．什么是高速緩沖存儲器在計算機系統(tǒng)中它是如何發(fā)揮作用的(7分)答：高速緩沖存儲器，是一個相對于主存來說容量很小,速度特快,用靜態(tài)存儲器器件實現(xiàn)的存儲器系統(tǒng)。它的作用在于緩解主存速度慢,跟不上CPU瀆寫速度要求的沖突。它的實現(xiàn)原理是，把CPU最近最可能用到的少量信息(數(shù)據(jù)或指令)從主存復(fù)制到CACHE中，當(dāng)CPU下次再用這些信息時，它就不必訪問慢速的主存，而直接從快速的CACHE中得到，從而提高了得到這些信息的速度，使CPU有更高的運行效率。4．說明術(shù)語：總線周期。(7分)答：總線周期通常指的是通過總線完成一次內(nèi)存讀寫操作或完成一次輸入輸出設(shè)備的讀寫操作所必需的時間。依據(jù)詳細(xì)的操作性質(zhì)，可以把一個總線周期區(qū)分為內(nèi)存讀周期,內(nèi)存寫周期,I／O讀周期和I／O寫周期等4種類型。1．1．按你自己的理解和想像的計算機的硬件（應(yīng)有中斷功能）組成，寫出完成下面給定的指令格式的指令的執(zhí)行流程；（18分）（1）累加器內(nèi)容完成“異或”運算“異或”指令的指令格式操作碼DRSR（2）把一個內(nèi)存單元中的內(nèi)容讀到所選擇的一個累加器中。操作碼DRSR答案：（1）執(zhí)行流程：a.程序計數(shù)器的內(nèi)容→地址寄存器b.讀內(nèi)存，讀出的指令→指令寄存器c.DR的內(nèi)容異或SR的內(nèi)容，結(jié)果→DRd.檢查有無中斷懇求，有，則進行相應(yīng)處理；無，則轉(zhuǎn)入下一條指令的執(zhí)行過程。（2）執(zhí)行流程：a.程序計數(shù)器的內(nèi)容→地址寄存器b.讀內(nèi)存，讀出的指令→指令寄存器c.SR的內(nèi)容→地址寄存器（寄存器間接尋址方式）d.讀內(nèi)存，讀出的數(shù)據(jù)→DRe.檢查有無中斷懇求，有，則進行相應(yīng)處理；無，則轉(zhuǎn)入下一條指令的執(zhí)行過程2．2．回答中斷處理功能在計算機系統(tǒng)中的主要作用，至少說出5點。（15分）參考答案（隨意選答5個）（1）一種重要的輸入輸出方式（2）硬件故障報警處理（3）支持多道程序運行（4）支持實時處理功能（5）支持人機交互的重要手段（6）支持計算機之間高速通訊和網(wǎng)絡(luò)功能（刀支持建立多任務(wù)系統(tǒng)和多處理機系統(tǒng)3．3．在計算機系統(tǒng)中，運用直接存儲器訪問的目的是什么？在采納總線周期“挪用”方式把外圍設(shè)備傳送來的一個數(shù)據(jù)寫進內(nèi)存儲器的一個單元的期間，CPU可能處于何種運行方式？對采納直接存儲器訪問的外圍設(shè)備，要給出中斷懇求功能嗎？為什么？（17分）答案：（1）既要提高高速外圍設(shè)備與計算機主機（內(nèi)存儲器）之間傳送數(shù)據(jù)的速度，又要降低數(shù)據(jù)人出對CPU的時間開銷；（5分）（2）在采納總線周期“挪用”方式把外圍設(shè)備傳送來的一個數(shù)據(jù)寫進內(nèi)存儲器的一個單元的期間，CPU可能處于等待運用總線的狀態(tài)（與DMA競爭運用總線而且未取得總線運用權(quán)），或正在正常執(zhí)行程序（未遇到與DMA競爭運用總線的狀況）；（6分）（3）對采納直接存儲器訪問的外圍設(shè)備，也要給出中斷懇求功能，因為一次數(shù)據(jù)傳送可能要多次（每次傳送一批數(shù)據(jù)）啟動DMA傳送過程才能完成，每傳送完成一批數(shù)據(jù)，DMA卡要送中斷懇求信號給CPU。1．簡述計算機運算器部件的主要功能。答案：運算器部件是計算機五大功能部件中的數(shù)據(jù)加工部件。運算器的首要功能是完成對數(shù)據(jù)的算術(shù)和邏輯運算，由其內(nèi)部的ALu擔(dān)當(dāng)。運算器的第二項功能是暫存將參與運算的數(shù)據(jù)和中間結(jié)果，由其內(nèi)部的一組寄存器擔(dān)當(dāng)。另外，運算器通常還作為處理機內(nèi)部傳送數(shù)據(jù)的重要通路。2．在教學(xué)計算機的總線設(shè)計中，提到并實現(xiàn)了內(nèi)部總線和外部總線，這指的是什么含義他們是如何連接起來的如何限制二者之間的通斷以及數(shù)據(jù)傳送的方向？答案：在教學(xué)計算機的總線設(shè)計中，cPu一側(cè)運用的數(shù)據(jù)總線被稱為內(nèi)部總線，在內(nèi)存儲器和I／O接口一側(cè)運用的數(shù)據(jù)總線被稱為外部總線，他們經(jīng)過雙向三態(tài)門電路實現(xiàn)相互連接，而雙向三態(tài)門電路本身就有一個選擇接通或斷開兩個方向的數(shù)據(jù)信息的限制信號，還有另一個選擇數(shù)據(jù)傳送方向的限制信號，只要依據(jù)運行要求正確地供應(yīng)出這2個限制信號即可。1．簡述奇偶校驗碼和海明校驗碼的實現(xiàn)原理。答：奇偶校驗碼原理：通常是為一個字節(jié)補充一個二進制位，稱為校驗位，通過設(shè)置校驗位的值為0或1的方式，使字節(jié)自身的8位和該校驗位含有1值的位數(shù)肯定為奇數(shù)或偶數(shù)。在接收方，檢查接收到的碼字是否還滿意取值為1的總的位數(shù)的奇偶關(guān)系，來確定數(shù)據(jù)是否出錯。海明校驗碼原理：是在k個數(shù)據(jù)位之外加上r個校驗位，從而形成一個k+r位的新的碼字，使新的碼字的碼距比較勻稱地拉大。把數(shù)據(jù)的每一個二進制位安排在幾個不同的偶校驗位的組合中，當(dāng)某一位出現(xiàn)錯誤，就會引起相關(guān)的幾個校驗位的值發(fā)生變化，這不但可以發(fā)覺錯誤，還可以指出哪一位出錯，為進一步糾錯供應(yīng)了依據(jù)。2．簡述教材中給出的MIPS計算機的運算器部件的功能和組成。答：MIPS計算機的運算器部件的功能和組成：運算器的首要功能是完成對數(shù)據(jù)的算術(shù)和邏輯運算,由其內(nèi)部的一個被稱之為算術(shù)與邏輯運算部件(英文縮寫為ALU)擔(dān)當(dāng)；運算器的第二項功能，是暫存將參與運算的數(shù)據(jù)和中間結(jié)果,由其內(nèi)部的一組寄存器擔(dān)當(dāng)；為了用硬件線路完成乘除指令運算,運算器內(nèi)一般還有一個能自行左右移位的專用寄存器,通稱乘商寄存器。這些部件通過幾組多路選通器電路實現(xiàn)相互連接和數(shù)據(jù)傳送；運算器要與計算機其它幾個功能部件連接在一起協(xié)同運行,還必需有接受外部數(shù)據(jù)輸入和送出運算結(jié)果的邏輯電路。3．浮點運算器由哪幾部分組成？答：處理浮點數(shù)指數(shù)部分的部件,處理尾數(shù)的部件,加速移位操作的移位寄存器線路以及寄存器堆等組成。4．假定X=0.0110011*211，Y=0.1101101*2-10（此處的數(shù)均為二進制），在不運用隱藏位的狀況下，回答下列問題：（1）浮點數(shù)階碼用4位移碼,尾數(shù)用8位原碼表示（含符號位），寫出該浮點數(shù)能表示的肯定值最大,最小的（正數(shù)和負(fù)數(shù)）數(shù)值；解答：肯定值最大：111101111111,111111111111；肯定值最?。?00100000000,000110000000（2）寫出X,Y的浮點數(shù)表示。[X]?。?01100110011

[Y]?。?11001101101（3）計算X+YA：求階差：|△E|=|1011-0110|=0101B：對階：Y變?yōu)?0110000001101101C：尾數(shù)相加：00011001100000+00000001101101=00011011001101D：規(guī)格化：左規(guī)：尾數(shù)為011011001101，階碼為1010F：舍入處理：采納0舍1入法處理，則有001101100+1=001101101E：不溢出所以，X+Y最終浮點數(shù)格式的結(jié)果：101001101101，即0.1101101*2101．一條指令通常由哪兩個部分組成？指令的操作碼一般有哪幾種組織方式？各自應(yīng)用在什么場合？各自的優(yōu)缺點是什么？答：一條指令通常由操作碼和操作數(shù)兩個部分組成。指令的操作碼一般有定長的操作碼,變長的操作碼兩種組織方式。定長操作碼的組織方式應(yīng)用在當(dāng)前多數(shù)的計算機中；變長的操作碼組織方式一般用在小型及以上的計算機當(dāng)中。（注：存疑）定長操作碼的組織方式對于簡化計算機硬件設(shè)計，提高指令譯碼和識別速度有利。變長的操作碼組織方式可以在比較短的指令字中，既能表示出比較多的指令條數(shù)，又能盡量滿意給出相應(yīng)的操作數(shù)地址的要求。2．如何在指令中表示操作數(shù)的地址？通常運用哪些基本尋址方式？答：是通過尋址方式來表示操作數(shù)的地址。

通常運用的基本尋址方式有：馬上數(shù)尋址,直接尋址,寄存器尋址,寄存器間接尋址,變址尋址,相對尋址,間接尋址,堆棧尋址等。3．為讀寫輸入/輸出設(shè)備，通常有哪幾種常用的尋址方式用以指定被讀寫設(shè)備？答：為讀寫輸入/輸出設(shè)備，通常有兩種常用的編址方式用以指定被讀寫設(shè)備，一是I/O端口與主存儲器統(tǒng)一的編制方式，另一種是I/O端口與主存儲器彼此獨立的編制方式。(存疑，此答案回答的是編碼方式，而非尋址方式--!)4．簡述計算機中限制器的功能和基本組成，微程序的限制器和硬連線的限制器在組成和運行原理方面有何相同和不同之處？答：限制器主要由下面4個部分組成：（1）程序計數(shù)器（PC），是用于供應(yīng)指令在內(nèi)存中的地址的部件，服務(wù)于讀取指令，能執(zhí)行內(nèi)容增量和接收新的指令地址，用于給出下一條將要執(zhí)行的指令的地址。（2）指令寄存器（IR），是用于接收并保存從內(nèi)存儲器讀出來的指令內(nèi)容的部件，在執(zhí)行本條指令的整個過程中，為系統(tǒng)運行供應(yīng)指令本身的主要信息。（3）指令執(zhí)行的步驟標(biāo)記線路，用于標(biāo)記出每條指令的各個執(zhí)行步驟的相對次序關(guān)系，保證每一條指令按設(shè)定的步驟序列依次執(zhí)行。（4）全部限制信號的產(chǎn)生部件，它依據(jù)指令操作碼,指令的執(zhí)行步驟（時刻），或許還有些另外的條件信號，來形成或供應(yīng)出當(dāng)前執(zhí)行步驟計算機各個部件要用到的限制信號。計算機整機各硬件系統(tǒng)，正是在這些信號限制下協(xié)同運行，執(zhí)行指令，產(chǎn)生預(yù)期的執(zhí)行結(jié)果。由于上述后兩個部分的詳細(xì)組成與運行原理不同，限制器被分為硬連線限制器和微程序限制器兩大類。微程序的限制器和組合邏輯的限制器是計算機中兩種不同類型的限制器。共同點：①基本功能都是供應(yīng)計算機各個部件協(xié)同運行所須要的限制信號；②組成部分都有程序計數(shù)器PC，指令寄存器IR；③都分成幾個執(zhí)行步驟完成每一條指令的詳細(xì)功能。不同點：主要表現(xiàn)在處理指令執(zhí)行步驟的方法，供應(yīng)限制信號的方案不一樣。微程序的限制器是通過微指令地址的連接區(qū)分指令執(zhí)行步驟，應(yīng)供應(yīng)的限制信號從限制存儲器中讀出，并經(jīng)過一個微指令寄存器送到被限制部件。組合邏輯限制器是用節(jié)拍發(fā)生器指明指令執(zhí)行步驟，用組合邏輯電路直接給出應(yīng)供應(yīng)的限制信號。微程序的限制器的優(yōu)點是設(shè)計與實現(xiàn)簡單些，易用于實現(xiàn)系列計算機產(chǎn)品的限制器，理論上可實現(xiàn)動態(tài)微程序設(shè)計，缺點是運行速度要慢一些。組合邏輯限制器的優(yōu)點是運行速度明顯地快，缺點是設(shè)計與實現(xiàn)困難些，但隨著EDA工具的成熟，該缺點已得到很大緩解。5．限制器的設(shè)計和該計算機的指令系統(tǒng)是什么關(guān)系？答：限制器的的基本功能，是依據(jù)當(dāng)前正在執(zhí)行的指令，和它所處的執(zhí)行步驟，形成并供應(yīng)在這一時刻整機各部件要用到的限制信號。所以，限制器的設(shè)計和該計算機的指令系統(tǒng)是一一對應(yīng)的關(guān)系，也就是限制器的設(shè)計應(yīng)依據(jù)指令的要求來進行，特殊是要分析每條指令的執(zhí)行步驟，產(chǎn)生每個步驟所須要的限制信號。6．指令采納依次方式,流水線方式執(zhí)行的主要差別是什么？各有什么優(yōu)點和缺點？依次方式是，在一條指令完全執(zhí)行結(jié)束后，再開始執(zhí)行下一條指令。優(yōu)點是限制器設(shè)計簡單，簡單實現(xiàn)，；缺點是速度比較慢。指令流水線方式是提高計算機硬件性能的重要技術(shù)和有效措施，在成本增加不多的狀況下很明顯地提高了計算機的性能。追求的目標(biāo)是力爭在每一個指令執(zhí)行步驟中完成一條指令的執(zhí)行過程。實現(xiàn)思路是把一條指令的幾項功能劃分到不同的執(zhí)行部件去完成，在時間上又允許這幾個部件可以同時運行。缺點是限制器設(shè)計困難，比較不簡單實現(xiàn)，；突出的優(yōu)點是速度明顯提高。1．在三級存儲體系中，主存,外存和高速緩存各有什么作用？各有什么特點？答：多級存儲器系統(tǒng)，是圍繞讀寫速度尚可,存儲容量適中的主存儲器來組織和運行的,并由高速緩沖存儲器緩解主存讀寫速度慢,不能滿意CPU運行速度須要的沖突；用虛擬存儲器更大的存儲空間，解決主存容量小,存不下規(guī)模更大的程序與更多數(shù)據(jù)的難題，從而達到使整個存儲器系統(tǒng)有更高的讀寫速度,盡可能大的存儲容量,相對較低的制造與運行成本。高速緩沖存儲器的問題是容量很小，虛擬存儲器的問題是讀寫速太慢。追求整個存儲器系統(tǒng)有更高的性能/價格比的核心思路，在于運用中充分發(fā)揮三級存儲器各自的優(yōu)勢，盡量避開其短處。2．什么是隨機存取方式？哪些存儲器采納隨機存取方式？答：RAM,即隨機存儲器，可以看作是由很多基本的存儲單元組合起來構(gòu)成的大規(guī)模集成電路。靜態(tài)隨機存儲器（RAM）和動態(tài)隨機存儲器（DRAM）可采納隨機存取方式。3．什么是虛擬存儲器？它能解決什么問題？為什么？答：虛擬存儲器屬于主存－外存層次，由存儲器管理硬件和操作系統(tǒng)中存儲器管理軟件支持，借助于硬磁盤等協(xié)助存儲器，并以透亮方式供應(yīng)應(yīng)用戶的計算機系統(tǒng)具有輔存的容量，接近主存的速度，單位容量的成本和輔存差不多的存儲器。主要用來緩解內(nèi)存不足的問題。因為系統(tǒng)會運用一部分硬盤空間來補充內(nèi)存。4．什么是串行接口和并行接口？簡述它們的數(shù)據(jù)傳輸方式和適用場合。答：串行接口只須要一對信號線來傳輸數(shù)據(jù)，主要用于傳輸速度不高,傳輸距離較長的場合。并行接口傳輸按字或字節(jié)處理數(shù)據(jù)，傳輸速率較低，好用于傳輸速度較高的設(shè)備，如打印機等。5．CPU在每次執(zhí)行中斷服務(wù)程序前后應(yīng)做哪些工作？答：CPU在每次執(zhí)行中斷服務(wù)程序前完成：關(guān)中斷；保存斷點和被停下來的程序的現(xiàn)場信息；判別中斷源，轉(zhuǎn)中斷服務(wù)程序的入口地址；執(zhí)行開中斷指令。CPU在每次執(zhí)行中斷服務(wù)程序后完成：關(guān)中斷，打算返回主程序；復(fù)原現(xiàn)場信息，復(fù)原斷點；執(zhí)行開中斷；返回主程序。6．總線的信息傳輸有哪幾種方式？詳細(xì)說明幾種方式的特點。答：總線的傳輸方式有：串行傳送,并行傳送,復(fù)用傳送和數(shù)據(jù)包傳送。1．簡述浮點運算器的作用，它由哪幾部分組成(分)答：浮點運算器是主要用于對計算機內(nèi)的浮點數(shù)進行運算的部件。浮點數(shù)．通常由階碼和尾數(shù)兩部分組成，階碼是整數(shù)形式的，尾數(shù)是定點小數(shù)形式的。這兩部分執(zhí)行的操作不盡相同。因此，浮點運算器總是由處理階碼和處理尾數(shù)的這樣兩部分邏輯線路組成。2．計算機指令中要用到的操作數(shù)一般可以來自哪些部件(分)答：操作數(shù)的來源一是CPU內(nèi)部的通用寄存器，二是外圍設(shè)備(接口)中的一個寄存器，三是內(nèi)存儲器的一個存儲單元。3．Cache，有哪3種基本映像方式，直接映像方式的主要優(yōu)缺點是什么(7分)答：Cache，存儲器通常運用3種映像方式，它們是全相聯(lián)映像方式,直接映像方式,組相聯(lián)映像方式。直接映像是簡單的地址映像，地址變換速度較快，且遇到?jīng)_突替換時，只要將所在的塊替換出來。不須要替換算法，硬件實現(xiàn)更簡單，但它的命中率略低。4．簡述總線的串行傳送,并行傳送,復(fù)用傳送和數(shù)據(jù)包傳送四種基本信息傳輸方式的特點。(8分)答：串行傳送方式是I＼位字長的數(shù)據(jù)通過一條通信信號線一位一位地傳送；并行傳送方式是字長n位的數(shù)據(jù)由n條信號線同時傳送，數(shù)據(jù)傳輸?shù)乃俣犬?dāng)然快多子；復(fù)用傳送方式也就是將數(shù)據(jù)分時分組傳送的方式，它由同步信號限制，在一組通信線上采納分時的方法，輪番地并行傳送不同組信號。這種方式削減了信號線的數(shù)目，提高了總線的利用率，同時也降低了成本，但影響了整體的傳輸速度；數(shù)據(jù)包傳送方式是將被傳送的信息組成一個固定的數(shù)據(jù)結(jié)構(gòu)，通常包含數(shù)據(jù),地址和時鐘等信息，這樣削減了通信中同步操作的時間。1．舉例說明計算機中寄存器尋址,寄存器間接尋址方式，從形式地址到得到操作數(shù)的尋址處理過程。答案：(1)寄存器尋址，形式地址為寄存器名(或編號)，寄存器中的內(nèi)容為操作數(shù)；(2)寄存器間接尋址，形式地址為寄存器名(或編號)，寄存器中的內(nèi)容為操作數(shù)的地址，再讀一次內(nèi)存得到操作數(shù)。2．多級結(jié)構(gòu)的存儲器是由哪3級存儲器組成的每一級存儲器運用什么類型的存儲介質(zhì)，這些介質(zhì)的主要特性是什么答案：多級結(jié)構(gòu)的存儲器是由高速緩存,主存儲器和虛擬存儲器組成的。高速緩沖存儲器運用靜態(tài)存儲器芯片實現(xiàn)，主存儲器通常運用動態(tài)存儲器芯片實現(xiàn)，而虛擬存儲器則運用快速磁盤設(shè)備上的一片存儲區(qū)。前兩者是半導(dǎo)體電路器件，以數(shù)字邏輯電路方式進行讀寫，后者則是在磁性介質(zhì)層中通過電磁轉(zhuǎn)換過程完成信息讀寫。1．高速緩沖存儲器在計算機系統(tǒng)中的主要作用是什么，用什么類型的存儲器芯片實現(xiàn)，為什么答案：．高速緩沖存儲器，是一個相對于主存來說容量很小,速度特快,用靜態(tài)存儲器器件實現(xiàn)的存儲器系統(tǒng)。它的作用在于緩解主有速度慢,跟不上CPU讀寫速度要求的沖突。它的實現(xiàn)原理，是把CPU最近最可能用到的少量信息(數(shù)據(jù)或指令)從主存復(fù)制到CACHE中，當(dāng)CPU下次再用這些信息時，它就不必訪問慢速的主存，而直接從快速的CACHE中得到，從而提高了得到這些信息的速度，使CPU有更高的運行效率。2．開中斷，關(guān)中斷的含義是什么他們的作用是什么答案：通常是在CPU內(nèi)部沒置—個"中斷允許”觸發(fā)器，只有該觸發(fā)器被置為“1“狀態(tài)，才允許CPU響應(yīng)中斷懇求，該觸發(fā)器被置為“o”狀態(tài)，則禁止CPU響應(yīng)中斷懇求。為此，在指令系統(tǒng)中，為操作“中斷允許”觸發(fā)器，應(yīng)設(shè)置“開中斷”指令(置“1”中斷允許觸發(fā)器)和“關(guān)中斷”指令(清“o”中斷允許觸發(fā)器)。四,計算題：1．將十六進制數(shù)據(jù)14.4CH表示成二進制數(shù)，然后表示成八進制數(shù)和十進制數(shù)。14.4CH=(10100.01001100)2=(14.23)8=(20.21875)10注：本題原答案疑似錯誤，本人答案為：14.4CH=(10100.01001100)2=(24.23)8=(20.296875)10,請各位同學(xué)自行學(xué)習(xí)驗證。2．對下列十進制數(shù)表示成8位（含一位符號位）二進制數(shù)原碼和補碼編碼。（1）17；

[X]原＝00010001，[X]補＝00010001（2）-17；[X]原＝10010001，[X]補＝111011113．已知下列各[x]原，分別求它們的[x]反和[x]補。（1）[x]原＝0.10100；[x]反＝010100，[x]補＝010100（2）[x]原＝1.00111；[x]反＝111000，[x]補＝111001（注：本答案不確定）（3）[x]原＝010100；[x]反＝010100，[x]補＝010100（4）[x]原＝110100；[x]反＝101011，[x]補＝1011004．寫出X＝10111101，Y＝－00101011的雙符號位原碼,反碼,補碼表示，并用雙符號補碼計算兩個數(shù)的差。

[X]原＝0010111101,[X]反＝0010111101,[X]補＝0010111101

[Y]原＝1100101011,[Y]反＝1111010100,[Y]補＝1111010101

[X]補+[Y]補＝0010010010（注：本答案存疑）1．寫出X＝10111101，Y＝一0010101l的原碼和補碼表示，并用補碼計算兩個數(shù)的差。答案：[X]原＝010111101[Y]原＝100101011[X]補＝010111101[Y]補＝111010101[X—Y]補＝0111010002．將十進制數(shù)47化成二進制數(shù)，再寫出它的原碼,補碼表示(符號位和數(shù)值位共8位)。(責(zé)任編輯：電大試題庫)(47)l0＝(0101111)2原碼00101111補碼00101111（（（（（（（（（（（（（1．寫出X＝0.1101，Y＝一0.0111的雙符號位原碼,反碼,補碼表示，并用雙符號補碼計算數(shù)的和。(每空2分，共18分)2．將十進制數(shù)47化成二進制數(shù)，再寫出它的原碼,補碼表示(符號位和數(shù)值位共8位)。))))))))))答案在放在一起在下：(2)原碼0010111l補碼001011111．寫出X＝10111101，Y＝一00101011的雙符號位原碼，反碼,補碼表示，并用雙符號補碼計算兩個數(shù)的差。(每空2分，共18分)原碼反碼補碼答案：原碼反碼補碼X＝10llllo10010111101001011110l001011110lY＝一0010101111001010111111010100111101010lX-Y0110010010(溢出)111110100100lllol0002．把正確的答案或選擇寫進括號內(nèi)(二進制須要小數(shù)點后保留8位)答案：1,用補碼運算方法計算X-}-Y的值及運算結(jié)果的特征(幾個標(biāo)記位的值)：1．X＝O.1011Y＝O.1100(1)X＝O.1011Y＝O.1lOO[X]補001011[Y]補十0011000l0111(溢出)2．X＝-O.1011Y＝O.1001(2)X=-0.1011Y＝0.1001[X]補110101[Y]補+001001111110(無進位，結(jié)果非零，不溢出，符號位為負(fù))（2016.06.22）計算機組成原理課程期末復(fù)習(xí)指導(dǎo)（文本）寧晨：同學(xué)們好！老師好！歡迎參與本次教學(xué)活動，本次活動主要是扶植大家開始期末復(fù)習(xí)，盼望大家仔細(xì)閱讀后面的帖子，有問題及時提問。關(guān)于本課程的期末考核方式和題型本課程無論是面授班還是網(wǎng)絡(luò)課程試點班，均按指定時間,指定地點，參與紙質(zhì)試卷的閉卷考試，考試時間為90分鐘。詳細(xì)題型分值是：試卷總分100分，題型,分值安排比例：（1）選擇題：共36分。本題含12小題，每小題3分。（2）推斷題：共15分。本題含5小題，每小題3分。（3）計算題：共20分。本題含2小題，每小題10分。（4）簡答題：共29分。本題含4小題，每小題6～8分。期末復(fù)習(xí)指導(dǎo)一為了扶植大家對本課程內(nèi)容進行全面復(fù)習(xí)，這里給大家一些重點難點要求。一,數(shù)據(jù)表示和運算方法（一）考核要求1．駕馭數(shù)制及數(shù)制轉(zhuǎn)換的基本概念，嫻熟運用各種進制數(shù)間的轉(zhuǎn)換規(guī)則進行手工轉(zhuǎn)換運算；2．駕馭原碼,反碼和補碼的基本概念和定義，并能嫻熟完成定點數(shù)的原碼,反碼和補碼之間的轉(zhuǎn)換；3．理解浮點數(shù)在計算機內(nèi)的表示方法，能夠說明階碼和尾數(shù)的位數(shù)與數(shù)值范圍和數(shù)值精度的關(guān)系；4．理解檢錯糾錯編碼的用途，能夠區(qū)分幾種常見的校驗碼，能夠說明奇偶校驗碼的實現(xiàn)方法，能夠說明海明碼及循環(huán)碼實現(xiàn)檢錯和糾錯的基本原理；5．駕馭運用定點數(shù)的補碼加減法運算規(guī)則進行基本的運算和溢出檢查的方法；6．了解定點數(shù)的原碼一位乘,除法的可行算法。（二）例題1．把正確的答案或選擇寫進括號內(nèi)（二進制須要小數(shù)點后保留8位）。（0.71）10＝（0.01110001）BCD＝（0.10110101）2＝（0.B5）16（1AB）16＝（000110101011）2＝（427）102．某計算機字長16位，采納補碼定點小數(shù)表示，符號位為1位，數(shù)值位為15位，則可表示的最大正小數(shù)為，最小負(fù)小數(shù)為。3．長度相同但格式不同的2種浮點數(shù)，假設(shè)前者階碼長,尾數(shù)短，后者階碼短,尾數(shù)長，其他規(guī)定均相同，則它們可表示的數(shù)的范圍和精度為。兩者可表示的數(shù)的范圍和精度相同前者可表示的數(shù)的范圍大但精度低后者可表示的數(shù)的范圍大且精度高前者可表示的數(shù)的范圍大且精度高4．已知X＝0.1101，Y＝－0.0111。求[X]原,[Y]原,[X]補,[Y]補,[X+Y]補。解題思路：正數(shù)的原碼=反碼=補碼負(fù)數(shù)的補碼為原碼求反,末位加1[X+Y]補=[X]補+[Y]補[X-Y]補=[X]補+[-Y]補5．已知X＝0.1101，Y＝－0.0111。求[X]原,[Y]原,[X]補,[Y]補,[X+Y]補。答案：[X]原=01101[Y]原=10111[X]補=01101[Y]補=11001[X+Y]補=00110二,運算器部件（一）考核要求1．駕馭定點運算器中ALU的功能；2．了解定點運算器中ALU的線路和實現(xiàn)原理；3．駕馭定點運算器的功能與組成，了解運算器在整機系統(tǒng)中的地位；4．理解MIPS計算機的運算器實例的組成特點；5．了解浮點運算器的功能與組成。（二）例題舉例說明運算器中的ALU通常可以供應(yīng)的至少5種運算功能，運算器中運用多累加器的好處是什么？答：ALU通常應(yīng)供應(yīng)加,減,與,或,異或等多種算術(shù)及邏輯運算功能；運算器中運用多累加器有利于削減運算器執(zhí)行運算過程中訪問內(nèi)存儲器的次數(shù)，即可以把一些中間結(jié)果暫存在累加器中，有利于提高計算機的運行效率。三,指令系統(tǒng)和匯編語言程序設(shè)計（一）考核要求1．理解指令的功能,構(gòu)成格式,操作碼和操作數(shù)地址兩個字段的內(nèi)容和組織方式；2．了解指令分類的方案和分類結(jié)果；3．理解并記憶指令中的形式地址和物理地址的概念；4．理解并敘述幾種常用的尋址方式的用法及其編碼表示；5．理解3個級別的計算機語言之間的關(guān)鍵區(qū)分和各自的應(yīng)用場合。（二）例題1．說明寄存器尋址,寄存器間接尋址,變址尋址和堆棧尋址，從形式地址到得到操作數(shù)的尋址處理過程。答：（1）寄存器尋址，形式地址為寄存器名（或編號），寄存器中的內(nèi)容為操作數(shù)；（2）寄存器間接尋址，形式地址為寄存器名（或編號），寄存器中的內(nèi)容為操作數(shù)的地址，再讀一次內(nèi)存得到操作數(shù)；（3）變址尋址，形式地址為變址寄存器名（或編號）和變址偏移值，把變址寄存器中的內(nèi)容與變址偏移值相加得到操作數(shù)的地址，再讀一次內(nèi)存得到操作數(shù)；（4）堆棧尋址，通常形式地址為將寫入堆棧的,或接收堆棧讀出內(nèi)容的寄存器名（或編號），指令中不直接給出內(nèi)存地址，而是選用默認(rèn)的堆棧指針寄存器中的內(nèi)容為內(nèi)存地址，讀寫堆?？偘橛行薷亩褩Ｖ羔樀牟僮鳌?．確定一臺計算機的指令系統(tǒng)并評價其優(yōu)劣，通常應(yīng)從哪幾個方面考慮？答：主要從以下四個方面進行考慮：（1）指令系統(tǒng)的完備性，常用指令齊全，編程便利；（2）指令系統(tǒng)的高效性，程序占內(nèi)存空間少，運行速度快；（3）指令系統(tǒng)的規(guī)整性，指令和數(shù)據(jù)運用規(guī)則統(tǒng)一簡單，易學(xué)易記；（4）指令系統(tǒng)的兼容性，同一系列的低檔計算機的程序能在新的高檔機上直接運行。2.推斷題：變址尋址方式中，操作數(shù)的有效地址等于變址寄存器內(nèi)容加上變址偏移量。（√）四,限制器部件（一）考核要求1．理解并記憶計算機限制器的功能與基本組成，體會限制器在計算機整機中的地位；2．理解并記憶硬連線限制器部件的實際組成及其各子部件的功能；3．了解MIPS32計算機系統(tǒng)及其限制器部件的運行原理；4．了解限制器部件的設(shè)計過程和基礎(chǔ)技術(shù)；5．理解并記憶微程序限制器的一般組成和基本運行原理；6．理解并敘述微指令中的下地地址字段,微命令字段的內(nèi)容及其限制功能；7．了解微程序限制器與硬連線限制器在組成與性能方面的異同之處；8．理解并記憶指令流水線的概念，關(guān)鍵技術(shù)指標(biāo)；9．了解指令流水線的實現(xiàn)思路，3類相關(guān)問題及其解決方案；10．了解指令級并行技術(shù)的概念。（二）例題1．說明計算機的組合邏輯限制器和微程序限制器在組成和運行原理兩個方面的同異之處，比較它們的優(yōu)缺點？答：共同點是：（1）基本功能都是供應(yīng)計算機各個部件協(xié)同運行所須要的限制信號；（2）組成部分都有程序計數(shù)器PC，指令寄存器IR，都分成幾個執(zhí)行步驟完成每一條指令的詳細(xì)功能。不同點是：處理指令執(zhí)行步驟的方法，供應(yīng)限制信號的方案不一樣。組合邏輯限制器是用節(jié)拍發(fā)生器指明指令執(zhí)行步驟，用組合邏輯電路直接給出應(yīng)供應(yīng)的限制信號，其優(yōu)點是運行速度快，缺點是設(shè)計與實現(xiàn)困難，但隨著大規(guī)?，F(xiàn)場可編程集成電路的出現(xiàn)，該缺點已得到很大緩解；微程序的限制器是通過微指令地址的連接，區(qū)分指令執(zhí)行步驟，應(yīng)供應(yīng)的限制信號是從限制存儲器中讀出來的，并經(jīng)過一個微指令寄存器送到被限制部件的，其缺點是運行速度要慢一些，優(yōu)點是設(shè)計與實現(xiàn)簡單些，宜用于實現(xiàn)系列計算機產(chǎn)品的限制器，理論上可實現(xiàn)動態(tài)微程序設(shè)計。2．一臺MIPS計算機的多周期CPU系統(tǒng)由哪幾部分組成？各部分功能是什么？答：由運算器,存儲器,限制器3部分組成。（1）運算器：寄存器組REGs（存數(shù)）,算邏運算單元ALU（運算）（2）存儲器：主存儲體（保存程序和數(shù)據(jù)）,數(shù)據(jù)寄存器DR（存讀出數(shù)）（3）限制器：①程序計數(shù)器PC（保存指令地址）②指令寄存器IR（保存指令內(nèi)容）③節(jié)拍發(fā)生器（產(chǎn)生指令執(zhí)行步驟信號）④限制信號產(chǎn)生電路（供應(yīng)限制各部件的全部限制信號）3．什么是指令流水線？答：流水線技術(shù)：處理機內(nèi)部的時間并行性技術(shù)。是提高計算機硬件性能的重要技術(shù)和有效措施，在成本增加不多的狀況下很明顯地提高了計算機的性能。指令流水線：流水線的每個階段完成一條指令的一部分功能，不同階段并行完成流水線中不同指令的不同功能。五,存儲器系統(tǒng)（一）考核要求1．了解存儲器的分類及各類存儲器的特點；2．理解并記憶存儲器系統(tǒng)的分層結(jié)構(gòu)及原則；3．駕馭主存儲器的組成,技術(shù)指標(biāo)和運行原理；4．駕馭并描述Cache的功能及工作原理；5．理解Cache的3種地址映像方式；6．了解虛擬存儲器的基本概念與實現(xiàn)方法。（二）例題說明多級結(jié)構(gòu)的存儲器系統(tǒng)是建立在什么原理之上的？說明什么是多級結(jié)構(gòu)存儲器系統(tǒng)中的一樣性原則和包含性原則？答：建立在程序運行的局部性原理之上的。局部性原理：在一小段時間內(nèi)運行的程序，只運用少量的指令和少量的數(shù)據(jù)，而這少量的指令和少量的數(shù)據(jù)往往又集中在存儲器的一小片存儲區(qū)域中。一樣性原則：保存在不同級的存儲器中同一個數(shù)據(jù)必需有相同的值包含性原則：保存在內(nèi)層存儲器（靠近CPU）中的數(shù)據(jù)肯定也被保存在外層存儲器中，即保存在內(nèi)層存儲器中的數(shù)據(jù)只是已保存在外層存儲器中更多數(shù)據(jù)中的一小部分的復(fù)制品。六,輸入/輸出設(shè)備與輸入/輸出系統(tǒng)（一）考核要求1．理解接口的含義,信息交換的過程,具有的功能和類型；2．了解接口電路的兩種端口編址方式的特點；3．理解并區(qū)分幾種標(biāo)準(zhǔn)接口的不同特點；4．理解并區(qū)分幾種輸入/輸出方式的不同特點；5．理解與中斷和DMA相關(guān)的一些重要的基本概念；6．理解并能說明中斷全過程中涉及到的一些重要名詞和結(jié)論；7．駕馭DMA限制器的功能,組成,數(shù)據(jù)傳送方法和過程；8．理解與總線相關(guān)的一些重要的基本概念；9．駕馭總線仲裁和數(shù)據(jù)傳送限制等基本的工作原理。（二）例題1．簡述輸入輸出端口的統(tǒng)一編址方式和獨立編址方式的含義。答：統(tǒng)一編址方式是將主存地址空間分出一部分地址用于對I/O端口進行編址，也就是I/O端口運用了原本屬于主存地址對其進行編址。此方式無需設(shè)置特地的輸入輸出指令，只要用一般的訪問主存的指令就可以訪問I/O端口。獨立編址方式則是將I/O端口單獨進行編址，使I/O端口和存儲空間的地址空間相互獨立。采納這種編址方式，CPU訪問I/O端口時必需運用專用的I/O指令。2．什么狀況下CPU可以響應(yīng)中斷？簡要說明一次中斷處理過程。答：當(dāng)有中斷懇求時，若此時系統(tǒng)允許中斷，CPU正在處理的程序的優(yōu)先級比正在懇求的中斷優(yōu)先級低，又到了一條指令執(zhí)行結(jié)束時刻，則CPU將可以響應(yīng)中斷。形考作業(yè)指導(dǎo)1計算題：1．將十六進制數(shù)據(jù)14.4CH表示成二進制數(shù)，然后表示成八進制數(shù)和十進制數(shù)。說明：十進制數(shù)（Decimalnumber）用后綴D表示或無后綴二進制數(shù)（Binarynumber）用后綴B表示八進制數(shù)（O