第9章 嵌入式系統(tǒng)工程開發(fā)實戰(zhàn)

第9章嵌入式系統(tǒng)工程開發(fā)實戰(zhàn)教師：姓名嵌入式系統(tǒng)原理與接口技術(shù)本章以基于STM32和FPGA的可編程電液比例控制器為例，系統(tǒng)介紹工程開發(fā)的每一個具體環(huán)節(jié)。需求分析方案設(shè)計具體的軟硬件設(shè)計系統(tǒng)整合本章概要嵌入式系統(tǒng)原理與接口技術(shù)29.1需求分析需求背景電液比例控制技術(shù)是連接微電子技術(shù)和大功率工程控制設(shè)備之間的橋梁，具備了電氣和液壓的雙重優(yōu)勢，形成了頗具特色的技術(shù)分支，成為了現(xiàn)代控制工程的基本技術(shù)構(gòu)成之一。電液比例控制器是整個比例控制系統(tǒng)的控制中樞，直接影響整個系統(tǒng)的控制性能。發(fā)展趨勢高速、高精、高性能化一體化和集成化通用化智能化網(wǎng)絡(luò)化和模塊化嵌入式系統(tǒng)原理與接口技術(shù)3主要功能多通道的比例電磁鐵功率驅(qū)動多通道比例電磁鐵電流閉環(huán)控制控制參數(shù)自整定多路電壓電流量檢測以及模擬量輸出和常用的通訊單元同時對多達6個通道同時進行比例電磁鐵閉環(huán)PID電流控制具備16路電壓/電流采樣通道12路開關(guān)量輸入與8路開關(guān)量輸出2路模擬電壓量輸出與2路模擬電流量輸出3路CAN通信接口，以及1路RS232參數(shù)配置與通信接口9.1需求分析

嵌入式系統(tǒng)原理與接口技術(shù)4主要參數(shù)9.2詳細說明嵌入式系統(tǒng)原理與接口技術(shù)5接口類型主要參數(shù)供電電源24VDC比例電磁鐵驅(qū)動2路，閉環(huán)電流控制，電流0～6A單向，響應(yīng)時間<10ms開關(guān)量輸出8路

24/1.3AMax光隔，用于繼電器驅(qū)動開關(guān)量輸入12路24V光隔模擬量輸入0(4)~20mA/8路、0~5(10)V/8路、隔離、12bit采樣2k/s模擬量輸出4~20mA/2路、0~5V/2路、隔離RS2321路、隔離、波特率9600～115200CAN3路，1路主通信、1路副通信、1路故障備份通信外部供電非隔離5VDC200mAMax系統(tǒng)架構(gòu)設(shè)計綜合考慮采用ARM+FPGA的基本組合形式ARM完成控制器的主要控制、參數(shù)配置、數(shù)據(jù)通信、基本輸入輸出等FPGA主要完成對實時性要求較高的閉環(huán)電流控制部分，完成電流采樣，PWM控制以及閉環(huán)PID控制算法9.3結(jié)構(gòu)設(shè)計嵌入式系統(tǒng)原理與接口技術(shù)6主控制器的選擇STM32F103ZET6為主控芯片STM32F103XX增強型系列中性能最高的一款芯片F(xiàn)PGA選擇Altera公司CycloneII系列EP2C5T144A/D、D/A芯片的選擇高速A/D芯片選用ADS8364四度A/D多通道芯片選用TLC2543D/A芯片選用TLV56149.3結(jié)構(gòu)設(shè)計嵌入式系統(tǒng)原理與接口技術(shù)73路CAN通信電路方案選擇STM32芯片STM32F103C8T6用作CAN控制器開發(fā)平臺的選擇主控制器芯片采用KeilMDK開發(fā)平臺FPGA采用Altera的QuartusII平臺進行開發(fā)9.3結(jié)構(gòu)設(shè)計嵌入式系統(tǒng)原理與接口技術(shù)8控制器電氣隔離部分總體設(shè)計速度較慢的數(shù)字量輸入輸出端口使用最為常見的TLP-521進行電氣隔離通信部分的隔離中選用ADuM141X系列隔離芯片ARM與FPGA的連接利用STM32的FSMC接口，將FPGA設(shè)計成為一個虛擬SRAM，利用地址和數(shù)據(jù)總線進行通信其他功能模塊的連接CAN通信的STM32F103C8T6與主控制器STM32F103ZET6之間采用USART連接TLC2543與TLV5614通過Adum隔離芯片與主控制器STM32F103C8T6連接，采用串行方式連接9.3結(jié)構(gòu)設(shè)計嵌入式系統(tǒng)原理與接口技術(shù)9控制器最終結(jié)構(gòu)STM32F103ZET6為主控制，負責(zé)系統(tǒng)的主要通信、輸入輸出以及部分算法處理等功能EP2C5T144完成高速A/D的采樣，PWM控制以及閉環(huán)PID控制STM32F103C8T6作為通信控制芯片，專門負責(zé)兩路CAN通信ADS8364為6通道16位高速AD采樣芯片,主要負責(zé)電流的高速采樣TLC2543為11通道12位AD，負責(zé)控制器的低速模擬量采樣TLV5614為4通道12位DA，負責(zé)控制器的模擬控制量輸出9.3結(jié)構(gòu)設(shè)計嵌入式系統(tǒng)原理與接口技術(shù)10硬件電路的設(shè)計電源部分電路設(shè)計STM32的外圍電路設(shè)計FPGA外圍電路設(shè)計控制器通信部分電路設(shè)計低速AD信號采集部分電路設(shè)計DA部分的電路設(shè)計電流量輸出部分電路設(shè)計功率驅(qū)動部分電路設(shè)計可編程增益放大器的設(shè)計9.4組件設(shè)計嵌入式系統(tǒng)原理與接口技術(shù)11硬件結(jié)構(gòu)圖嵌入式系統(tǒng)原理與接口技術(shù)12本課題中需要的電源如下系統(tǒng)電源輸入：24VDC隔離數(shù)字電源部分：+3.3V：用于STM32、FPGA、ADS8364等供電；+5V：ADS8364等供電；±12V：雙電源運放LM324等供電；±5V：增益切換開關(guān)ADG1612供電非隔離電源部分：+24V：電磁鐵供電，24V開關(guān)量輸出；+15V：MOSFET驅(qū)動電壓，此電壓可調(diào)；+5V：TLC2543、TLV5614、MAX232等供電±12V：雙電源運放LM324等供電9.4組件設(shè)計嵌入式系統(tǒng)原理與接口技術(shù)13基于LM2596的開關(guān)型穩(wěn)壓電源設(shè)計9.4組件設(shè)計嵌入式系統(tǒng)原理與接口技術(shù)14基于AOZ1014的小型開關(guān)型穩(wěn)壓電源設(shè)計9.4組件設(shè)計嵌入式系統(tǒng)原理與接口技術(shù)15FPGA外圍供電電路設(shè)計9.4組件設(shè)計嵌入式系統(tǒng)原理與接口技術(shù)16CAN通信電路設(shè)計9.4組件設(shè)計嵌入式系統(tǒng)原理與接口技術(shù)17RS-232通信電路設(shè)計9.4組件設(shè)計嵌入式系統(tǒng)原理與接口技術(shù)18電流量輸出部分電路設(shè)計使用AM462設(shè)計電壓轉(zhuǎn)電流輸出電路功率驅(qū)動部分電路設(shè)計使用TLP250設(shè)計功率驅(qū)動電路可編程增益放大器的設(shè)計采用具有最優(yōu)共模抑制性能的可變增益儀表放大器AD8221進行信號放大采用一個四通道單刀單擲開關(guān)（ADG1612）和一個電阻可編程儀表放大器（AD8221）來實現(xiàn)可編程增益功能9.4組件設(shè)計嵌入式系統(tǒng)原理與接口技術(shù)19軟件部分的設(shè)計主控制器STM32F103ZET6的程序開發(fā)，主要涉及TLC2543、TLV5614的驅(qū)動，與FPGA、STM32F103C8T6的通信，CAN、RS232通信以及參數(shù)配置和部分計算。STM32F103C8T6主要包括CAN、RS232通信程序以及部分數(shù)據(jù)的處理。FPGA程序包括并行A/D的數(shù)據(jù)讀取與處理，PWM波的產(chǎn)生，閉環(huán)控制算法等9.4組件設(shè)計嵌入式系統(tǒng)原理與接口技術(shù)209.4組件設(shè)計讀操作時序?qū)懖僮鲿r序嵌入式系統(tǒng)原理與接口技術(shù)21思考參考STM32FSMC接口一節(jié)，比較各種模式的信號異同?；贔PGA的高速AD數(shù)據(jù)采集程序設(shè)計ADS8364的讀取時序圖與測量信號9.4組件設(shè)計嵌入式系統(tǒng)原理與接口技術(shù)22基于狀態(tài)機的ADS8364讀寫程序設(shè)計9.4組件設(shè)計嵌入式系統(tǒng)原理與接口技術(shù)23練習(xí)根據(jù)以上學(xué)習(xí)內(nèi)容，使用VHDL或者Verilog語言編寫ADS8364讀寫程序仿真。TLC2543低速AD采樣模塊程序設(shè)計TLC2543時序圖9.4組件設(shè)計嵌入式系統(tǒng)原理與接口技術(shù)24TLV5614DA輸出模塊程序設(shè)計TLV5614時序圖9.4組件設(shè)計嵌入式系統(tǒng)原理與接口技術(shù)25TLV5614程序的邏輯分析儀測試9.4組件設(shè)計嵌入式系統(tǒng)原理與接口技術(shù)26控制器的PCB設(shè)計PCB的設(shè)計與主要分為三個階段第一階段是部分硬件功能模塊的調(diào)試與驗證,針對部分尚未確定或者實際參數(shù)表現(xiàn)并不明確的功能模塊，可以單獨設(shè)計PCB進行調(diào)試和驗證

。第二階段是系統(tǒng)的初步集成設(shè)計，將最終的功能模塊組合，設(shè)計在一個PCB板上。第三階段是在前兩個階段的基礎(chǔ)上修改發(fā)現(xiàn)的錯誤，對發(fā)現(xiàn)的部分設(shè)計進行優(yōu)化，最終完成軟硬件設(shè)計。9.4組件設(shè)計嵌入式系統(tǒng)原理與接口技術(shù)27子功能模塊之間的集成系統(tǒng)的集成是一個循序漸進的過程，在工程的開發(fā)過程中所有功能都不是一步到位的，而是