分頻鎖相源相關(guān)設(shè)計(jì)和調(diào)試方法講義

分頻鎖相源相關(guān)設(shè)計(jì)和調(diào)試方法講義總體方框圖

由方框圖可見，系統(tǒng)主要由下列電路，電調(diào)振蕩器、參考晶體振蕩器、分頻器、鑒相器和環(huán)路濾波器等組成。其中，分頻器和鑒相器已可集成在一個(gè)芯片中，也已有把電調(diào)振蕩器集成在內(nèi)的芯片。下面對這些主要電路進(jìn)行分析。電調(diào)振蕩器采用雙極晶體管或場效應(yīng)管的振蕩器，作為反饋型振蕩器分析時(shí)，可歸結(jié)為下列基本形式：電容三點(diǎn)式振蕩電路中，反饋的大小由C2/C1決定，經(jīng)驗(yàn)值為取1/2到1/8較適宜。這個(gè)電路的改進(jìn)型為在電感上串聯(lián)一個(gè)小電容，這個(gè)電容值遠(yuǎn)小于另外兩個(gè)電容值，振蕩頻率主要由這個(gè)電容和電感來決定，頻率穩(wěn)定度得到了提高，但在高端不易起振。在電感上再并聯(lián)一個(gè)電容，成為了西勒振蕩電路,可改善高端的起振問題。C3小時(shí)頻穩(wěn)度好，但不易起振，在保證振蕩的條件下，盡可能減小C3。C4采用變?nèi)荻O管時(shí)，可得到電調(diào)特性。

降低振蕩器相位噪聲的途徑：選用低噪聲的放大器件，最好選用1/f噪聲小的雙極晶體管。選用高Q的振蕩回路器件，如高介電常數(shù)的TEM模諧振器、聲表面波諧振器做諧振電路。直流供電電路的紋波和干擾，對相位噪聲的影響很大，應(yīng)采用穩(wěn)壓電路或有源濾波電路等方法，來改善性能。采用1/4波長短路介質(zhì)諧振器的電調(diào)振蕩器用于CAD的電原理圖相位噪聲曲線有源電源濾波器

電源對VCO的相位噪聲有很大的影響，因此必須采取好的濾波措施。下面是采用電感濾波的一個(gè)例子。當(dāng)供電電壓高于VCO要求的電壓時(shí)，可采用的有源濾波電路。.電調(diào)斜率對VCO的相位噪聲影響很大，下圖是Synergy公司給出的曲線。分頻器整數(shù)分頻器:總的分頻比為Nt=N*P+A，要求N>A,因?yàn)橄劝碢+1進(jìn)行分頻，此時(shí)A和N計(jì)數(shù)器開始減計(jì)數(shù)，到A為0后，變成P分頻，直到N也為0后結(jié)束一個(gè)周期。小數(shù)分頻器：采用小數(shù)分頻，可采用較高的比相頻率使總的分頻比下降，降低了倍頻次數(shù)，可改善鎖相源的相位噪聲性能和減小鎖定時(shí)間。環(huán)路濾波器：當(dāng)采用電壓輸出鑒相器時(shí)，多采用下列形式。

當(dāng)采用電流輸出型鑒相器時(shí)，多采用下列形式的環(huán)路濾波器：計(jì)算公式如下：環(huán)路帶寬的選取原則：

1.在環(huán)路總增益足夠的條件下，根據(jù)晶振和VCO的相位噪聲，來選取環(huán)路帶寬。

2.應(yīng)小于或等于1/10比相頻率。

3.當(dāng)環(huán)路總增益較小時(shí)，根據(jù)環(huán)路總增益選取。

4.對跳頻時(shí)間有要求時(shí)，要從鎖定時(shí)間來選取帶寬。輔助濾波器：用來減小比相信號的泄漏，要求其截止頻率比環(huán)路自然頻率高5-10倍左右，以減小對環(huán)路特性的影響。

Analog公司最近推出了一款新的包括有VCO的鎖相源單片集成電路，對降低成本，減少雜散有好處。型號為ADF4360，頻率可覆蓋350MHz到2450MHz，輸出功率最大值約-3dm，還可通過程序控制輸出功率值。直接數(shù)字頻率合成器（DDS)

DDS是根據(jù)正弦函數(shù)的產(chǎn)生，從相位出發(fā)，用不同的相位，給出不同的電壓幅度，最后濾波平滑輸出需要的頻率信號。其原理圖如下：系統(tǒng)的相位噪聲主要取決于參考時(shí)鐘振蕩器。產(chǎn)生的頻率分辨率可達(dá)到0.001Hz（取決于