四隊(duì)和一隊(duì)-二區(qū)隊(duì)

生活中的不斷深入，不斷地向多路、高速、智能化的方向發(fā)展。目麥克風(fēng)陣列信號(hào)處理系統(tǒng)的研究越來越熱該系統(tǒng)在會(huì)議語音增強(qiáng)、智能車、噪聲分析、軍事應(yīng)用等領(lǐng)域有著廣泛的應(yīng)用，在此背景下，本文實(shí)現(xiàn)了一種應(yīng)用FPGA和PCM4204的多路、高速的音頻系統(tǒng)，從而為基于麥克風(fēng)陣列的各項(xiàng)應(yīng)用提供了良好的硬件支持。對(duì)于音頻信號(hào)和處理，傳統(tǒng)做法多數(shù)是以單片機(jī)或CPU為控制核A/D組成的陣列進(jìn)行控制以及數(shù)據(jù)處理的影響，普通單片機(jī)達(dá)不到要求。因此，設(shè)計(jì)出一個(gè)合適的數(shù)中，往往會(huì)采用應(yīng)用FPGA的系統(tǒng)架構(gòu)，該系統(tǒng)主要由A/D+FPGA組成，A/D負(fù)責(zé)多路數(shù)據(jù)工作，F(xiàn)PGA主要負(fù)責(zé)數(shù)據(jù)的緩沖以及對(duì)前ADCFPGAFPGA的FPGAFPGA的軟件開發(fā)平臺(tái)，下文中FPGAFPGA和PCM4204的多路處理系統(tǒng)針對(duì)此系統(tǒng)設(shè)計(jì)了基于PCM4204的模數(shù)轉(zhuǎn)換板再將模數(shù)轉(zhuǎn)換板的數(shù)據(jù)傳送至基于FPGA控制模塊進(jìn)行數(shù)據(jù)的緩沖，最后調(diào)入數(shù)據(jù)進(jìn)行數(shù)據(jù)的處理。塊能實(shí)時(shí)地完成與數(shù)據(jù)緩沖，并能通過時(shí)鐘管理模塊來控制前端PCM4204的采樣。該系統(tǒng)為多路、高速的系統(tǒng)，并能穩(wěn)定工作，從而：音頻DesignofMulti-channelVoiceDataAcquisitionSystem ：Dataminingtechnologyisanimportantpartofinformationscience,hasbeenwidelyusedvariousfieldsofnationaleconomyandnationaldefenseconstruction.Andwiththerapiddevelopmentofcomputertechnologyandmobilecommunicationtechnologyindailylife,thedataacquisitiontomulti-channelandhigh-speed,inligentdirection.Microphonearraysignalcollectionandprocessingsystemismoreandmoreinthestudyofheat,thesysteminconference,speechenhancement,inligentvehicle,noiseysis,hasbeenwidelyusedinsuchfieldsasmilitaryapplication,inthiscontext,thispaperimplementsaapplicationofFPGAandPCM4204audiomulti-channelandhigh-speeddataacquisitionsystem,whichbasedonmicrophonearrayapplicationsprovidesagoodhardwaresupport.Microphonearrayapplicationssowidely,inmultichannelaudiosignalprocessingistheneedforhighspeedandhighprecisiondataacquisition,alsorequiresahighspeed,realtimedataacquisitionsystemistocollect,storethetimelyandcorrect.Foraudiosignalcollectionandprocessing,traditionalpracticesmostbasedonsinglechip puterorCPUasthecontrolcore,butbecauseofthecharacteristicofthesinglechip puterserialwork,formultiplechannels,multiplearrayiscomposedofA/Dcontrolanddataprocessing,theinfluenceofordinaryMCUcannotmeettherequirements.Therefore,designasuitabledataacquisitionsystemisparticularlynecessaryandurgent.Nowinmulti-channelandhigh-speeddataacquisitionsystemathomeandabroad,oftenbytheapplicationofFPGAdataacquisitionsystemarchitecture,thesystemismainlycomposedofA/D+FPGA,A/Dresponsibleformulti-channeldataacquisition,FPGAismainlyresponsibleforthedatabufferstorageaswellastothefrontoftheADCsamplingcontrol.Inthispaper,onthebasisofresearchonFPGA,setupamulti-channeldataacquisitionsystembasedonInthispaperatfirstintroducestherelatedknowledgeoftheFPGAandtheFPGAsoftwaredevelopmentplatform,thedevelopmentoftheFPGAdesigncanbefoundbelowarebasedonthese.Thispaperdesignedakindofmulti-channeldataacquisitionbasedonFPGAandPCM4204processingsystem,forthesystemdesignbasedonPCM4204adcacquisitionboards,thentransformmodulusdataacquisitionboardssenttoacquisitioncontrolmodulebasedonFPGAfordatabufferstorage,thelastcalldatafordataprocessing.Thedesignanddebugging,og-to-digitalconversionmodulecanprovidereliabledataforthesystem;Acquisitioncontrolmodulecancompletedataacquisitionandreal-timedatabuffer,andcanpasstheclockmanagementmoduletocontrolthefront-endPCM4204sampling.Thesystemforroadandhigh-speeddataacquisitionsystem,andcanworkstable,thusstudiesforthemicrophonearrayprovidesagoodhardware：Audiodata第1章 研究目的及意在實(shí)際生活中，聽覺與視覺有著幾乎同等重要的地位，人們廣泛使用聲音作為信息傳遞的載體。作為一種重要的資源信息，聲音信號(hào)越來越多的們麥克風(fēng)作為對(duì)聲音直接感知的器件，將聲音信號(hào)轉(zhuǎn)換為電信號(hào)后，利用現(xiàn)代信號(hào)處理方法對(duì)聲音信號(hào)進(jìn)行分析處理，從而提取出我們所需的信息。麥克風(fēng)相比，麥克風(fēng)陣列在時(shí)域和頻域的基礎(chǔ)上增加了空間域，對(duì)聲音信息的：麥克風(fēng)陣列信號(hào)處理系統(tǒng)在會(huì)議語音增強(qiáng)智能車噪聲分析、軍事應(yīng)用等領(lǐng)域有著廣泛的應(yīng)用[]舉個(gè)例子軍事應(yīng)用方面中的武裝直升機(jī)、巡航等低空飛行物中的聲探測(cè)以及槍聲等都廣泛BAE測(cè)系統(tǒng)主要用于測(cè)定戰(zhàn)場(chǎng)火迫擊及彈炸點(diǎn)的位置“海羅MK1系統(tǒng)已與20世紀(jì)90年代裝備英國[]。：對(duì)于音頻信號(hào)和處理，傳統(tǒng)做法多數(shù)是以單片機(jī)或CPU為控制核；不支持地址空間的擴(kuò)展，只能用I/O端口來擴(kuò)展器件；因此，單片A/D組成的陣列進(jìn)行控制以及數(shù)據(jù)處理的影響，普通單片機(jī)達(dá)不到要求，故多路用FPGA的系統(tǒng)架構(gòu)，該系統(tǒng)主要由A/D+FPGA組成，A/D負(fù)責(zé)多路數(shù)據(jù)工作，F(xiàn)PGA主要負(fù)責(zé)數(shù)據(jù)的緩沖以及對(duì)前端ADC的采樣控FPGA的可編程性，靈活配置前端的采樣控制以及數(shù)據(jù)的傳輸從而能很好的達(dá)到采樣控制，F(xiàn)PGA可以作為系統(tǒng)的控制，控制整個(gè)系統(tǒng)的工作，同時(shí)FPGA的工作頻率可以達(dá)到百兆，并且內(nèi)部含有本文以麥克風(fēng)陣列研究中的多路系統(tǒng)為研究重點(diǎn)，設(shè)計(jì)一個(gè)基FPGA的多路音頻系統(tǒng)設(shè)。目前，對(duì)于基于麥克風(fēng)陣列的各國內(nèi)外發(fā)展趨勢(shì)及研究現(xiàn)，性的單片系統(tǒng)目前有的產(chǎn)品精度已達(dá)24位速度每秒可達(dá)幾，Internet為代表的網(wǎng)絡(luò)技術(shù)的出現(xiàn)為測(cè)量儀器技術(shù)帶來了多路音頻的研究現(xiàn)家如、意大利、、中國等相繼開展了這方面的研究工作并卓有成效。2000年以后，麥克風(fēng)陣列產(chǎn)品在國內(nèi)外相繼推出。2001ParhamAarabiSafwatZaky開發(fā)的2003年，意大利里雅斯特大學(xué)和帕多瓦大合研制了智能聲視聯(lián)合多所的人流進(jìn)行記錄或監(jiān)測(cè)在某作品前人們停留的時(shí)間長短[]。2005年，的BMC（Bio-MimeticControl）的HiromichiNakashima和ToshiharuMukai研制了仿生的麥克風(fēng)陣列的聲源定位機(jī)器人系統(tǒng)[]相對(duì)于國外各高校 對(duì)麥克風(fēng)陣列的研究，國內(nèi)的研究也有顯著2005年，交通大學(xué)振動(dòng)、沖擊、噪聲國家研制成功了基虛擬儀器技術(shù)的聲場(chǎng)可視化系統(tǒng)[]2007年，測(cè)控推出了噪聲源定位分析系統(tǒng)（SoundSource合時(shí)頻分析等功能，可在復(fù)雜環(huán)境中進(jìn)行聲源的準(zhǔn)確定位和分析。在軍事方面，、法國、以色列等國家多次投入經(jīng)費(fèi)，研究并開發(fā)了于固定麥克風(fēng)陣列的狙擊手及低空直升機(jī)探測(cè)系統(tǒng)，在中展現(xiàn)出出色的探測(cè)能力。AAIPDCue系統(tǒng)將麥克風(fēng)安裝在車輛的四角，可以提供低輪廓、360度的態(tài)勢(shì)感知。在任何環(huán)境下，PDCue系統(tǒng)都可以根據(jù)單發(fā)、多發(fā)和點(diǎn)射槍聲迅速定位槍聲來源[]。BBN公司研發(fā)的boomerange系統(tǒng)利用八元球形麥克風(fēng)陣來進(jìn)行槍口口徑、速度及彈道軌跡的估計(jì)，并1.2°3°1.6%[]，如圖所示。在國內(nèi)院校方面，中國科技大學(xué)研制了基于6通道的同步語音系統(tǒng)，該系統(tǒng)如圖1-3（左）所示，前排4個(gè)麥克間距排列，后排2個(gè)垂直排列，系統(tǒng)采樣率為48KHz，采樣精度為16bit[11]；采用NI-6220采集卡，建立了一套由9個(gè)麥克風(fēng)、3套放大電路構(gòu)成的聲源，系48KHz，16bit[]8音陣列硬件處理平臺(tái)，該平臺(tái)采樣率最大可達(dá)64K16[]。 1-3關(guān)于麥克風(fēng)陣列研究的熱潮推動(dòng)了多路音頻研究的發(fā)展目前，國外企業(yè)已經(jīng)推出了很多能適應(yīng)不同條件，不同精度要求的多通道音頻數(shù)據(jù)采集系列產(chǎn)品。國內(nèi)對(duì)多通道音頻設(shè)備的研制與國外的情況相比，在開發(fā)應(yīng)用的廣度和深度方面，還有一段距離，現(xiàn)場(chǎng)多通道音頻要求比較高的場(chǎng)合多是采用國外產(chǎn)品。通過介紹發(fā)現(xiàn)，我國國內(nèi)院校多路領(lǐng)域的研究稍顯滯后，或采現(xiàn)有的卡，或采用精度較低的A/D采樣，使得系統(tǒng)整體具有高成本、采樣通道少，采樣速率低，采樣精度小的缺點(diǎn)。為解決上述缺點(diǎn)，本文致力于研究一種多通道、高速率、高采樣率、低成本的處理平臺(tái)。本文設(shè)計(jì)的多路音頻信號(hào)處理系統(tǒng)設(shè)計(jì)并實(shí)現(xiàn)了4通道最高采樣率為96KHz、最高采樣精度為24位的處理在實(shí)際應(yīng)用中還可視情況擴(kuò)展通道數(shù)，便于各種實(shí)際麥克風(fēng)陣列相結(jié)合，能夠有效的解決上述缺點(diǎn)，為基于麥克風(fēng)陣列的各項(xiàng)應(yīng)用提供了良好的硬件支持，所以對(duì)該系統(tǒng)的研究具有一定的意義。多路音頻系統(tǒng)的關(guān)鍵技本文旨在建立一套通用的多路音頻系統(tǒng)，高精度、高性能、多通道的硬件平臺(tái)才能滿足不同需求的應(yīng)用，其關(guān)鍵技術(shù)主要有以下兩個(gè)方面：1、PCM4204時(shí)序控制技的精度不僅與A/D采樣的選取有關(guān)也與前端傳感器的精度有關(guān)確保數(shù)據(jù)采樣的精度是建立通用平臺(tái)的基礎(chǔ)因此對(duì)麥克風(fēng)及取的采樣不僅具有采樣速率高，采樣精度好、性價(jià)比高的特點(diǎn)，而且采用2、SDRAM在對(duì)A/D采樣輸出數(shù)據(jù)進(jìn)行時(shí)我們選用DE0FPGA教育開發(fā)板。DE0FPGA教育開發(fā)板是一套輕薄型的開發(fā)板，必要的開發(fā)工具、參考設(shè)計(jì)和相關(guān)配件均一應(yīng)俱全，開發(fā)板搭載的FPGAEP3C16豐富的布線資源足以滿足設(shè)本文的主要工本文在總結(jié)多路領(lǐng)域前人研究的基礎(chǔ)上，設(shè)計(jì)了一套基于FPGA的多路音頻硬件平臺(tái)，該平臺(tái)作為4通道通用處理平臺(tái)，為第二章、第三章、第四章和五章為本文的部分，其中VHDL／VerilogHDLFPGA基本流程。本章VerilogHDLVHDL進(jìn)行介紹，對(duì)比兩種語言的包括A/D采樣模塊的選取、DE0FPGA教育開發(fā)板的選取。第四章主要講述了系統(tǒng)的軟件設(shè)計(jì)。本章主要講述了多路音頻統(tǒng)設(shè)計(jì)實(shí)現(xiàn)功能的過程、到的數(shù)據(jù)轉(zhuǎn)存SDRAM的過程以及各路信號(hào)間的邏輯關(guān)系分析。QuartusII2章用VHDL／VerilogHDL語言開發(fā)FPGA基本硬件描述語言硬件描述語言(HDL--HardareescriptionLanguage)是一種用形式化方法來描述數(shù)字電路和設(shè)計(jì)數(shù)字邏輯系統(tǒng)的語言。數(shù)字邏輯電路設(shè)計(jì)者可以利用這種語言來描述自己的設(shè)計(jì)思想，然后利用電子設(shè)計(jì)自動(dòng)化工具進(jìn)行仿真，再自ASICFPGA實(shí)現(xiàn)其功能。目前，這種被稱為高層次設(shè)計(jì)(High．Level—Design)的方法已經(jīng)被廣泛采用。據(jù)統(tǒng)計(jì)，在硅谷80％的設(shè)計(jì)采用硬件描述語言。VHDLVerilogHDL語言是兩大成為IEEE標(biāo)準(zhǔn)的語言。VHDLVeriIogHDL比VerilogHDLVHDL路描述由到低層的綜合轉(zhuǎn)換一般來講，VerilogHDLVHDL稍差一些，而在門級(jí)開關(guān)電路描述方面比VHDL強(qiáng)得多，VerilogHDL是專門為復(fù)雜邏輯電路和系統(tǒng)VerilogHDL語言，感覺簡明、概括性強(qiáng)。VerilogHDLVHDLVerilogHDLVHDL建模能力的比較VerilogHDL語言。FPGA的基本介FPGA是整個(gè)高速系統(tǒng)的它一方面控制前端AD的采樣，另一方面對(duì)來的數(shù)據(jù)進(jìn)行緩沖以及進(jìn)一步的處理，充分發(fā)揮其靈活性。本章基于Altera公司的FPGA進(jìn)行控制模塊的設(shè)計(jì)介紹了FPGA的工作原理及選型再分別介紹了基于FPGA控制模塊的原理圖設(shè)計(jì)以及相關(guān)軟件的設(shè)計(jì)。FPGA可編程邏輯陣列器件是可以由用戶進(jìn)行編程以實(shí)現(xiàn)所需邏輯功能的數(shù)字ASIC電路相比，可編程邏輯陣列器件具有設(shè)計(jì)周期短，修改方便的優(yōu)點(diǎn)。FPGAPAL,GAL,EPLD過編程可以立刻把一個(gè)通用的FPGA配置成用戶需要的硬件數(shù)字電路，因FPGA具有高密度，運(yùn)行速度快(ns)的特點(diǎn)。用它來FPGA是由掩膜可編程門陣列和簡單可編程邏輯器件演變而來的，將它們FPGA既有門陣列的高密度性和通用性，又有可編程邏FPGA的邏輯功能塊的規(guī)模和功能分類，F(xiàn)PGAFPGAFPGAFPGAFPGAFPGA器件可以稱為細(xì)粒度的產(chǎn)品，基于SRAMFPGA器件多數(shù)屬于中粒度產(chǎn)品。FPGAFPGA、基于SRAM編程的FPGA、基于閃存編程的FPGA?；贏D9446反熔FPGA以及不需外接只讀器的特點(diǎn)，但只能一次編程，比較適合于定型產(chǎn)FPGAFPGA，SRAMFPGA的突出優(yōu)點(diǎn)是可FlashMemoryFPGA具有非易失性和重復(fù)編程的雙重優(yōu)點(diǎn)，但不能動(dòng)態(tài)重構(gòu)，功SRAMFPGA高。從邏輯塊的構(gòu)造分類，F(xiàn)PGA的結(jié)構(gòu)有三種：查找表型、多路開關(guān)型和多級(jí)與或門型。AlteraFPGA器件，其邏輯塊構(gòu)造為多級(jí)與或門型，它的AlteraFPGA，在多級(jí)與非門結(jié)構(gòu)中，可編程邏輯單元是一個(gè)異或邏輯塊。查找表型的優(yōu)點(diǎn)是功能多，N輸入的查找表可以實(shí)N個(gè)任意的組合邏輯函數(shù)。多路開關(guān)型的優(yōu)點(diǎn)是可以把大量的多路開關(guān)和邏FPGA其時(shí)鐘延遲可達(dá)納秒級(jí)，同時(shí)，在應(yīng)用的設(shè)計(jì)中可以減少數(shù)量，縮小FPGA具有這些優(yōu)點(diǎn)FPGA在速應(yīng)用領(lǐng)域和實(shí)時(shí)測(cè)控方面有非常廣闊的應(yīng)用前景.。MCU的復(fù)位不可靠和PC可能跑飛等問題FPGA的高可靠性還表現(xiàn)在幾乎可將整個(gè)系統(tǒng)于同一中實(shí)現(xiàn)所謂片上系統(tǒng)從而大大縮小了體積與ASIC設(shè)計(jì)相比FPGA顯著的優(yōu)勢(shì)是開發(fā)周期短，投資風(fēng)險(xiǎn)小、產(chǎn)品上市速度快，市場(chǎng)適應(yīng)能力強(qiáng)和硬件升級(jí)回旋余地大，而且當(dāng)產(chǎn)品定型和產(chǎn)量擴(kuò)大后，可將在生產(chǎn)中達(dá)到充分VHDLASIC(SOPC)的新：朝著高密度、低壓、低功耗方向挺進(jìn):在SOC上可以將微處理器、數(shù)字信號(hào)處理器、器、邏輯電路、模擬電路集成在一個(gè)芯片上而如果將可編程邏輯電路1P核集成到SOC上則會(huì)大大提高SOC芯片的靈活性與有效性并且縮短了SOC的設(shè)計(jì)周期因此國際各大公司都IP庫，以優(yōu)化的資源更好的滿足用戶的需求，擴(kuò)大市場(chǎng)。由此可見，F(xiàn)PGA不僅可以解決電子系統(tǒng)小型化、低功耗、高可靠性等問題，而且其開發(fā)周期短、開發(fā)軟件投入少、價(jià)格不斷降低，這使得FPGAFPGA成為首選。FPGA普及的另一重要原因是IP(知識(shí))越來越被高度重視，帶有IP內(nèi)核的功能塊在ASIC設(shè)計(jì)平臺(tái)上的應(yīng)用日益廣泛。越來越多的設(shè)計(jì)人員，采用FPGAPAL、GAL、EPLD、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為ASIC領(lǐng)域中的一種半定制電路而出現(xiàn)的，即解決了定制電FPGA的基本架AlteraFPGACycloneIICycloneIII系列。CycloneIIIFPGAStratix的工藝構(gòu)架，Altera公司針對(duì)其應(yīng)用，經(jīng)過市CycloneIII65nm的工藝制造，其內(nèi)部有鎖相環(huán)、RAM塊，邏輯5136~119088LEEP3C1615408LE，504Kbit，56個(gè)乘法器，4個(gè)鎖相環(huán)，和20個(gè)全局時(shí)鐘。CycloneIIIR4、R24C4、C16走線，它們的跨度分別為4、24、4、16LAB的寬度和高度。CycloneIIIRAMM9K一種，它可以實(shí)現(xiàn)真正雙端口、簡單RAM，可以支持移位寄存器和ROM方式。CycloneIII1020CLK0~19（PLLPLL的輸出可以驅(qū)動(dòng)兩個(gè)內(nèi)部全局時(shí)鐘網(wǎng)絡(luò)和一個(gè)（或一對(duì)）I/O管腳。CycloneIIIPLL3種反饋模式：（1）（2）0（3）CycloneIIIIOE5IOE觸發(fā)器，分別是輸入觸發(fā)器、輸出觸發(fā)器在與外部的接口時(shí)，使用IOE觸發(fā)器可以顯著提高設(shè)計(jì)的輸入/輸出IOELE中的觸發(fā)器到管腳的延時(shí)小很多。但是，凡事都有兩面性，如果把輸入/IOE中，雖可以提高I/O的性能，但有時(shí)會(huì)導(dǎo)致從內(nèi)部邏輯到IOE觸發(fā)器的路徑成為關(guān)鍵路徑，反FPGA的內(nèi)部性能，所以我們建議用戶從整個(gè)設(shè)計(jì)的角度出發(fā)，決定是否需要將輸入/IOE中。在CycloneIII器件的IOE中沒有支持DDRDDRLAB觸發(fā)器。同時(shí)，CycloneIII中還有可以復(fù)用為通用I/O腳的DQS和DQ信號(hào)組，可以支持外部的DDR器。CycloneIIIDQ72°90°，保證在數(shù)據(jù)采樣DQSDQ數(shù)據(jù)的中間。VHDL/VeriIogHDL計(jì)的流QUARTUSII或]SEVHDL、VerilogHDL代碼輸入，VHDL文件保存為．vM文件，verilog文件保存為．v文件。HDL仿真軟件進(jìn)行功能仿真，檢查邏輯功能邏輯綜合：將源文件調(diào)入邏輯綜合軟件進(jìn)行綜合，即把語言綜合成最簡布爾表達(dá)式和信號(hào)的連接關(guān)系，生成．edf文件(EDA工業(yè)標(biāo)準(zhǔn)文件)。布局布線：將．edfQUARTUSIIISEFPGA時(shí)序仿真：利用在布局布線中獲得的精確參數(shù)，用仿真軟件驗(yàn)證電路的時(shí)序正確性(也叫后仿真)。編程：將仿真無誤的文件到QuartusII開發(fā)軟件及仿真工FPGA硬件語言設(shè)計(jì)完成之后需要對(duì)其進(jìn)行仿真與調(diào)試，成功之后才能制板。在這里用到的調(diào)試工具為Altera公司自己推出的QuartusII，該軟件集FPGA設(shè)計(jì)，仿真，調(diào)試于一體。同時(shí)還用到Mentor公司的，此軟EDA仿真工具，具有速度快，精度高和便于操作的特點(diǎn)。Medelsim能夠提供友好的仿真環(huán)境，是業(yè)界唯一的單內(nèi)核支持VHDLVerilog混合仿真的仿真器，它采用直接優(yōu)化的編譯技術(shù)，和單一內(nèi)用戶接口能夠?yàn)橛脩艏涌煺{(diào)錯(cuò)提供強(qiáng)有力的，所以在FPGA仿真中選擇是首選。在FPGA的仿真中，用進(jìn)行功能仿真有兩種激勵(lì)Testbench。是指驗(yàn)證平QuartusIIQuartusIIAlteraAltera的開發(fā)流程中所QuartusII支持多時(shí)鐘定時(shí)分析，LogicLockTM基于塊的設(shè)計(jì)和SOPC（單可編程系統(tǒng)）SignalTapII邏輯分析器、功率估計(jì)器等高級(jí)工具。HDLMaxplusIIGUIMaxplusIIQuartusIIFmaxWindows、Solaris、HpuxLinux第工具如綜合、仿真等的QuartusIIQuartusII軟件圖形用戶界面、EDA工具界面或命令行方式。仿真軟件功能簡介Mentor公司的是業(yè)界最優(yōu)秀的HDL語言仿真軟件它能提供友VHDLVerilog混合仿真的仿真器。它采用直接優(yōu)化的編譯技術(shù)、Tcl/Tk技術(shù)、和單一內(nèi)核仿真技術(shù)，編譯仿真速IP為用戶加快調(diào)錯(cuò)提供強(qiáng)有力的，是FPGA設(shè)計(jì)的首選仿真軟件。的主要特點(diǎn)：RTL和門級(jí)優(yōu)化，本地編譯結(jié)構(gòu)，編譯仿真速度快，跨平臺(tái)跨版本VHDLVerilogVirtualObject、Memory窗口、Assertion窗口、源碼窗口顯示信號(hào)值、（5）CTcl/Tk接口，CSystemCHDLSystemVerilog對(duì)系統(tǒng)級(jí)描述語言的最全面支持，SystemVerilog,SystemCPSL;ASICSignoff。分幾種不同的版本：SE、PE、LE和OEM，其中SE是的版本,而集成在 、Atmel、Altera、Xilinx以及Lattice等FPGA廠商設(shè)計(jì)OEM版本。SEOEM版在功能和性能方面有較大差距，比如仿真速度問題，以Xilinx公司提供的OEM版本XE為例，對(duì)于碼少于40000行的設(shè)計(jì)，SE比XE要快10倍；對(duì)于代碼超過40000行的設(shè)計(jì)SE要比XE快近40倍SEPC、UNIXLINUX混合平臺(tái)；提供全面完善以及高性能的驗(yàn)證功能；全面支持業(yè)界廣泛的標(biāo)準(zhǔn)；MentorGraphics公司提供業(yè)界最好的技術(shù)支持與服第3章系統(tǒng)的硬件組3.1系統(tǒng)概同的采樣策略來對(duì)AD轉(zhuǎn)換器進(jìn)行控制，實(shí)現(xiàn)對(duì)模擬信號(hào)的采樣和量化。同時(shí)據(jù)，而相應(yīng)的系統(tǒng)稱為系統(tǒng)（DataAcquisitionSystem）。數(shù)據(jù)采A/D轉(zhuǎn)換的基本過程模擬量是時(shí)間上和幅值上都連續(xù)的一種信號(hào)，模擬量經(jīng)過采樣后得到的信號(hào)是時(shí)間上離散，幅值上連續(xù)的信號(hào)，即離散信號(hào)，這一過程就是采樣過程。計(jì)算機(jī)對(duì)這種離散信號(hào)還不能處理，計(jì)算機(jī)只能處理數(shù)字量化后的信號(hào)是時(shí)間上和幅值上都離散的數(shù)字量，可以直接送到計(jì)算機(jī)中進(jìn)行處理。采樣是將模擬量變換為離散量，一般包括采樣與保持兩個(gè)步驟，量化是將離散量變換成數(shù)字量，一般包括量化與編碼兩個(gè)步驟。采樣與量化是A／D轉(zhuǎn)換的基本過程。采樣為了把續(xù)變化的模擬信號(hào)轉(zhuǎn)變成對(duì)應(yīng)的數(shù)字信號(hào)，就必須首先把模擬信號(hào)在時(shí)間上離散化，也就是對(duì)模擬信號(hào)進(jìn)行采樣。采樣的過程一般是先使用一個(gè)電路按等距離時(shí)間間隔對(duì)模擬信號(hào)進(jìn)行采樣，然后用保持電路將來的信號(hào)電平保持一段時(shí)間，以便模數(shù)轉(zhuǎn)換器正確地將其轉(zhuǎn)換成對(duì)應(yīng)的數(shù)字量。在多路、高速的系統(tǒng)中，往往會(huì)采用應(yīng)用FPGA的系統(tǒng)架構(gòu)，該系統(tǒng)主要由A/D+FPGA組成，A/D負(fù)責(zé)多路數(shù)據(jù)工作，F(xiàn)PGA主要負(fù)責(zé)數(shù)據(jù)的緩沖以及對(duì)前端ADC的采樣控制。FPGA的可編程性，靈活配置前端的采樣控制以及數(shù)據(jù)的傳輸從而能很好的達(dá)到采樣控制，F(xiàn)PGA可以作為系統(tǒng)的控制，控制整個(gè)系統(tǒng)的工作，同時(shí)FPGA的工作頻率可以達(dá)到百兆，并且內(nèi)部含有3.2的基本流系統(tǒng)中，精確性和可靠性是至關(guān)重要的。本課題闡述的數(shù)據(jù)系統(tǒng)244A/D采樣，最大模擬輸入信號(hào)范圍達(dá)到—15~+15V。該系統(tǒng)具有限幅保護(hù)功能，程序編寫簡便，能夠?qū)崿F(xiàn)對(duì)遠(yuǎn)端數(shù)據(jù)和傳輸。圖1是系統(tǒng)框圖A/DA/D轉(zhuǎn)PCPC圖 系統(tǒng)框3.3器的工作原擬信號(hào)的電路稱為數(shù)模轉(zhuǎn)換器；A/DD/A轉(zhuǎn)換器已成為數(shù)字系統(tǒng)中不可缺的組成部分，為確保系統(tǒng)處理結(jié)果的精確度，A/DD/A轉(zhuǎn)換器必須具有足夠的轉(zhuǎn)換精度；如果要實(shí)現(xiàn)快速變化信號(hào)的實(shí)時(shí)控制與檢測(cè)，A/D與D/A轉(zhuǎn)換器還要求具有較高的轉(zhuǎn)換速度。轉(zhuǎn)換精度與轉(zhuǎn)換速度是衡量A/D與D/A轉(zhuǎn)換器的重要技術(shù)指標(biāo)。隨著集成技術(shù)的發(fā)展，現(xiàn)已研制和生產(chǎn)出許多單片的和混合集成型的A/DD/A轉(zhuǎn)換器，它們具有愈來愈先進(jìn)的技術(shù)指標(biāo)。系統(tǒng)的成功與否，本系統(tǒng)選用TI公司的PCM4204作為其轉(zhuǎn)換，并基于PCM4204進(jìn)行了模數(shù)轉(zhuǎn)換板的設(shè)計(jì)實(shí)現(xiàn)。PCM4204的介系統(tǒng)采用了TI公司的高性能音頻A/D轉(zhuǎn)換器PCM4204作為A/D采樣模塊的。PCM4204是單片采樣精度為24bit的四通道立體聲音頻A/DΔ-ΣADC，集成了新型的密度調(diào)制器，能夠?qū)崿F(xiàn)更高的動(dòng)態(tài)性能。PCM4204內(nèi)置4通道同步采樣。PCM4204有24位采樣精度，最高采樣速率可達(dá)216KHz，較之于大多數(shù)A/D采樣，能夠提供更高的采樣速率和更精確的精度。PCM4204有主、從兩種工作模式，便于不同PCM4204之間實(shí)現(xiàn)信號(hào)的同步。PCM4204支持輸出左對(duì)齊、右對(duì)齊、I2S和TDMDSD數(shù)據(jù)，能夠很好的與不同的數(shù)據(jù)接口對(duì)接。PCM4204的引腳圖如圖所示圖 PCM4204引四路模擬信號(hào)分別從VIN1~VIN4管腳輸入通過內(nèi)部的4個(gè)DeltaSigmaModulator2referenceA/D轉(zhuǎn)換；通過控制模塊可設(shè)定工作方式以及選取輸出數(shù)據(jù)格式，F(xiàn)S0~FS2管腳用于采樣模式的選擇，F(xiàn)MT0~FMT2管腳用于音頻數(shù)據(jù)格式的選擇，S/M管腳用于的主、從模式選擇；左右時(shí)鐘LRCK、位時(shí)鐘BCK、數(shù)據(jù)輸出SDOUT1SDOUT2AudioSerialPort（音頻串口）信號(hào)輸出；為使時(shí)鐘功能SCKI輸入。PCM4204PCM4204ADCA/D轉(zhuǎn)換器，在主模式中，PCM4204需要其自身時(shí)鐘作為時(shí)鐘源；在從模式時(shí)，需要外部提供PCM42045圖 PCM4204的工作時(shí)LRCKBCK的上升沿、下降沿重合，而且LRCKBCK數(shù)據(jù)的通道的時(shí)機(jī)和數(shù)據(jù)暫時(shí)的時(shí)機(jī)。FPGA的開發(fā)流程及開發(fā)板介FPGAFPGA系統(tǒng)規(guī)劃的流程FPGADE0FPGAAlteraFPGA教育開發(fā)板，DE0FPGA教育開發(fā)板是一套輕薄型的開發(fā)板，必要的開發(fā)工具、參考設(shè)計(jì)和相關(guān)配件均一應(yīng)俱全，DE0AlteraCycloneIIIEP3C16FPGA，可提供15,408LEs(邏輯單元)以及346I/O，此外，DE0開發(fā)版還搭配了豐富的周邊裝置。可適用于大學(xué)或?qū)？茖W(xué)校的教學(xué)課程，并足供開發(fā)復(fù)雜的數(shù)位系統(tǒng)。FPGASRAM型結(jié)構(gòu)的，其本身并不能程序。因此，F(xiàn)PGA需要一片F(xiàn)lash結(jié)構(gòu)的配置來FPGA進(jìn)行上電配置。FPGA有多種配置模式，比如主動(dòng)、、快速、正常、串行、并行等，可以進(jìn)行選擇。DE0DE0DE0開發(fā)板具體參數(shù)如下：一片F(xiàn)PGACycloneIIIEP3C16F（包15408LE(邏輯單元)、56個(gè)M9K體區(qū)塊、504KbitsRAM、56個(gè)乘法器個(gè)PLLs、346個(gè)I/O腳）、一片8MbitsSDRAM、一片4MbitsFlash閃存；一個(gè)SD卡擴(kuò)展插槽；3個(gè)按鈕、10個(gè)滑動(dòng)開關(guān)、10個(gè)綠色LED、450MHz振蕩器，一組RS-232訊號(hào)接腳(不含DB-9連接器)、一組PS/2port(PS/2YCable來擴(kuò)充)、40腳擴(kuò)充槽、72I/O8個(gè)電源與接地接腳，VGA輸出包括4bit電阻式DAC(數(shù)位類比轉(zhuǎn)換)、15D1280x102460幀。AlteraAlteraEPCS4EEPROM，內(nèi)建有USBBlaster電路（用于FPGA程序或控制）。開發(fā)板通過USB數(shù)據(jù)線與PC機(jī)通信，將編譯好的程序到開發(fā)板后第4章系統(tǒng)的軟件設(shè)4.1系統(tǒng)軟件設(shè)計(jì)方FPGA采用虛擬的ADC接口與PCM4204進(jìn)行通信。FPGA與PCM4204之間的通信可以采用中斷方式，當(dāng)前端數(shù)據(jù)轉(zhuǎn)換好以后，LRCK引腳由電平發(fā)生跳變從而產(chǎn)生中斷信號(hào)。同樣也可采用查詢方式，不斷查詢PCM4204的通信寄存器的LRCK位是否發(fā)生跳變，如果發(fā)生跳變，則將數(shù)據(jù)緩沖器中的數(shù)據(jù)保存到一個(gè)數(shù)組中，同時(shí)開始另一路信號(hào)。本系統(tǒng)采用中斷方式。FPGA與PCM4204之間的通信采用四線連接方式，PCM4204主要包括5個(gè)信號(hào)：LRCK，BCK，SDOUT1, SDOUT2，SCIK。其中，BCK為采樣時(shí)鐘。FPGAPCM4204I2S數(shù)據(jù)格式由于是從模式，所以LRCK，BCK，SDOUT1,SDOUT2四個(gè)信號(hào)均為輸入信號(hào)，其中，BCK為bit時(shí)鐘，可以在每個(gè)主時(shí)鐘周期上升沿到來時(shí)對(duì)信號(hào)進(jìn)行，LRCK為左右時(shí)鐘，PCM4204前端輸入的是4路模擬音頻信號(hào)經(jīng)過A/D轉(zhuǎn)換后仍是4路數(shù)據(jù)，但是，由于PCM4204只有兩個(gè)輸出管腳SDOUT1,SDOUT24路數(shù)據(jù)，只能分時(shí)輸出，LRCK的LRCKBCK必須有嚴(yán)格的時(shí)序?qū)?yīng)關(guān)系，才能使數(shù)據(jù)被有條不紊。另外，按照VerilogHDL的語法鐘，同時(shí)為防止程序邏輯關(guān)系，應(yīng)當(dāng)盡量只以時(shí)鐘的一個(gè)沿（上升沿或者下降沿）為觸發(fā)條件。綜合上述情況，本文采用BCK為主時(shí)鐘，LRCK服從BCK的模式進(jìn)行程序設(shè)計(jì)。FPGA控制的實(shí)如圖所示為PCM4204LRCK，BCK， SDOUT2四路信PCM4204LRCK為高電平時(shí)，SDOUT11通道的數(shù)據(jù)，SDOUT23通道LRCK為低電平時(shí)，SDOUT12通道的數(shù)據(jù)，SDOUT24通道的數(shù)據(jù)，在這里，LRCKBCK必須遵守嚴(yán)格的時(shí)鐘關(guān)系，1通道、3通道的數(shù)據(jù)一定要在LRCK高電平時(shí)間內(nèi)采完，否則數(shù)據(jù)就會(huì)進(jìn)入2、4通道，導(dǎo)致到的數(shù)據(jù)不完整或無法使用，同理，2通道、4通道的數(shù)據(jù)也必須在LRCK低電平時(shí)間內(nèi)采完那么在每個(gè)BCK時(shí)鐘周期上升沿時(shí)一次數(shù)據(jù)，在LRCK由高電平跳變?yōu)榈碗娖街耙瓿?、3通道數(shù)據(jù)的最后一次，PCM4204的采樣精度為24位，也就是說在這過程中要完成24次，所以，LRCK48BCKBCK當(dāng)LRCK的電平跳變就不能再使用上升沿語句，可以引入一個(gè)變量jLRCKBCK時(shí)鐘上升沿都對(duì)LRCK的值進(jìn)行，并在下一個(gè)BCK時(shí)鐘上升沿賦給變量j，然后比較j的值和LRCK的值是否相等，如果相等則未發(fā)生電平跳變，繼續(xù)進(jìn)行，否則，停止本通道數(shù)據(jù)，轉(zhuǎn)而開始另一通道的。LRCK與通道的對(duì)應(yīng)關(guān)系不是固定的，也可以低電平時(shí)1、3通道數(shù)據(jù)，高電平時(shí)2、4通根據(jù)FPGA在系統(tǒng)能，可以將其模塊化為前端A/D數(shù)據(jù)轉(zhuǎn)換、轉(zhuǎn)換后SDRAM3個(gè)部分。SDRAM中，因LRCK周期后新的數(shù)據(jù)就要采進(jìn)來，在這之前，對(duì)應(yīng)管腳的寄存器將會(huì)清零因此這個(gè)時(shí)候需要調(diào)用SDRAM驅(qū)動(dòng)程序?qū)⒉蛇M(jìn)來的數(shù)據(jù)起來。以待進(jìn)一步處理。本系統(tǒng)為簡單起見，將采進(jìn)來的數(shù)據(jù)，用四個(gè)七段數(shù)碼管顯示一遍以示數(shù)據(jù)處理部分功能。FPGA的編FPGAVerilogHDLPCM4204A/D轉(zhuǎn)換后的數(shù)據(jù)進(jìn)行、將到的數(shù)據(jù)轉(zhuǎn)存到SDRAM等。部分程序如下：moduleshujucaiji(inputCLKR;//時(shí)鐘信號(hào)inputFSR;//復(fù)用信號(hào)inputDR0;//DR0inputDR1;//DR1integerH00;integerH01;integerH10;integerH11;reg[7:0]regj=0;regalways@(posedgeCLKR)beginj<=F