半導(dǎo)體IP行業(yè)深度研究：構(gòu)筑芯片大廈的“磚瓦”

半導(dǎo)體IP行業(yè)深度研究：構(gòu)筑芯片大廈的“磚瓦”一、半導(dǎo)體IP是用于提升芯片設(shè)計(jì)效率的功能模塊1、半導(dǎo)體IP是預(yù)先設(shè)計(jì)、經(jīng)過驗(yàn)證、可重復(fù)使用的功能模塊，處于產(chǎn)業(yè)鏈最上游半導(dǎo)體IP是指集成電路設(shè)計(jì)中預(yù)先設(shè)計(jì)、經(jīng)過重復(fù)驗(yàn)證的、可重復(fù)使用的功能模塊。半導(dǎo)體IP服務(wù)于芯片設(shè)計(jì)，因部分通用功能模塊在芯片中被反復(fù)使用，半導(dǎo)體IP即為此類預(yù)先設(shè)計(jì)好的功能模塊，從而在芯片設(shè)計(jì)中結(jié)合使用EDA軟件與半導(dǎo)體IP來縮短芯片設(shè)計(jì)周期、降低開發(fā)成本。IP由于性能高、功耗優(yōu)、成本適中、技術(shù)密集度高、知識產(chǎn)權(quán)集中、商業(yè)價(jià)值昂貴，是集成電路設(shè)計(jì)產(chǎn)業(yè)的核心產(chǎn)業(yè)要素和競爭力體現(xiàn)。半導(dǎo)體IP核可應(yīng)用于芯片中多個功能部件。IP核可應(yīng)用于芯片中多個組件，當(dāng)前的IP供應(yīng)商可提供芯片中絕大部分部件的IP，如處理器、外圍接口、模擬部件、RAM/ROM、安全模塊等，不同組件對應(yīng)于不同的IP需求。通過將不同組件的IP組合起來構(gòu)成一塊完整的芯片設(shè)計(jì)版圖。芯片設(shè)計(jì)由自主設(shè)計(jì)部分與外購IP組合而成，外購IP占比有提高趨勢。芯片由芯片設(shè)計(jì)公司自主設(shè)計(jì)的電路部分和多個外購的IP核連接構(gòu)成。而經(jīng)過多次驗(yàn)證且可重復(fù)使用的外購IP核可減少設(shè)計(jì)工作量，縮短設(shè)計(jì)周期，提高芯片設(shè)計(jì)的成功率。當(dāng)前芯片設(shè)計(jì)中驗(yàn)證IP、嵌入式存儲IP以及有線接口IP中的外購IP部分已超過50%，CPU等處理器IP外購占比更高，且外購IP使用占比有提高的趨勢。半導(dǎo)體IP行業(yè)處于產(chǎn)業(yè)鏈最上游，為芯片設(shè)計(jì)提供基本模塊。半導(dǎo)體產(chǎn)業(yè)鏈可大體分為芯片設(shè)計(jì)、制造與封測三環(huán)節(jié)，而其中芯片設(shè)計(jì)環(huán)節(jié)是根據(jù)芯片規(guī)格要求，通過系統(tǒng)設(shè)計(jì)、邏輯設(shè)計(jì)、電路設(shè)計(jì)和物理設(shè)計(jì)，最終形成設(shè)計(jì)版圖。該環(huán)節(jié)上游的EDA等工具供應(yīng)商和半導(dǎo)體IP供應(yīng)商分別提供芯片設(shè)計(jì)所需的自動化軟件工具和搭建SoC所需的核心功能模塊；設(shè)計(jì)服務(wù)供應(yīng)商提供各個研發(fā)環(huán)節(jié)部分或全部的研發(fā)服務(wù)及后續(xù)晶圓制造、封裝及測試的委外管理。目前芯片廠商大多采用外購部分IP+自主設(shè)計(jì)部分IP，結(jié)合外購EDA工具進(jìn)行獨(dú)立芯片設(shè)計(jì)的模式，F(xiàn)abless與IDM企業(yè)為IP核廠商的主要下游客戶。2、半導(dǎo)體IP產(chǎn)品類型豐富，處理器IP和接口IP占據(jù)較大市場規(guī)模半導(dǎo)體IP可按照交付方式、產(chǎn)品類型以及功能進(jìn)行分類。按照交付方式分，可以將IP內(nèi)核分為硬核、固核和軟核：硬核：硬核是較為成熟的板塊IP，硬核主要以偏后期的版圖形式存在，硬核提供設(shè)計(jì)的最終階段產(chǎn)品即掩膜，掩膜是指經(jīng)過完全布局布線，經(jīng)過前端和后端驗(yàn)證的設(shè)計(jì)版圖，可預(yù)見性好，同時(shí)可以針對特定工藝或下游客戶進(jìn)行功耗和尺寸上的優(yōu)化，靈活性和可移植性差。但也因?yàn)橛埠瞬恍枰峁㏑TL文件，從而更容易實(shí)現(xiàn)知識產(chǎn)權(quán)保護(hù)。固核：對于一些對時(shí)序要求嚴(yán)格的內(nèi)核，可預(yù)布線特定信號或分配特定的布線資源，以滿足時(shí)序要求，這一類內(nèi)核可歸類為固核。固核是軟核和硬核的折衷，采用門級網(wǎng)表的IP提交形式，與芯片實(shí)現(xiàn)工藝仍具有一定的相關(guān)性，從而靈活性與可靠性上均為軟核與硬核的折衷，由于內(nèi)核的建立、保持時(shí)間和握手信號都可能是固定的，因此其他電路設(shè)計(jì)時(shí)都必須考慮與該內(nèi)核進(jìn)行正確地接口。如果內(nèi)核具有固定布局或部分固定的布局，那么這還將影響其他電路的布局。軟核：軟核是最原始的IP，主要以HDL等硬件描述語言存在，軟核IP的設(shè)計(jì)周期相對較短，設(shè)計(jì)投入相對較少，由于不涉及物理實(shí)現(xiàn)，故軟核具有一定靈活性和適應(yīng)性，其主要缺點(diǎn)是在一定程度上使后續(xù)工序無法適應(yīng)整體設(shè)計(jì)，從而需要一定程度的軟核修正，在性能上也無法獲得全面的優(yōu)化，此外，因?yàn)檐浐诵枰峤籖TL源代碼文件，故較易涉及知識產(chǎn)權(quán)的問題。按產(chǎn)品類型分，半導(dǎo)體IP常見分類為處理器IP、接口IP、物理IP與數(shù)字IP，往下細(xì)分又可分為處理器、接口、模擬、基礎(chǔ)、安全I(xiàn)P以及SoC架構(gòu)和IP加速。接口IP。接口是SoC的基本功能之一，是實(shí)現(xiàn)SoC中嵌入式CPU訪問外設(shè)或與外部設(shè)備進(jìn)行通信、傳輸數(shù)據(jù)的必備功能。接口IP品類較多，主要包括SerDes、USB、DDR、PCIe、MIPI、SATA等，接口IP市場中Synopsys覆蓋品類較廣，占有較高份額。模擬IP。模擬IP即服務(wù)于模擬IC的IP，模擬芯片主要可分為電源管理類芯片與信號鏈芯片，分別需求對應(yīng)的IP核產(chǎn)品，電源管理IP包括LDO、DC/DC、AC/DCIP等，信號鏈IP包括如AD/DAIP等。模擬芯片相較而言更多采用定制化設(shè)計(jì)或芯片廠自主設(shè)計(jì)，故模擬類IP用量相對較少，主要有Synopsys、MIPS（后被Imagination收購）等廠商布局?；A(chǔ)IP?；A(chǔ)IP包括部分存儲IP、邏輯單元庫與IO等。存儲IP種類較多，基礎(chǔ)IP類別主要包含嵌入式存儲器類，其中又可分為RAM、ROM等類別，不同存儲器產(chǎn)生不同的存儲IP需求。邏輯單元庫包括反相器、與門、寄存器、選擇器、全加器等完成基本邏輯運(yùn)算的基礎(chǔ)單元庫。IO單元也屬于基礎(chǔ)IP的類別，IO單元用于芯片信號輸入、輸出和電源供給。安全I(xiàn)P。安全I(xiàn)P解決方案主要包括信任根、內(nèi)容保護(hù)、加密，以及可集成到SoC的安全協(xié)議加速器，安全I(xiàn)P集成解決方案主要用于實(shí)現(xiàn)多種安全標(biāo)準(zhǔn)的核心內(nèi)容，支持機(jī)密性、數(shù)據(jù)完整性、用戶/系統(tǒng)認(rèn)證、不可否認(rèn)性以及肯定授權(quán)。SoC架構(gòu)IP。SoC架構(gòu)IP用于SoC集成，適用于多種場景，包括寬帶通信、多媒體和嵌入式數(shù)據(jù)采集，包括數(shù)據(jù)路徑IP、AMBA片上總線架構(gòu)以及適用于標(biāo)準(zhǔn)總線接口的微控制器等。處理器IP是半導(dǎo)體IP中最大市場規(guī)模的子類。主要處理器IP可分為CPUIP、GPUIP、NPUIP、VPUIP、DSPIP以及ISPIP六類，其中CPUIP市場規(guī)模最大，同時(shí)也具有極高的技術(shù)壁壘與生態(tài)壁壘，當(dāng)前CPUIP市場基本由ARM壟斷，目前國內(nèi)國芯科技專注于嵌入式CPUIP研發(fā)。其余處理器IP為專用型處理器IP，GPUIP市場中Imagination具有較高市場份額，其余海外主要玩家仍為ARM、Cadence與Synopsys三家，國內(nèi)如芯原股份、寒武紀(jì)等公司對NPUIP、ISPIP、DSPIP等有所覆蓋。接口IP包括有線接口IP與無線接口IP，為增速最快子類。接口IP中主要為有線接口IP，有線接口IP包括USBIP、PCIeIP、DDRIP、SATAIP、D2DIP等，其中應(yīng)用較多的為USB、DDR、PCIe、MIPI與以太網(wǎng)IP。無線接口IP主要包括藍(lán)牙、Zigbee、ThreadIP等。接口IP中主要均為有線接口IP，據(jù)IPnest數(shù)據(jù)，有線接口IP占接口IP市場的95%。物理IP可分為射頻IP與數(shù)模混合IP。其中物理接口類IP如DDR控制器IP等也可歸為接口類IP，在IPnest的行業(yè)統(tǒng)計(jì)口徑中并入到接口IP類別中。物理IP當(dāng)中數(shù)?；旌螴P種類較多，包括SoC子系統(tǒng)、數(shù)據(jù)接口、存儲、單元庫以及模擬IP等，目前一些龍頭公司如ARM、Synopsys與Cadence等均有布局。物理IP中存儲IP包含多種類別，應(yīng)用于半導(dǎo)體類存儲。存儲器按存儲介質(zhì)分為半導(dǎo)體存儲、光學(xué)存儲以及磁性存儲，存儲IP應(yīng)用于半導(dǎo)體類存儲。半導(dǎo)體類存儲又可分為易失性存儲與非易失性存儲（Non-VolatileMemory，NVM），易失性存儲類IP主要包括SRAM與TCAM等其他IP，NVM主要可按可編程次數(shù)分為OTP（一次性可編程）與MTP

（多次可編程），各類存儲器又具有多種實(shí)現(xiàn)方式，而不同存儲器在讀寫方式、可編程性、存儲方式上等都具有不同特性，從而需要不同的半導(dǎo)體IP，適用不同場景的存儲器支撐了多種存儲IP的產(chǎn)生。存儲IP市場中除三大龍頭IP廠商外，SST在FLASHIP市場中技術(shù)處于行業(yè)領(lǐng)先地位。按IPnest口徑分，設(shè)計(jì)IP可分為處理器IP、接口IP、其他物理IP和其他數(shù)字IP。其中處理器IP主要包括CPU、GPU、DSP、ISP等，接口IP屬于物理IP中的一類，又可細(xì)分為有線接口IP與無線接口IP。除接口IP外的物理IP主要包括SRAM存儲器編譯器、OTP/MTP及FLASH等其他存儲器編譯器、物理庫和通用模擬與混合信號IP，而其他數(shù)字IP則主要為基礎(chǔ)設(shè)施IP和其他IP。根據(jù)IPnest發(fā)布的2020年各種IP市場份額數(shù)據(jù)，CPU的IP市占率高達(dá)35.4%，處于主導(dǎo)地位，但相比2017年下降了6.8%；DSP和GPU的市占率分別為5.2%和10.5%，合計(jì)相比2017年提升6.4%；接口市占率為23.2%，相比2017年提升2.7%，根據(jù)IPnest最新2021年數(shù)據(jù)，接口IP進(jìn)一步提升。3、半導(dǎo)體IP的創(chuàng)收模式主要來源于授權(quán)收入和版稅收入IP創(chuàng)收模式為前期授權(quán)與后期版稅。半導(dǎo)體IP授權(quán)業(yè)務(wù)主要是將集成電路設(shè)計(jì)時(shí)所需用到的經(jīng)過驗(yàn)證、可重復(fù)使用且具備特定功能的模塊（即半導(dǎo)體IP）授權(quán)給客戶使用，并提供相應(yīng)的配套軟件與技術(shù)支持。知識產(chǎn)權(quán)授權(quán)模式為向客戶交付IP時(shí)進(jìn)行一次性收費(fèi)，特許權(quán)授權(quán)即版稅的付費(fèi)模式為客戶完成芯片量產(chǎn)和銷售后按費(fèi)率產(chǎn)生收入，版稅收入將依賴于客戶搭載IP產(chǎn)品的銷量。海外龍頭公司均采用收取IP授權(quán)費(fèi)與版稅的創(chuàng)收模式。主要的三家龍頭公司ARM、Synopsys以及Cadence均對其IP產(chǎn)品同時(shí)收取前期授權(quán)費(fèi)用和后期版稅費(fèi)用。以ARM為例，ARMIP核通過前期一次性的授權(quán)費(fèi)以及后期芯片量產(chǎn)后按銷量提成收取版稅的方式創(chuàng)收，另外兩家龍頭Synopsys與Cadence也采用類似的商業(yè)模式，國內(nèi)半導(dǎo)體IP公司也采取類似的收入模式，而不少國內(nèi)IP公司在IP授權(quán)與版稅收入之外，還基于獨(dú)立設(shè)計(jì)IP提供芯片定制服務(wù)，如芯原股份、芯動科技及燦芯半導(dǎo)體等。海外廠商主要收入為版稅，國內(nèi)公司主要貢獻(xiàn)在授權(quán)費(fèi)。IP主要玩家中，海外龍頭如ARM與Synopsys以及較為成熟的公司如力旺等廠商IP業(yè)務(wù)主要來源于版稅，依靠長生命周期使用廣泛的IP產(chǎn)品獲取長期穩(wěn)定成長的現(xiàn)金流，而國內(nèi)IP廠商如芯原股份與國芯科技，當(dāng)前IP業(yè)務(wù)主要收入仍在授權(quán)費(fèi)方面。二、半導(dǎo)體IP受益于產(chǎn)業(yè)垂直分工、設(shè)計(jì)效率提升、Chiplets等產(chǎn)業(yè)趨勢1、半導(dǎo)體IP是半導(dǎo)體產(chǎn)業(yè)垂直分工進(jìn)一步細(xì)化的產(chǎn)物在產(chǎn)業(yè)發(fā)展早期，由于芯片的種類有限，當(dāng)時(shí)的半導(dǎo)體芯片設(shè)計(jì)難度較低，大部分芯片設(shè)計(jì)公司自身可以獨(dú)立完成芯片的設(shè)計(jì)全流程，所以當(dāng)時(shí)幾乎沒有獨(dú)立的IP廠商。隨著集成電路的發(fā)展，大規(guī)模集成電路（VLSI）逐漸占據(jù)行業(yè)主流，半導(dǎo)體行業(yè)遵循摩爾定律的發(fā)展，單個芯片上集成的晶體管數(shù)量已達(dá)上億個，半導(dǎo)體芯片的流程分工愈發(fā)明細(xì)，全球IDM廠商數(shù)量極少，芯片行業(yè)發(fā)展更趨向于分工協(xié)作。半導(dǎo)體產(chǎn)業(yè)分工進(jìn)一步細(xì)化，誕生IP廠商。20世紀(jì)70年代起，美國將半導(dǎo)體系統(tǒng)裝配、封裝測試等利潤含量較低的環(huán)節(jié)轉(zhuǎn)移到日本等其他地區(qū)，擁有芯片設(shè)計(jì)和生產(chǎn)能力的IDM得到快速發(fā)展。20世紀(jì)80年代至90年代，芯片設(shè)計(jì)公司和晶圓廠之間的技術(shù)銜接與匹配的需求催生了芯片設(shè)計(jì)服務(wù)行業(yè)的誕生。21世紀(jì)終端產(chǎn)品逐漸變得更加復(fù)雜多樣，芯片設(shè)計(jì)難度顯著提升，研發(fā)資源和成本持續(xù)增加，促使全球半導(dǎo)體產(chǎn)業(yè)分工繼續(xù)細(xì)化，芯片設(shè)計(jì)產(chǎn)業(yè)進(jìn)一步拆分出半導(dǎo)體IP產(chǎn)業(yè)。新的產(chǎn)品協(xié)議、更多的功能集成以及制程迭代不斷催生新的IP需求。芯片中元器件協(xié)議正不斷演進(jìn)，不同的協(xié)議將適配不同的IP，例如接口IP中USB接口已從2.0衍生出3.0、3.1以及USB4.0，PCIe2也已發(fā)展至PCIe6，不同協(xié)議版本均將產(chǎn)生不同的IP需求，同時(shí)芯片中集成功能也在增加，例如AI芯片在芯片中集成神經(jīng)網(wǎng)絡(luò)計(jì)算單元等，新的集成功能將產(chǎn)生新的IP需求，同時(shí)制程也在不斷迭代，當(dāng)前已發(fā)展至3nm，制程的演進(jìn)也將推動可集成晶體管數(shù)量增加，芯片復(fù)雜度的提升將不斷催生新的IP需求。2、半導(dǎo)體IP核心在于提升芯片設(shè)計(jì)效率，降低開發(fā)成本在芯片設(shè)計(jì)環(huán)節(jié)，超大規(guī)模集成電路所涉及的流程愈發(fā)復(fù)雜，研發(fā)費(fèi)用逐步升高，同時(shí)伴隨著芯片種類的愈加豐富，以及先進(jìn)制程的不斷涌現(xiàn)，半導(dǎo)體IP為簡化IC設(shè)計(jì)流程提供了極大便利，半導(dǎo)體IP以及應(yīng)運(yùn)而生的IP企業(yè)是半導(dǎo)體產(chǎn)業(yè)發(fā)展的必然產(chǎn)物，配合先進(jìn)的EDA工具，芯片設(shè)計(jì)借助各種IP達(dá)到了極大的便捷。先進(jìn)制程下芯片設(shè)計(jì)成本顯著增加。隨制程的不斷迭代，芯片設(shè)計(jì)軟硬件成本均增長明顯，從65nm制程到5nm制程設(shè)計(jì)開發(fā)成本呈指數(shù)級增長，Synopsys數(shù)據(jù)估計(jì)在5nm制程下芯片設(shè)計(jì)成本可達(dá)5億美元以上，其中軟件成本與硬件成本占比基本持平，軟件成本主要包括驗(yàn)證、原型與相關(guān)軟件，而外購IP核可快速完成芯片設(shè)計(jì)中通用模塊的開發(fā)，縮減芯片設(shè)計(jì)成本，提升研發(fā)效率。隨著先進(jìn)制程演進(jìn)，集成IP核數(shù)迅速增加。先進(jìn)制程的演進(jìn)，線寬的縮小使得芯片中晶體管數(shù)量大幅提升，使得單顆芯片中可集成的IP數(shù)量也大幅增加。根據(jù)IBS報(bào)告，以28nm工藝節(jié)點(diǎn)為例，單顆芯片中已可集成的IP數(shù)量為87個。當(dāng)工藝節(jié)點(diǎn)演進(jìn)至7nm時(shí)，可集成的IP數(shù)量達(dá)到178個，5nm制程下可集成數(shù)字IP數(shù)量與數(shù)?；旌螴P數(shù)量分別為126和92個，總計(jì)218個?？杉蒊P核數(shù)的增加將為芯片設(shè)計(jì)中的半導(dǎo)體IP核提供需求空間，IP核市場可受益于先進(jìn)制程的不斷迭代。IP核及供應(yīng)商生態(tài)圈可降低芯片開發(fā)成本，提升開發(fā)效率。SoC開發(fā)成本可拆解為IP資格、SoC設(shè)計(jì)、驗(yàn)證、物理設(shè)計(jì)、軟件、原型、確認(rèn)與測試幾部分，其中成本主要來源于驗(yàn)證、軟件、SoC設(shè)計(jì)與物理設(shè)計(jì)，四類成本占比總計(jì)91%，而半導(dǎo)體IP將應(yīng)用于驗(yàn)證、芯片設(shè)計(jì)、物理設(shè)計(jì)以及IP驗(yàn)證等多個環(huán)節(jié)，是芯片開發(fā)成本中的重要一環(huán)。好的IP核生態(tài)可幫助降低芯片開發(fā)成本，以ARM生態(tài)為例，ARM生態(tài)圈較廣，各類IP核與開發(fā)工具適配性較強(qiáng)，據(jù)ARM估計(jì)其所提供的IP生態(tài)可將28nm芯片開發(fā)成本降低合計(jì)50%以上，其中主要在IP資格、芯片設(shè)計(jì)、硬件驗(yàn)證以及軟件開發(fā)與測試方面降本顯著?？s短上市時(shí)間是半導(dǎo)體IP首要需求來源。在芯片設(shè)計(jì)廠商選擇IP自研和外購IP中幾個關(guān)鍵因素為上市時(shí)間、相關(guān)設(shè)計(jì)師的可獲取性、開發(fā)成本、相關(guān)開發(fā)風(fēng)險(xiǎn)以及產(chǎn)品生態(tài)系統(tǒng)，外購IP主要有可縮短芯片上市時(shí)間、降低開發(fā)成本以及使用IP供應(yīng)商生態(tài)等好處，但具備一定的商業(yè)風(fēng)險(xiǎn)等問題，其中通過外購IP以大大縮短上市時(shí)間為芯片設(shè)計(jì)廠商的首要考量因素。3、芯片的模塊化設(shè)計(jì)是未來重要趨勢，將不斷催生新的IP需求驅(qū)動模塊化的主要是兩大原因，第一，摩爾定律往前推進(jìn)放緩，需要更多異構(gòu)集成的方式實(shí)現(xiàn)系統(tǒng)級芯片，SoC和Chiplets都需要半導(dǎo)體IP的支持；第二是DSA（DomainSpecificArchitecture，特定領(lǐng)域架構(gòu)）的興起。MoreMoore與MorethanMoore趨勢催生SoC與SiP技術(shù)，均需新的半導(dǎo)體IP的支持。后摩爾時(shí)代的集成電路技術(shù)演進(jìn)路線可分為延續(xù)摩爾定律（MoreMoore）、擴(kuò)展摩爾定律（MorethanMoore）以及超越摩爾定律（BeyondMoore）三類，BeyondMoore為推出量子器件、單電子器件等完全創(chuàng)新的電子系統(tǒng)，而在另外的MoreMoore與Morethanmoore方向，小型化和多樣化的趨勢分別催生了SoC和SiP技術(shù)，SoC、Chiplets以及3D-Package等技術(shù)均需要新的半導(dǎo)體IP支持。后摩爾時(shí)代依靠增加晶體管密度來提升計(jì)算性能乏力，DSA（DomainSpecificArchitecture）興起。摩爾定律已經(jīng)持續(xù)了幾十年，但在2000年左右開始放緩，到2018年，根據(jù)摩爾定律得出的預(yù)測與實(shí)際能力已相差15倍。登納德縮放定律（Dennardscaling）指出隨著晶體管密度的增加，每個晶體管的能耗將降低，因此硅芯片上每平方毫米上的能耗幾乎保持恒定。而登納德定律也于2012年左右失效，計(jì)算機(jī)性能的每年改進(jìn)出現(xiàn)明顯限制。獲得更高的性能提升需要新的架構(gòu)方法。從而DSA開始興起。DSA（domainspecificarchitecture，特定領(lǐng)域架構(gòu)）是一種針對特定領(lǐng)域定制的可編程處理器，能夠用于加速某些應(yīng)用程序，實(shí)現(xiàn)更好的性能，其實(shí)GPU就是一個基于DSA思路設(shè)計(jì)的產(chǎn)品，其他芯片如NPU、DPU以及新興的AI芯片等多種芯片均為DSA的產(chǎn)物，目前產(chǎn)業(yè)內(nèi)的谷歌、Tesla、Cerebras、Oppo等廠商也針對其特定應(yīng)用推行他們的DSA芯片。DSA擁有更高效率與更低能耗的原因主要來源于四個方面：DSA可在特定利用利用更高效的并行形式。例如在許多特定領(lǐng)域當(dāng)中，相較于MIMD（多指令多數(shù)據(jù)流）更不靈活的SIMD（單指令多數(shù)據(jù)流）是可接受的，而SIMD在一個時(shí)鐘步長內(nèi)只需處理單一指令，從而可以獲得更高的效率。DSA可更高效地利用內(nèi)存層次結(jié)構(gòu)。內(nèi)存訪問成本要遠(yuǎn)高于算數(shù)運(yùn)算，例如訪問32kbyte緩存需要能耗相當(dāng)于做32位加法的大約200倍。而DSA通常使用由軟件明確控制運(yùn)動的存儲器層次，對于合適的應(yīng)用，用戶控制的存儲器可以比高速緩存使用更少的能量。DSA可在特定領(lǐng)域降低使用的數(shù)據(jù)精度。用于做通用計(jì)算的CPU數(shù)據(jù)位數(shù)當(dāng)前大多為64位，而在很多機(jī)器學(xué)習(xí)和圖形計(jì)算的特定領(lǐng)域中，64位是高于所需數(shù)據(jù)精度的。DSA受益于以DSL（Domain-SpecificLanguage，特定領(lǐng)域語言）編寫的程序。DSL編寫的應(yīng)用程序可實(shí)現(xiàn)更高程度的并行、更好的內(nèi)存結(jié)構(gòu)與表示，并使應(yīng)用程序更有效地映射到特定域的處理器。以GoogleTPU為例，其TPU即為一種DSA應(yīng)用。區(qū)別于一般的CPU，TPU的核心計(jì)算單元為矩陣單元，數(shù)據(jù)精度為8位，使用更高效的脈動陣列（SystolicArray）形式以及SIMD控制，從而使得TPU在單個時(shí)鐘周期內(nèi)所能執(zhí)行的乘加數(shù)是通用單核CPU的100倍。DSA的興起將形成相應(yīng)IP的需求。DSA概念的興起將在多個特定領(lǐng)域催生出專用芯片，而此類芯片的誕生也將形成對應(yīng)的IP需求。例如當(dāng)前的GPUIP、NPUIP、VPUIP等本質(zhì)上均為DSA概念下的產(chǎn)物。在未來DSA應(yīng)用進(jìn)一步廣泛的趨勢下，所需的IP支持也將保持增長。4、Chiplet行業(yè)趨勢為IP行業(yè)帶來新增量，有望驅(qū)動IP實(shí)現(xiàn)產(chǎn)品化Chiplet（芯粒）是一種可平衡計(jì)算性能與成本，提高設(shè)計(jì)靈活度，且提升IP模塊經(jīng)濟(jì)性和復(fù)用性的新技術(shù)之一。Chiplet實(shí)現(xiàn)原理與搭積木相仿，把一些預(yù)先在工藝線上生產(chǎn)好的實(shí)現(xiàn)特定功能的芯片裸片，通過先進(jìn)的集成技術(shù)（如3D集成等）集成封裝在一起，從而形成一個系統(tǒng)芯片。Chiplet為IP供應(yīng)商提供發(fā)展新機(jī)。Chiplet繼承了SoC的IP可復(fù)用特點(diǎn)的同時(shí)，進(jìn)一步開啟了半導(dǎo)體IP的新型復(fù)用模式，即硅片級別的IP復(fù)用。不同功能的IP，如CPU、存儲器、模擬接口等，可靈活選擇不同的工藝分別進(jìn)行生產(chǎn)，從而可以靈活平衡計(jì)算性能與成本，實(shí)現(xiàn)功能模塊的最優(yōu)配置而不必受限于晶圓廠工藝。Chiplet模式具備開發(fā)周期短、設(shè)計(jì)靈活性強(qiáng)、設(shè)計(jì)成本低等特點(diǎn)；可將不同工藝節(jié)點(diǎn)、材質(zhì)、功能、供應(yīng)商的具有特定功能的商業(yè)化裸片集中封裝，以解決7nm、5nm及以下工藝節(jié)點(diǎn)中性能與成本的平衡，并有效縮短芯片的設(shè)計(jì)時(shí)間并降低風(fēng)險(xiǎn)。Chiplet的發(fā)展演進(jìn)為IP供應(yīng)商，尤其是具有芯片設(shè)計(jì)能力的IP供應(yīng)商，拓展了商業(yè)靈活性和發(fā)展空間。UCIe聯(lián)盟成立，構(gòu)建Chiplet互聯(lián)規(guī)范。2022年3月，Chiplet互聯(lián)標(biāo)準(zhǔn)UCIe（UniversalChipletInterconnectExpress）正式成立，發(fā)起人為AMD、arm、日月光、谷歌、英特爾、Meta、微軟、高通、三星與臺積電，九家覆蓋芯片設(shè)計(jì)、軟件系統(tǒng)、代工與封測的行業(yè)巨頭。UCIe聯(lián)盟致力于推行Chiplet互聯(lián)規(guī)范，當(dāng)前聯(lián)盟成員包括Synopsys、Cadence、ADI、博通等國際龍頭，國內(nèi)企業(yè)中也有芯原股份、芯耀輝、阿里巴巴、奇異摩爾等企業(yè)加入當(dāng)中，成為國內(nèi)首批加入U(xiǎn)CIe聯(lián)盟的企業(yè)。5、全球IP市場規(guī)模穩(wěn)健增長，處理器IP市場規(guī)模最大，接口IP成長性最佳從市場總體來看，IP市場規(guī)模穩(wěn)步提升，市場增速上行。半導(dǎo)體IP市場受行業(yè)整體周期性影響較弱，市場規(guī)模2015年來保持逐年上升趨勢，且2018年后增速逐步提高，IPnest數(shù)據(jù)，2021年全球半導(dǎo)體IP核市場規(guī)模為54.5億美元，同比增速從2018年的6.0%上升至2021年的19.4%。預(yù)計(jì)未來幾年市場規(guī)模將持續(xù)穩(wěn)步擴(kuò)張，IBS數(shù)據(jù)，全球半導(dǎo)體IP核市場規(guī)模有望在2027年達(dá)到101億美元，IBS口徑下2018~2027年CAGR達(dá)9%，其中處理器IP市場增長較快，增速達(dá)10%。處理器IP：規(guī)模最大子類，處理器IP為半導(dǎo)體IP市場中份額最大的品類，2020年IPnest數(shù)據(jù)，處理器IP市場占市場總額的51%，市場主要集中于價(jià)值量高且用量大的CPU、GPU。處理器IP市場規(guī)模波動增長，2021年全球處理器IP市場為27.4億美元，同比增長16.6%。接口IP：未來增速最快品類，接口IP市場最大的五類接口IP為USB、PCIe、DDR、以太網(wǎng)與D2D、MIPI，五類接口IP市場均有較快增長，2021年接口IP市場合計(jì)13.77億美元，同比增長22.83%。IPnest預(yù)計(jì)接口IP市場到2025年將達(dá)到25億美元，2020-2025年CAGR為19%。其他物理IP與其他數(shù)字IP：接口IP中包含部分如DDR等物理IP與數(shù)字IP，其他物理IP部門主要包括數(shù)?；旌螴P、存儲編譯器IP、射頻IP、OTP/MTP/Flash等IP種類，IPnest數(shù)據(jù)，2021年其他物理IP市場規(guī)模8.93億美元，同比增長24.17%。其他數(shù)字IP包括基礎(chǔ)IP等非接口類數(shù)字IP，2021年市場規(guī)模為4.38億美元，同比增長17.70%。三、全球IP行業(yè)競爭格局高度集中，EDA公司深度布局IP1、全球IP行業(yè)競爭格局已高度集中，業(yè)內(nèi)并購頻發(fā)全球半導(dǎo)體IP行業(yè)高度集中，CR3達(dá)到66.2%。IP行業(yè)市占率第一為ARM，ARM在處理器IP方面具有絕對優(yōu)勢，并且在版稅收入上也保持大幅領(lǐng)先地位，2021年市占率40.4%，第二第三分別為Synopsys和Cadence，行業(yè)整體高度集中于前三位玩家，CR3達(dá)到66.2%，CR10為79.3%。國內(nèi)廠商芯原股份

2020年占據(jù)2%的份額，排名第七。2021年大部分IP廠商營收均保持較高增速，行業(yè)整體增長19.7%至54.5億美元。IP行業(yè)于90年代開始快速發(fā)展，行業(yè)并購不斷，ARM以內(nèi)生研發(fā)為重，Synopsys大量并購打造最全產(chǎn)品線。行業(yè)發(fā)展歷程當(dāng)前主要可分為兩階段：行業(yè)醞釀期與行業(yè)爆發(fā)期。行業(yè)醞釀期（1980~1990）。IP行業(yè)主要的三家龍頭為ARM、Synopsys以及Cadence，Synopsys與Cadence均成立于80s，在行業(yè)發(fā)展早期占據(jù)領(lǐng)先地位的MentorGraphics也同樣成立于80s，該公司后被西門子收購。ARM前身Acorn成立于1978年，并于1985便推出了第一顆ARMCPU，到1990sIP行業(yè)整體仍以技術(shù)積累與醞釀為主，相關(guān)收購案例與代表產(chǎn)品推出較少。行業(yè)爆發(fā)期（1990~至今）。行業(yè)爆發(fā)期主要為1990s至今，1990年開始Synopsys逐步開始進(jìn)行IP行業(yè)的大規(guī)模收購，并通過大量收購的方式獲取了寬廣的產(chǎn)品線，當(dāng)前在以接口IP為代表的多個IP子類市場均占據(jù)行業(yè)領(lǐng)先地位。ARM以內(nèi)生研發(fā)為重，ARM30余年發(fā)展過程中收購頻率較低，通過其在處理器IP領(lǐng)域的絕對優(yōu)勢占據(jù)最大市場份額。Cadence到2010年收購DenaliSoftware才開始進(jìn)入到IP領(lǐng)域當(dāng)中，并同樣通過并購的方式快速突破，但其起步較晚產(chǎn)品線相對較少市占率較低。行業(yè)主要玩家頻繁更迭，格局逐步趨穩(wěn)，少數(shù)供應(yīng)商占據(jù)零散利基市場。行業(yè)較早期主要玩家為ARM、Synopsys、Rambus、TTPCom以及Ceva等，Gartner數(shù)據(jù)，2002年行業(yè)CR3與CR5分別為38%與49.7%，市場競爭格局仍相對分散。經(jīng)過20年的收購與淘汰后，當(dāng)前行業(yè)玩家已高度集中于龍頭，CR3與CR5分別上升至66.2%與71.1%，三家龍頭已占據(jù)大部分份額，其余玩家如Imagination、SST、Ceva以及eMemory等通過在GPU、存儲IP等專一市場的領(lǐng)先優(yōu)勢獲取一定份額，國內(nèi)廠商如寒武紀(jì)、芯動科技等也在專一市場具有一定領(lǐng)先優(yōu)勢。國內(nèi)IP廠商快速發(fā)展與AI、汽車智能化、Chiplet等新技術(shù)趨勢為IP行業(yè)帶來一定新變量。國內(nèi)IP廠商如芯原股份等快速發(fā)展，2020年市占率提升至第七位，2021年繼續(xù)維持較為領(lǐng)先的水平，全球市占率為1.8%。IP行業(yè)當(dāng)前受益于AI應(yīng)用泛化以及汽車智能化等來自下游領(lǐng)域的推動，而中國為新技術(shù)領(lǐng)域中的全球大市場，國內(nèi)IP廠商將有望在構(gòu)建新興市場國產(chǎn)供應(yīng)鏈中充分受益。同時(shí)Chiplet等IP領(lǐng)域的新技術(shù)趨勢也將為半導(dǎo)體IP行業(yè)競爭格局帶來一定的新變量。IP龍頭廠商產(chǎn)品覆蓋較廣，其余廠商多專注于少數(shù)品類。主要的三家龍頭IP供應(yīng)商經(jīng)過多年發(fā)展后積累了覆蓋較為廣泛的產(chǎn)品組合，ARM、Synopsys與Cadence產(chǎn)品基本涵蓋大部分品類的IP，而其他廠商如SST、Imagination與CEVA等均較專注于某一品類的IP，如SST主要在存儲IP上具有領(lǐng)先地位，Imagination為GPUIP龍頭，而CEVA為DSPIP龍頭。國內(nèi)企業(yè)中，芯原股份也正逐漸拓寬產(chǎn)品寬度，向平臺型IP廠商發(fā)展，而其他廠商如寒武紀(jì)、國芯科技、銳成芯微等產(chǎn)品分布上仍相對集中。2、作為工具提供商的EDA公司切入IP具有天然優(yōu)勢，龍頭EDA公司深度布局IP半導(dǎo)體IP是集成電路進(jìn)步發(fā)展的產(chǎn)物，與EDA共同構(gòu)成芯片設(shè)計(jì)的強(qiáng)大支柱。半導(dǎo)體IP是指已驗(yàn)證的、可重復(fù)利用的、具有某種特定功能的集成電路模塊，通常由第三方開發(fā)。在產(chǎn)業(yè)發(fā)展早期，由于芯片的種類有限，當(dāng)時(shí)的半導(dǎo)體芯片設(shè)計(jì)難度較低，大部分芯片設(shè)計(jì)公司自身可以獨(dú)立完成芯片的設(shè)計(jì)全流程，所以當(dāng)時(shí)幾乎沒有獨(dú)立的IP廠商。隨著集成電路的發(fā)展，大規(guī)模集成電路（VLSI）逐漸占據(jù)行業(yè)主流，半導(dǎo)體行業(yè)遵循摩爾定律的發(fā)展，單個芯片上集成的晶體管數(shù)量已達(dá)上億個，半導(dǎo)體芯片的流程分工愈發(fā)明細(xì)，全球IDM廠商數(shù)量極少，芯片行業(yè)發(fā)展更趨向于分工協(xié)作。在芯片設(shè)計(jì)環(huán)節(jié)，超大規(guī)模集成電路所涉及的流程愈發(fā)復(fù)雜，研發(fā)費(fèi)用逐步升高，同時(shí)伴隨著芯片種類的愈加豐富，以及先進(jìn)制程的不斷涌現(xiàn)，半導(dǎo)體IP為簡化IC設(shè)計(jì)流程提供了極大便利，半導(dǎo)體IP以及應(yīng)運(yùn)而生的IP企業(yè)是半導(dǎo)體產(chǎn)業(yè)發(fā)展的必然產(chǎn)物，配合先進(jìn)的EDA工具，芯片設(shè)計(jì)借助各種IP達(dá)到了極大的便捷。EDA與IP具備業(yè)務(wù)協(xié)同效應(yīng)。EDA產(chǎn)品與IP核商業(yè)模式相似，并且EDA廠商與IP廠商面臨相同客戶，為客戶同時(shí)提供EDA產(chǎn)品與IP產(chǎn)品將帶來更大價(jià)值。EDA龍頭公司Synopsys與Cadence均在IP領(lǐng)域有深度布局，市占率分別在第二與第三的位置，而另一EDA龍頭SimenseEDA前身為Mentorgraphics，在其創(chuàng)立早期階段也曾涉足IP領(lǐng)域。國內(nèi)EDA企業(yè)如華大九天、芯愿景等在IP領(lǐng)域也具備一些產(chǎn)品線。國際龍頭EDA公司在IP領(lǐng)域均有所布局。國際主要的三家EDA公司分別為Synopsys、Cadence與MentorGraphics

（現(xiàn)為SiemenseEDA），其中Synopsys在IP領(lǐng)域布局較早，1992年推出其DesignWare系列后正式進(jìn)入IP領(lǐng)域，隨后主要依靠大量收購的方式拓展IP產(chǎn)線。Cadence同樣以EDA業(yè)務(wù)起家，2010年通過收購Denali進(jìn)入IP行業(yè)，之后收購了Tensilica等幾家公司布局處理器IP領(lǐng)域，收購Nusemi收獲SerDesIP，產(chǎn)品線逐步拓寬。MentorGraphics同樣在成立較早期便進(jìn)入IP行業(yè)，Mentor主要發(fā)展重心在EDA領(lǐng)域，IP業(yè)務(wù)的發(fā)展主要依靠內(nèi)生研發(fā)，產(chǎn)品線同樣相對稀疏，在行業(yè)較早期處于領(lǐng)先地位，后續(xù)IP市場份額下降逐步淡出IP市場，2016年被西門子收購，之后改名為SiemenseEDA。3、ARM：處理器IP的核心玩家，全球最大的IP公司產(chǎn)品集中于處理器，IP存量豐富。ARM在IP領(lǐng)域具有多年研發(fā)積累，IP產(chǎn)品池極為豐富，處理器IP、物理IP以及系統(tǒng)IP共計(jì)3000余種，其處理器主打產(chǎn)品Cortex-A、Cortex-R以及Cortex-M系列產(chǎn)品也已有多代迭代產(chǎn)品，豐富的IP儲蓄將持續(xù)貢獻(xiàn)收入。ARM成立于1990，借力蘋果，依靠生態(tài)高筑處理器IP壁壘。ARM前身為Acorn公司，其于1985年推出第一顆芯片AcornRISCmachine，隨后在1990年ARM研發(fā)部獨(dú)立出來成立ARM公司，并獲得蘋果公司參股。蘋果公司的全球首款PDA產(chǎn)品便采用了ARM處理器，隨后ARM憑借其對開發(fā)者的開放態(tài)度迅速擴(kuò)大市占率，建立其獨(dú)有的IP生態(tài)圈。2016年ARM被軟銀收購，目前仍為軟銀子公司。IP產(chǎn)品具有較長生命周期，授權(quán)數(shù)持續(xù)增長助推收入穩(wěn)步提升。由于ARM對授權(quán)的芯片持續(xù)收取版稅，故收入來源當(dāng)中較多部分均來源于IP存量產(chǎn)品，IP產(chǎn)品生命周期較長，在ARM版稅收入構(gòu)成當(dāng)中，1994-2010期間的授權(quán)貢獻(xiàn)收入超過15%。同時(shí)ARM授權(quán)梳理保持增長，2020年新產(chǎn)生處理器授權(quán)141份，持續(xù)增長的授權(quán)數(shù)將為業(yè)績提升提供支撐。下游市場穩(wěn)定增長，ARM憑借領(lǐng)先市占率有望充分受益。ARMIP核下游市場中市場規(guī)模最大以及市占率最高的移動市場相對飽和，增長相對較穩(wěn)定，ARM預(yù)計(jì)2029年移動應(yīng)用處理器IP市場規(guī)模將達(dá)到430億美元，預(yù)計(jì)總體市場可達(dá)2320億美元，十年CAGR為5.3%。ARM作為IP市場市占率龍頭，有望充分受益行業(yè)增長?；贏RM芯片出貨量增長迅速，累計(jì)授權(quán)數(shù)達(dá)1931份。2020年基于ARM的芯片出貨量明顯提升，突破250億顆，持續(xù)增長的芯片出貨量將為版稅收入提供支撐，ARM排除一些已未盈利的IP授權(quán)后，2020財(cái)年累計(jì)的授權(quán)份數(shù)達(dá)到1931份。受益行業(yè)景氣度上行，21年收入明顯增長，毛利率總體穩(wěn)定。21年芯片行業(yè)景氣度上行，IP各下游應(yīng)用市場普遍具有較高增速，抬升ARM收入增長，ARM預(yù)計(jì)21年收入可達(dá)25億美元，同比增速26.3%。同時(shí)ARM商業(yè)模式以及產(chǎn)品成本構(gòu)成較為固定，毛利率基本長期保持穩(wěn)定，據(jù)已披露時(shí)段數(shù)據(jù)，毛利率穩(wěn)定在93%左右。ARM版稅為收入主要來源，處理器產(chǎn)品中Cortex-M系列貢獻(xiàn)主要版稅收入。ARM為在IP版稅市場以及處理器IP市場中的龍頭，版稅收入也占ARM收入來源的主要部分，F(xiàn)Y2020Q3（CY2020Q4）中版稅收入占61.2%，其次為授權(quán)費(fèi)，占27.2%。而在主打的處理器IP產(chǎn)品上，ARMCortex-M系列IP為處理器版稅收入主要貢獻(xiàn)，F(xiàn)Y2020Q3中，Cortex-M系列貢獻(xiàn)處理器版稅收入的69%。4、Synopsys：強(qiáng)大EDA工具粘性帶來IP快速成長Synopsys成立于1986年，在其三大業(yè)務(wù)領(lǐng)域EDA、IP以及軟件完整性產(chǎn)品均處于行業(yè)領(lǐng)先地位。Synopsys再EDA領(lǐng)域有35年的研發(fā)與經(jīng)驗(yàn)積累，當(dāng)前在EDA市場中市占率第一，在IP與軟件完整性產(chǎn)品領(lǐng)域同樣具有多年積累，半導(dǎo)體IP市占率第2。三大業(yè)務(wù)板塊：EDA、IP與系統(tǒng)集成以及軟件完整性產(chǎn)品。SynopsysEDA業(yè)務(wù)主要提供數(shù)字與IC定制設(shè)計(jì)軟件、FPGA設(shè)計(jì)、驗(yàn)證與制造EDA軟件。IP與系統(tǒng)集成業(yè)務(wù)提供涵蓋廣泛的IP產(chǎn)品以及系統(tǒng)集成解決方案，軟件完整性板塊提供軟件質(zhì)量與安全相關(guān)軟件。Synopsys作為半導(dǎo)體產(chǎn)業(yè)鏈上游制造商，產(chǎn)品廣泛應(yīng)用于消費(fèi)、汽車、工業(yè)等多個領(lǐng)域。IP產(chǎn)品池覆蓋廣泛。SynopsysIP產(chǎn)品主要可分為接口IP、模擬IP、基礎(chǔ)IP、安全I(xiàn)P、處理器IP以及子系統(tǒng)IP，接口IP種類豐富，Synopsys在接口、模擬、嵌入式存儲器和物理IP領(lǐng)域市占率排名第一。大量并購鑄就行業(yè)龍頭地位。Synopsys成立至今進(jìn)行了約80余起并購，標(biāo)的覆蓋IP、軟件安全與質(zhì)量、驗(yàn)證與原型、硅工程以及芯片設(shè)計(jì)公司，Synopsys在IP領(lǐng)域同樣并購不斷，主要的兩次并購為2002年收購inSilicon和2010年收購VirageLogic，分別收獲嵌入式存儲器IP組合、接口IP組合以及嵌入式存儲、NVM等IP。收入穩(wěn)步增長，利率穩(wěn)定。Synopsys營業(yè)收入增長較為穩(wěn)定，公司預(yù)計(jì)2022財(cái)年收入可達(dá)47.47-48.25億美元，同比增長14%-15%。毛利率與凈利率基本穩(wěn)定，毛利率維持在77%上下，凈利率2020年/2021年為18%。EDA貢獻(xiàn)主要收入，IP業(yè)務(wù)份額擴(kuò)大。Synopsys收入主要來源為EDA和IP與系統(tǒng)集成板塊，EDA板塊收入增速相對較低，2021年EDA收入23.54億美元，同比增長12.1%，占比從2017年的66%下降至2021年的56%，IP與系統(tǒng)集成2021年收入14.17億美元，同比增長21%，份額從28%上升至35%。5、Cadence：IP業(yè)務(wù)起步相對較晚，產(chǎn)品線覆蓋處理器和接口IP以EDA與IP為核，建立三層業(yè)務(wù)模型。Cadence業(yè)務(wù)模型中第一層為EDA軟件與IP，提供數(shù)字設(shè)計(jì)與簽核、定制IC、驗(yàn)證、IP以及IC封裝設(shè)計(jì)與分析工具及服務(wù)；第二層為系統(tǒng)創(chuàng)新板塊，包括用于封裝IC和PCB的封裝系統(tǒng)設(shè)計(jì)的工具和服務(wù)；第三層為萬物智能板塊，提供解決方案和服務(wù)來開發(fā)人工智能增強(qiáng)型系統(tǒng)，并將機(jī)器學(xué)習(xí)和深度學(xué)習(xí)功能添加到Cadence技術(shù)組合中，以使IP和工具更加自動化，更快地產(chǎn)生優(yōu)化結(jié)果。IP儲備相對較少，分為設(shè)計(jì)IP與處理器IP兩類。Cadence將其IP產(chǎn)品分為設(shè)計(jì)IP與Tensilica處理器IP兩類，設(shè)計(jì)IP主要包括接口IP、112G/56GSerDes、PCIe與CXL、存儲IP以及Chiplet，處理器IP包括AIIP、Xtensa控制器及一些DSPIP。成立于1982年，EDA起家，大量并購擴(kuò)張業(yè)務(wù)線。Cadence來源于分別成立于1982年和1983的ECAD和SDA公司合并而成，早期專注于后端設(shè)計(jì)工具，自成立以來，通過大量并購逐步擴(kuò)寬了IP、系統(tǒng)設(shè)計(jì)等業(yè)務(wù)線，當(dāng)前在EDA與IP領(lǐng)域均處于領(lǐng)先地位。收入與凈利潤穩(wěn)步提升。Cadence營業(yè)收入持續(xù)穩(wěn)步增長，2016~2021年CAGR為10.5%，2021年達(dá)到29.9億美元，凈利潤同樣保持穩(wěn)步增長，2019年凈利潤的異動來源于所得稅補(bǔ)償，2021年公司實(shí)現(xiàn)凈