一種寬帶復接器的設計與實現(xiàn)

1、一種寬帶復接器的設計與實現(xiàn)信息時代的到來令人們需要共享愈來愈多的信息。跟著信息及其需求的爆炸性增加,信息的選擇及傳輸速率成為一個重要問題。有線電視網絡有其固有的高帶寬特征,合適大容量的數(shù)據(jù)傳輸和及時性要求,使寬帶數(shù)字接入成為可能。在我國因為有線電視網是一個已經存在的接入網絡,成本低、可保護性強、頻次資源豐富、覆蓋面廣、用戶量大,因此經過有線電視網進行數(shù)據(jù)廣播是當前國內應用領域的一大熱門。DVB-C是ETSI(EuropeanTelecommunicationsStandardsInstitute)供給的鑒于Cable上數(shù)據(jù)廣播的一整套標準1,2,3,本文第一介紹DVB-C數(shù)據(jù)廣播系統(tǒng)的基本構造

2、,接著詳盡剖析TS復接器在整個系統(tǒng)中的重要性與功能,而后詳盡說明利用DSP(數(shù)字信號辦理器)與FPGA(現(xiàn)場可編程門陣列)相聯(lián)合的一個實現(xiàn)方案,說了然此中的設計方法和系統(tǒng)構造。DVB-C數(shù)字廣播系統(tǒng)簡介一個適用的DVB-C廣播系統(tǒng)的構造如圖1所示36,整個系統(tǒng)能夠大致分為三個部分:(1)信息前端,包含視頻服務器、播控服務器、通訊控制服務器、用戶管理工作站、節(jié)目收集工作站、節(jié)目編排工作站等;(2)傳輸網絡,利用現(xiàn)有的HFC網絡巨大的頻帶資源實現(xiàn)數(shù)據(jù)傳輸;(3)用戶終端,用戶利用機頂盒或者Cable-Modem接收和閱讀信息。從圖1能夠看到,在DVB-C數(shù)字廣播系統(tǒng)中,一個通道上傳輸?shù)臄?shù)據(jù)可能包含

3、多路節(jié)目或來自多個節(jié)目源,所以需要對多路多節(jié)目TS流(MPTS)進行復合轉接,生成一個切合DVB-C標準的MPTS,再經調制后在一個通道上傳輸。由TS復接器來達成這個功能。TS復接器在前端系統(tǒng)中相當于一個互換機,它負責對多個MPTS進行變換和復合,生成一個MPTS。在復合過程中,要達成包表記符(PID)過濾、PID從頭表記、插入節(jié)目特定信息/服務信息(PSI/SI)、多路MPTS的交叉等工作4,5。從中能夠看出復接器在整個系統(tǒng)中的重要性,TS復接器工作能否穩(wěn)固靠譜,直接影響整個系統(tǒng)的正常運作。2TS復接器的設計方法在該系統(tǒng)中需要對6路數(shù)字衛(wèi)星電視節(jié)目進行復接。各路有效速率為015Mbps的異步

4、串行接口(ASI)輸入,6路總速率不超出36Mbps,輸出為恒定速率38.1Mbps的ASI輸出,輸出的MPTS為切合DVB-C標準的傳遞流;復接器調整PID,包含將輸入MPTS中的PSI/SI等不需要的信息過濾掉以及對有效TS包從頭分派PID。新的PSI/SI信息作為復接器的輸入按必定速率插入到MPTS中,插入的PSI/SI信息包含節(jié)目關系表(PAT)、節(jié)目映照表(PMT)、網絡信息表(NIT)、服務描繪表(SDT)等4,5,復接器還可以接受來自播控系統(tǒng)的數(shù)據(jù)信息,作為復接器輸出流的一部分。系統(tǒng)的功能模塊構造如圖2所示。由圖2能夠看到,因為需要辦理的數(shù)據(jù)速率快、數(shù)據(jù)量大、要務及時性,一般的辦

5、理芯片沒法達成。為了達到上述目的,采納高速DSP和FPGA一同來達成。整個系統(tǒng)鑒于DSP和FPGA,配以CPLD、高速SRAM、異步FIFO等。DSP擁有運算速度快、計算能力強、可用資源比較豐富的特色,特別合適于實現(xiàn)各樣數(shù)字信號的辦理功能,在各樣領域擁有寬泛的應用。但因為所要辦理的數(shù)據(jù)量太大,僅靠DSP片內RAM是遠遠不夠的,所以還一定要有大容量、接見速度快的緩沖區(qū)對接收到的數(shù)據(jù)進行緩沖,以便于DSP進行辦理?；舅枷胧荈PGA達成TS包過濾和PID置換、PSI/SI提取等工作,系統(tǒng)的控制工作、TS包交叉算法例由DSP達成,整個控制邏輯則由CPLD達成。3TS復接器的一種實現(xiàn)方案針對上述剖析,

6、采納DSP與FPGA相聯(lián)合的方法成功實現(xiàn)了TS復接器,該實現(xiàn)方案如圖3所示。圖3中的DSP采納TI企業(yè)的TMS320VC5410-100,它擁有100MIPS的迅速辦理能力,以及片內64K的RAM和多個串口等資源,其片外尋址空間能夠多達8MWord。FPGA則采納了Xilinx企業(yè)的XCV300。筆者為DSP擴展了2MWord的高速SRAM作緩沖,分為兩個1MWord的雙緩沖,辦理時以幀為單位,DSP和FPGA只好接見此中一個1MWord的SRAM。一般狀況下,FPGA從輸入接口把一幀數(shù)據(jù)存入此中一個緩沖區(qū),DSP對此外一個緩沖區(qū)進行操作,依據(jù)交叉表把數(shù)據(jù)送到FIFO,再輸出到輸出接口,二者的

7、總線切換由FPGA負責達成。圖3能夠分為以下幾個模塊:a.輸入模塊:使用ASI接口將270M串行編碼數(shù)據(jù)變換成27M并行數(shù)據(jù),并供給接收時鐘、數(shù)占有效等控制信號。b.FPGA模塊:接收ASI接口輸出的并行數(shù)據(jù),實現(xiàn)同步、PID置換、PSI/SI提取等,并將數(shù)據(jù)寫入SRAM中,追蹤記錄每路的TS包數(shù);產生幀切換脈沖,控制雙緩沖區(qū)的切換。c.DSP主控模塊:DSP達成整個系統(tǒng)的控制功能,計算交叉表,負責與播控系統(tǒng)的通訊等。d.CPLD模塊:依據(jù)DSP供給的地點和數(shù)據(jù)進行譯碼,對總線上的各設施進行互斥片選;產生中止申請信號;對發(fā)送FIFO的全空信號進行采樣,控制從發(fā)送FIFO讀數(shù)據(jù)并將數(shù)據(jù)送給輸出A

8、SI接口。輸出模塊:由CPLD供給控制信號,將數(shù)據(jù)從發(fā)送FIFO讀出來,同時寫入發(fā)送ASI接口。命令通訊接口:復接器經過串口與播控服務器通訊,從服務器接收系統(tǒng)復位、狀態(tài)查問、PID置換、PSI/SI插入和提取等命令,并向服務器反應必需的信息。為保證數(shù)據(jù)信號接收端解碼器能正確解碼,緩沖區(qū)不會上溢或下溢,解碼輸出信號安穩(wěn),要求復接器輸入的各路TS包平均散布在輸出數(shù)據(jù)流中,所以一定在發(fā)送以前對輸入的各路TS包做交叉。采納及時交叉的方法,FPGA能夠在每次幀切換的時候記錄各路TS包的數(shù)量,而后計算交叉表。交叉表依據(jù)以下方式計算:設數(shù)據(jù)流共有K路MPTS流,數(shù)據(jù)流的一個數(shù)據(jù)幀有M個TS包,每路MPTS有

9、m(i)(i=0,1,.K-1)個TS包,假定各路TS包由大到小排序,m(0)最大,不然第一排序。依據(jù)M、K、m(i)對輸入的TS流進行交叉,對第i路有:用p(i,n)指示第i路能否將一個TS包輸出到MPTS中的第n個TS包,q(i)表示第i路中已輸出到MPTS中的TS包數(shù),初值為0;i=0,n=0；while(n=1)將第i路的第q(i)個TS包輸出到MPTS中的第n個TS包;q(i)+;n+;i+;if(i=K)i=0;最后在Xilinx的XilinxFoundationSeries先對所設計的邏輯進行仿真,利用DSP的simulation進行程序的仿真,仿真結束后在單板長進行調試。因為采納的FPGA的容量限制,門數(shù)有限,能夠進行PID置換的個數(shù)遇到限制,可是能夠依據(jù)估量出的各路TS包數(shù)對每一路能夠置換的PID數(shù)量進行動向調整;因為采納了交叉算法,能夠對突發(fā)數(shù)據(jù)進行很好的光滑作用,利于后級進行辦理。把復接器接到圖1所示的系統(tǒng)中去,經過復接器辦理的節(jié)目流在STB(機頂盒)上能夠接收到穩(wěn)