數(shù)字電路及邏輯設(shè)計(jì)試卷有答案

1、-. z.數(shù)字電路與邏輯設(shè)計(jì)A卷班級(jí)* 成績(jī)一單項(xiàng)選擇題每題1分，共10分1表示任意兩位無(wú)符號(hào)十進(jìn)制數(shù)需要 二進(jìn)制數(shù)。A6 B7 C8 D9 2余3碼10001000對(duì)應(yīng)的2421碼為 。A01010101 B.10000101 C.10111011 D.111010113補(bǔ)碼11000的真值是 。A +1.0111 B. -1.0111 C. -0.1001 D. -0. 10004標(biāo)準(zhǔn)或-與式是由 構(gòu)成的邏輯表達(dá)式。 A與項(xiàng)相或 B. 最小項(xiàng)相或 C. 最大項(xiàng)相與 D.或項(xiàng)相與5.根據(jù)反演規(guī)則，的反函數(shù)為 。A. B. C. D. 6以下四種類型的邏輯門中，可以用 實(shí)現(xiàn)三種根本運(yùn)算。A.

2、與門 B. 或門C. 非門 D. 與非門7 將D觸發(fā)器改造成T觸發(fā)器，圖1所示電路中的虛線框內(nèi)應(yīng)是 。 圖1A. 或非門 B. 與非門 C. 異或門 D. 同或門8實(shí)現(xiàn)兩個(gè)四位二進(jìn)制數(shù)相乘的組合電路，應(yīng)有 個(gè)輸出函數(shù)。A 8 B. 9 C. 10 D. 11 9要使JK觸發(fā)器在時(shí)鐘作用下的次態(tài)與現(xiàn)態(tài)相反，JK端取值應(yīng)為 。AJK=00 B. JK=01 C. JK=10 D. JK=11 10設(shè)計(jì)一個(gè)四位二進(jìn)制碼的奇偶位發(fā)生器假定采用偶檢驗(yàn)碼，需要 個(gè)異或門。A2 B. 3 C. 4 D. 5二判斷題判斷各題正誤，正確的在括號(hào)內(nèi)記,錯(cuò)誤的在括號(hào)內(nèi)記,并在劃線處改正。每題2分，共10分1原碼和補(bǔ)

3、碼均可實(shí)現(xiàn)將減法運(yùn)算轉(zhuǎn)化為加法運(yùn)算。 2邏輯函數(shù)則。 3化簡(jiǎn)完全確定狀態(tài)表時(shí)，最大等效類的數(shù)目即最簡(jiǎn)狀態(tài)表中的狀態(tài)數(shù)目。 4并行加法器采用先行進(jìn)位并行進(jìn)位的目的是簡(jiǎn)化電路構(gòu)造。 5. 圖2所示是一個(gè)具有兩條反應(yīng)回路的電平異步時(shí)序邏輯電路。 ( )圖2三多項(xiàng)選擇題(從各題的四個(gè)備選答案中選出兩個(gè)或兩個(gè)以上正確答案，并將其代號(hào)填寫在題后的括號(hào)內(nèi)，每題2分，共10分)1小數(shù)0”A000 ； B100 ；C011 ； D111 2邏輯函數(shù)F=AB和G=AB滿足關(guān)系 。A. B. C. D. 3 假設(shè)邏輯函數(shù)則F和G相與的結(jié)果是 。A B 1 C D 4設(shè)兩輸入或非門的輸入為*和y，輸出為z ，當(dāng)z為低

4、電平時(shí)，有 。A*和y同為高電平 ； B *為高電平，y為低電平 ；C*為低電平，y為高電平 ； D *和y同為低電平.5組合邏輯電路的輸出與輸入的關(guān)系可用 描述。A真值表 B. 流程表C邏輯表達(dá)式 D. 狀態(tài)圖 四 函數(shù)化簡(jiǎn)題10分1用代數(shù)法求函數(shù)的最簡(jiǎn)與-或表達(dá)式。4分2用卡諾圖化簡(jiǎn)邏輯函數(shù) F(A，B，C，D)m(2，3，9，11，12)+d(5，6，7，8， 10，13) 求出最簡(jiǎn)與-或表達(dá)式和最簡(jiǎn)或-與表達(dá)式。6分五設(shè)計(jì)一個(gè)將一位十進(jìn)制數(shù)的余3碼轉(zhuǎn)換成二進(jìn)制數(shù)的組合電路，電路框圖如圖3所示。15分圖3要求：1填寫表1所示真值表；表1 ABCDW*YZABCDW*YZ000000010

5、01000110100010101100111100010011010101111001101111011112利用圖4所示卡諾圖，求出輸出函數(shù)最簡(jiǎn)與-或表達(dá)式；圖43畫(huà)出用PLA實(shí)現(xiàn)給定功能的陣列邏輯圖。4假設(shè)采用PROM實(shí)現(xiàn)給定功能,要求PROM的容量為多大？六、分析與設(shè)計(jì)15分*同步時(shí)序邏輯電路如圖5所示。圖5(1) 寫出該電路鼓勵(lì)函數(shù)和輸出函數(shù)；(2) 填寫表2所示次態(tài)真值表；表2輸入*現(xiàn)態(tài)Q2 Q1鼓勵(lì)函數(shù)J2 K2 J1 K1次態(tài)Q2(n+1)Q1(n+1)輸出Z(3) 填寫表3所示電路狀態(tài)表；表3現(xiàn)態(tài)次態(tài)Q 2 (n+1)Q 1(n+1)輸出Q 2Q 1*=0*=1Z000110

6、114設(shè)各觸發(fā)器的初態(tài)均為0，試畫(huà)出圖6中Q1、Q2和Z的輸出波形。圖65改用T觸發(fā)器作為存儲(chǔ)元件，填寫圖7中鼓勵(lì)函數(shù)T2、T1卡諾圖，求出最簡(jiǎn)表達(dá)式。圖7圖8圖8七分析與設(shè)計(jì)15分*電平異步時(shí)序邏輯電路的構(gòu)造框圖如圖8所示。圖中：要求：1根據(jù)給出的鼓勵(lì)函數(shù)和輸出函數(shù)表達(dá)式，填寫表4所示流程表； 表4二次狀態(tài)y2 y1鼓勵(lì)狀態(tài)Y2Y1/輸出Z*2*1=00*2*1=01*2*1=11*2*1=100 00 11 11 02. 判斷以下結(jié)論是否正確，并說(shuō)明理由。 該電路中存在非臨界競(jìng)爭(zhēng)； 該電路中存在臨界競(jìng)爭(zhēng)；3將所得流程表4中的00和01互換，填寫出新的流程表5，試問(wèn)新流程表對(duì)應(yīng)的電路是否存在

7、非臨界競(jìng)爭(zhēng)或臨界競(jìng)爭(zhēng)？ 表5二次狀態(tài)y2 y1鼓勵(lì)狀態(tài)Y2Y1/輸出Z*2*1=00*2*1=01*2*1=11*2*1=100 00 11 11 0八分析與設(shè)計(jì)15分*組合邏輯電路的芯片引腳圖如圖9 所示。圖91分析圖9 所示電路，寫出輸出函數(shù)F1、F2的邏輯表達(dá)式，并說(shuō)明該電路功能。2假定用四路數(shù)據(jù)選擇器實(shí)現(xiàn)圖9 所示電路的邏輯功能，請(qǐng)確定圖10所示邏輯電路中各數(shù)據(jù)輸入端的值，完善邏輯電路。圖103假定用EPROM實(shí)現(xiàn)圖9 所示電路的邏輯功能，請(qǐng)畫(huà)出陣列邏輯圖。數(shù)字電路與邏輯設(shè)計(jì)試卷A參考答案一單項(xiàng)選擇題每題1分，共10分1B ； 2C ； 3D ； 4B ； 5. A ； 6D ； 7D

8、 ； 8A ； 9D ； 10B 。二判斷題判斷各題正誤，正確的在括號(hào)內(nèi)記,錯(cuò)誤的在括號(hào)內(nèi)記,并在劃線處改正。每題2分，共10分1反碼和補(bǔ)碼均可實(shí)現(xiàn)將減法運(yùn)算轉(zhuǎn)化為加法運(yùn)算。 2邏輯函數(shù)則。 3化簡(jiǎn)完全確定狀態(tài)表時(shí)，最大等效類的數(shù)目即最簡(jiǎn)狀態(tài)表中的狀態(tài)數(shù)目。4并行加法器采用先行進(jìn)位并行進(jìn)位的目的是提高運(yùn)算速度。5. 圖2所示是一個(gè)具有一條反應(yīng)回路的電平異步時(shí)序邏輯電路。 ()三多項(xiàng)選擇題(從各題的四個(gè)備選答案中選出兩個(gè)或兩個(gè)以上正確答案，并將其代號(hào)填寫在題后的括號(hào)內(nèi)，每題2分，共10分)1AD； 2ABD； 3AC； 4ABC； 5AC 。四 函數(shù)化簡(jiǎn)題10分 1代數(shù)化簡(jiǎn)4分2卡諾圖化簡(jiǎn)共6分

9、最簡(jiǎn)與-或表達(dá)式為： 3分最簡(jiǎn)或-與表達(dá)式為： 3分五設(shè)計(jì)共15分1填寫表1所示真值表；4分表1 真值表ABCDW*YZABCDW*YZ00000001001000110100010101100111dddddddddddd000000010010001101001000100110101011110011011110111101010110011110001001dddddddddddd2利用卡諾圖，求出輸出函數(shù)最簡(jiǎn)與-或表達(dá)式如下：4分3畫(huà)出用PLA實(shí)現(xiàn)給定功能的陣列邏輯圖如下：5分4假設(shè)采用PROM實(shí)現(xiàn)給定功能,要求PROM的容量為：2分六、分析與設(shè)計(jì)15分寫出該電路鼓勵(lì)函數(shù)和輸出函數(shù)；

10、3分填寫次態(tài)真值表；3分輸入*現(xiàn)態(tài)Q2 Q1鼓勵(lì)函數(shù)J2 K2 J1 K1次態(tài)Q2(n+1)Q1(n+1)輸出Z0000111100011011000110110 1 0 11 0 0 10 1 0 11 0 0 10 1 1 01 0 1 00 1 1 01 0 1 00 01 00 01 00 11 10 11 1010001003填寫如下所示電路狀態(tài)表；3分現(xiàn)態(tài)次態(tài)Q 2 (n+1)Q 1(n+1)輸出Q 2Q 1*=0*=1Z00000100110111100001011101104設(shè)各觸發(fā)器的初態(tài)均為0，根據(jù)給定波形畫(huà)出Q1、Q2和Z的輸出波形。3分5改用T觸發(fā)器作為存儲(chǔ)元件，填寫鼓

11、勵(lì)函數(shù)T2、T1卡諾圖，求出最簡(jiǎn)表達(dá)式。3分最簡(jiǎn)表達(dá)式為：七分析與設(shè)計(jì)15分1根據(jù)給出的鼓勵(lì)函數(shù)和輸出函數(shù)表達(dá)式，填流程表； 5分二次狀態(tài)y2 y1鼓勵(lì)狀態(tài)Y2Y1/輸出Z*2*1=00*2*1=01*2*1=11*2*1=100 000/000/001/000/00 100/000/001/010/01 111/000/011/110/01 011/001/011/110/02. 判斷以下結(jié)論是否正確，并說(shuō)明理由。6分 該電路中存在非臨界競(jìng)爭(zhēng)；正確。因?yàn)樘幵诜€(wěn)定總態(tài)00，11，輸入由00變?yōu)?1或者處在穩(wěn)定總態(tài)11，11，輸入由11變?yōu)?1時(shí)，均引起兩個(gè)狀態(tài)變量同時(shí)改變，會(huì)發(fā)生反應(yīng)回路間的競(jìng)爭(zhēng)，但由于所到達(dá)的列只有一個(gè)穩(wěn)定總態(tài)，所以屬于非臨界競(jìng)爭(zhēng)。 該電路中存在臨界競(jìng)爭(zhēng)；正確。因?yàn)樘幵诜€(wěn)定總態(tài)11，01，輸入由11變?yōu)?0時(shí)，引起兩個(gè)狀態(tài)變量同時(shí)改變，會(huì)發(fā)生反應(yīng)回路間的競(jìng)爭(zhēng)，且由于所到達(dá)的列有兩個(gè)穩(wěn)定總態(tài)，所以屬于非臨界競(jìng)爭(zhēng)。3將所得流程表3中的00和01互換，填寫出新的流程表，試問(wèn)新流程表對(duì)應(yīng)的電路是否存在非臨界競(jìng)爭(zhēng)或臨界競(jìng)爭(zhēng)？4分新的流程表如下：二次狀態(tài)y2 y1鼓勵(lì)狀態(tài)Y2Y1/輸出Z*2*1=00*2*1=01*2*1=11*2*1=100 001/001/000/010/00 101/001/000/001/01 111/001/011