電子電路EDA實(shí)驗(yàn)

1、電子電路EDA實(shí)驗(yàn)實(shí)驗(yàn)?zāi)康暮突疽?電子電路EDA技術(shù)是電子信息工程專業(yè)的一門專業(yè)選修課。它是一門實(shí)踐性很強(qiáng)的課程，所以實(shí)驗(yàn)是不可缺少的重要教學(xué)環(huán)節(jié)。實(shí)驗(yàn)課的目的和基本要求是使學(xué)生了解一種通過軟件的方法來高效地完成硬件設(shè)計(jì)的計(jì)算機(jī)技術(shù)，初步掌握電子電路自頂向下的設(shè)計(jì)方法、EDA設(shè)計(jì)流程及其工具，會用原理圖輸入和硬件描述語言VHDL設(shè)計(jì)邏輯電路及數(shù)子電路小系統(tǒng)。電子電路EDA實(shí)驗(yàn)二、實(shí)驗(yàn)設(shè)備 微型計(jì)算機(jī) EDA實(shí)驗(yàn)箱 ZYE1502C 實(shí)驗(yàn)一 原理圖輸入設(shè)計(jì)組合邏輯電路一、實(shí)驗(yàn)?zāi)康?通過簡單組合邏輯電路的設(shè)計(jì)，初步了解CPLD設(shè)計(jì)的全過程和相關(guān)EDA軟件 MAX+plusII的使用。掌握原理圖

2、輸入的設(shè)計(jì)方法和流程，學(xué)會對實(shí)驗(yàn)開發(fā)系統(tǒng)中的CPLD的編程下載、硬件測試。二、實(shí)驗(yàn)內(nèi)容 1. 用基本的門電路設(shè)計(jì)一個5人表決決電路，參加表決者5人，同意為1，不同意為0，同意者過半數(shù)表決通過，綠指示燈亮，不通過則紅指示燈亮。實(shí)驗(yàn)一 原理圖輸入設(shè)計(jì)組合邏輯電路 2. 按照利用MAX+plusII軟件設(shè)計(jì)數(shù)字電路的流程，完成原理圖輸入、編譯、仿真、引腳鎖定、下載及硬件測試。 3. 實(shí)驗(yàn)連線：5個輸入端D1、D2、D3、D4 、D5所鎖定的CPLD管腳接5個撥位開關(guān)， 2個輸出端信號管腳接相顏色的LED燈。 實(shí)驗(yàn)二 原理圖輸入設(shè)計(jì)時序邏輯電路一、實(shí)驗(yàn)?zāi)康?通過一個四位異步二進(jìn)制加法計(jì)數(shù)器的設(shè)計(jì)，掌握

3、CPLD設(shè)計(jì)的全過程和相關(guān)EDA軟件MAX+plusII的使用。掌握層次化設(shè)計(jì)的方法。二、實(shí)驗(yàn)內(nèi)容 1. 用D觸發(fā)器和門電路設(shè)計(jì)兩位異步二進(jìn)制加法計(jì)數(shù)器，完成原理圖輸入、編譯、仿真和包裝元件入庫。實(shí)驗(yàn)二 原理圖輸入設(shè)計(jì)時序邏輯電路 2. 建立一個更高的原理圖輸入層次，利用以上獲得的兩位異步二進(jìn)制加法計(jì)數(shù)器完成四位異步二進(jìn)制加法計(jì)數(shù)器的設(shè)計(jì)，并完成編譯、仿真、引腳鎖定、下載及硬件測試。 3. 實(shí)驗(yàn)連線：清零端Reset接按鍵開關(guān)，clk時鐘源（clk1Hz），四位輸出D3、D2、D1、D0接四個LED燈。 實(shí)驗(yàn)三 文本輸入設(shè)計(jì)邏輯門電路一、實(shí)驗(yàn)?zāi)康?熟悉MAX+plusII的文本設(shè)計(jì)全過程，掌握

4、簡單邏輯電路的VHDL描述、文本輸入、仿真和硬件下載測試。二、實(shí)驗(yàn)內(nèi)容 1. 使用VHDL中定義的邏輯操作符，設(shè)計(jì)一個能同時實(shí)現(xiàn)與門、或門、與非門、或非門、異或門及反相器的基本門電路。要求輸入端口為A、B 。輸出端口為YANDYOR、YNAND、YNOR、YXOR、YNOT 。 2. 完成文本輸入、編譯、仿真、引腳鎖定、下載及硬件測試。 實(shí)驗(yàn)四 掃描顯示電路的驅(qū)動一、實(shí)驗(yàn)?zāi)康?1. 了解八位七段LED數(shù)碼管掃描顯示的原理。 2. 學(xué)習(xí)同時使用文本輸入和原理圖輸入設(shè)計(jì)數(shù)字電路方法。二、實(shí)驗(yàn)內(nèi)容 1. 使用VHDL的CASE語句，設(shè)計(jì)七段譯碼器程序，并完成文本輸入、編譯、仿真。 實(shí)驗(yàn)四 掃描顯示電

5、路的驅(qū)動 2. 打開圖形編輯窗，從宏功能元件庫中調(diào)出74193，設(shè)計(jì)地址產(chǎn)生器。調(diào)出己設(shè)計(jì)好的七段譯碼器元件，按圖示電路連接，組成掃描顯示電路并完成原理圖輸入、編譯、仿真、引腳鎖定、下載及硬件測試。下載完畢后，數(shù)碼管循環(huán)顯示“F0”。實(shí)驗(yàn)四 掃描顯示電路的驅(qū)動 3. 實(shí)驗(yàn)連線 清零信號RESET所鎖定的管腳接按鍵開關(guān)。 時鐘CLK接時鐘源（F=1Hz左右）。 地址信號SEL2、SEL1、SEL0鎖定的管腳同P37處的連接線孔SEL2、SEL1、SEL0相連。 代表7段碼驅(qū)動信寫A、B、C、D、E、F、G鎖定的管腳同PCLK處的連接線孔A、B、C、D、E、F、G相連。 實(shí)驗(yàn)五 交通燈控制器設(shè)計(jì)一

6、、實(shí)驗(yàn)?zāi)康?了解較復(fù)雜數(shù)字系統(tǒng)的設(shè)計(jì)，學(xué)習(xí)VHDL的多層次設(shè)計(jì)方法。二、實(shí)驗(yàn)內(nèi)容 依據(jù)交通常規(guī)“紅燈停，綠燈行，黃燈提醒”，按表所示要求，完成交通燈控制器的VHDL多層次描述。要求將程序分成幾個基本模塊，首先對基本模塊逐一完成文本輸入、編譯、仿真。然后輸入頂層程序，并完成編譯、仿真、引腳鎖定、下載實(shí)驗(yàn)五 交通燈控制器設(shè)計(jì)附：紅、綠、黃燈和倒計(jì)時顯示器的平面圖實(shí)驗(yàn)六 多波形信號發(fā)生器設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?1. 學(xué)習(xí)用VHDL設(shè)計(jì)波形發(fā)生器的方法，了解CPLD與D/A的接口技術(shù)。 2. 學(xué)習(xí)同時使用文本輸入和原理圖輸入設(shè)計(jì)數(shù)字電路方法。二、實(shí)驗(yàn)內(nèi)容 1. 依據(jù)以下要求完成多波形信號發(fā)生器各單元電路的VHDL設(shè)計(jì)，即完成文本輸入、編譯、仿真。實(shí)驗(yàn)六 多波形信號發(fā)生器設(shè)計(jì)設(shè)計(jì)要求： 輸出信號波形： 正向鋸齒波