（本科）第6章 時(shí)序邏輯電路(1)ppt課件（全）

1、第6章 時(shí)序邏輯電路(1)6.1 概述6.2 時(shí)序邏輯電路的分析方法6.3 若干常用的時(shí)序邏輯電路6.4 時(shí)序邏輯電路的設(shè)計(jì)方法*6.5 時(shí)序邏輯電路的競(jìng)爭(zhēng)-冒險(xiǎn)*6.6 時(shí)序邏輯電路仿真實(shí)例6 時(shí)序邏輯電路6.1 概 述邏輯電路可分為 兩大類(lèi)：1、組合電路：2、時(shí)序電路：由若干邏輯門(mén)組成，電路不具記憶能力。電路的輸出僅僅與當(dāng)時(shí)的輸入有關(guān)。存儲(chǔ)電路，因而具有記憶能力。 電路的輸出不僅與當(dāng)時(shí)的輸入有關(guān)，而且還與電路原來(lái)的狀態(tài)有關(guān)。組合電路+觸發(fā)器時(shí)序邏輯電路是數(shù)字邏輯電路的重要組成部分。延遲元件或觸發(fā)器電路結(jié)構(gòu)上包含存儲(chǔ)電路和組合電路；存儲(chǔ)器狀態(tài)和輸入變量共同決定輸出。例：串行加法器，兩個(gè)多位數(shù)

2、從低位到高位逐位相加。3. 時(shí)序電路的一般結(jié)構(gòu)形式如下：輸 入 信 號(hào)輸 出 信 號(hào)存 儲(chǔ) 電 路 的 輸 入輸 出 狀 態(tài)觸發(fā)器狀 態(tài)輸 出 觸發(fā)器的控制 輸 入邏輯電路中存在反饋，時(shí)序電路的輸出由 電路的輸入和電路原來(lái)的狀態(tài)共同決定。本章只討論由觸發(fā)器構(gòu)成存儲(chǔ)電路的時(shí)序電路4. 邏輯關(guān)系方程：X(X1，Xi)Q(Q1，Qr)Y(Y1，Yr)Z(Z1，Zj)各信號(hào)之間的邏輯關(guān)系：5. 時(shí)序邏輯電路的分類(lèi)（1）、從控制時(shí)序狀態(tài)的脈沖源來(lái)分：時(shí)序電路同步異步同步的速度高于異步，但結(jié)構(gòu)一般比后者復(fù)雜。（2）、從輸出信號(hào)的特點(diǎn)分：同步時(shí)序電路穆?tīng)枺∕oore)型：米里（Melay）型：Y = F1

3、X , Q Y = F1 Q 6.2 時(shí)序邏輯電路的分析方法時(shí)序電路的分析一般步驟1根據(jù)給定的時(shí)序電路圖寫(xiě)出下列各邏輯方程式：（1）各觸發(fā)器的時(shí)鐘方程。（2）各觸發(fā)器的驅(qū)動(dòng)方程。（3）時(shí)序電路的輸出方程。2將驅(qū)動(dòng)方程代入相應(yīng)觸發(fā)器的特性方程，求得次態(tài)方程，也就是時(shí)序邏輯電路的狀態(tài)方程。3據(jù)狀態(tài)方程和輸出方程，列出狀態(tài)表，畫(huà)狀態(tài)圖或時(shí)序圖。4根據(jù)電路的狀態(tài)表或狀態(tài)圖說(shuō)明邏輯功能。6.2.1 同步時(shí)序電路的分析方法【例6.2.1】試分析圖示的時(shí)序邏輯電路解：從圖中可以看到，三個(gè)觸發(fā)器共用一個(gè)時(shí)鐘脈沖CP，是同步時(shí)序邏輯電路，所以各觸發(fā)器的時(shí)鐘方程可以不寫(xiě)。（1）寫(xiě)出驅(qū)動(dòng)方程： （2）根據(jù)所用觸發(fā)器

4、的特性方程，求出各觸發(fā)器輸出端的狀態(tài)方程（3）由狀態(tài)方程確定各觸發(fā)器狀態(tài)的變化情況1）狀態(tài)轉(zhuǎn)換表2）狀態(tài)轉(zhuǎn)換圖3）時(shí)序圖（4）說(shuō)明時(shí)序電路的邏輯功能本例由時(shí)序圖最易看出電路的邏輯功能：電路進(jìn)行循環(huán)后，同一個(gè)時(shí)間只有一個(gè)觸發(fā)器的輸出為1，其脈沖寬度為一個(gè)CLK周期。這種電路稱(chēng)為脈沖分配器或稱(chēng)為節(jié)拍脈沖發(fā)生器。 例：時(shí)序邏輯電路如圖所示，試分析其邏輯功能。解（1）驅(qū)動(dòng)方程狀態(tài)方程輸出方程（2）狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換圖（3）分析由狀態(tài)轉(zhuǎn)化圖可以看出，電路可以作為可控計(jì)數(shù)器使用。當(dāng) A=0 時(shí)是一個(gè)加法計(jì)數(shù)器，在時(shí)鐘信號(hào)連續(xù)作用下，Q2Q1 的數(shù)值從00到11遞增。如果從Q2Q1 狀態(tài)開(kāi)始加入時(shí)鐘信號(hào)，

5、則Q2Q1 的數(shù)值可以表示輸入的時(shí)鐘脈沖數(shù)目。當(dāng) A=1時(shí)是一個(gè)減法計(jì)數(shù)器，在連續(xù)加入時(shí)鐘脈沖時(shí)，Q2Q1的數(shù)值是從11到00遞減的。例：（4）畫(huà)出狀態(tài)轉(zhuǎn)換圖（5）分析從電路的狀態(tài)轉(zhuǎn)換圖可知：此電路的邏輯功能是模為7加1的計(jì)數(shù)器。 000110七個(gè)狀態(tài)構(gòu)成循環(huán)，稱(chēng)為有效循環(huán)?！?11”位于有效循環(huán)之外，稱(chēng)為無(wú)效狀態(tài)。如果無(wú)效狀態(tài)在若干個(gè)CLK作用后，最終能進(jìn)入有效循環(huán)。具有這種特點(diǎn)的時(shí)序電路稱(chēng)為能夠自行啟動(dòng)的時(shí)序電路。故該電路具有自啟動(dòng)能力。例 分析圖示同步時(shí)序電路的邏輯功能。解 （1） 求輸出方程和驅(qū)動(dòng)方程（2）求狀態(tài)方程（3）列狀態(tài)轉(zhuǎn)換表， 畫(huà)狀態(tài)轉(zhuǎn)換圖001、010、100形成閉合回路，

6、在電路正常工作時(shí)，電路狀態(tài)總是按照回路中箭頭方向循環(huán)變化，因此這三個(gè)狀態(tài)為有效序列，稱(chēng)它們?yōu)橛行顟B(tài)，其余5個(gè)狀態(tài)為無(wú)效狀態(tài)。（4）畫(huà)時(shí)序圖各觸發(fā)器Q端輪流出現(xiàn)寬度為一個(gè)CLK周期的脈沖（1TCLK），循環(huán)周期為3TCLK。電路把寬度為1TCLK的脈沖依次分配給 Q0、Q1、Q2 。（5）分析從以上分析可以看出，該電路是一個(gè)脈沖分配器（節(jié)拍脈沖產(chǎn)生器）。由狀態(tài)圖和波形圖可以看出，該電路每經(jīng)過(guò)三個(gè)時(shí)鐘周期循環(huán)一次。電路由于某種原因進(jìn)入無(wú)效狀態(tài)時(shí)， 在CLK脈沖作用后，電路能自動(dòng)回到有效序列，該電路具有自啟動(dòng)能力。* 6.2.2 異步時(shí)序邏輯電路的分析方法 特點(diǎn)：各觸發(fā)器無(wú)統(tǒng)一時(shí)鐘脈沖，只有加到C

7、LK端信號(hào)有效時(shí)，才可能改變狀態(tài)，否則保持原狀態(tài)。因此，在考慮各觸發(fā)器狀態(tài)轉(zhuǎn)換時(shí)，除考慮驅(qū)動(dòng)信號(hào)的情況外，還必須考慮其CLK端的情況。計(jì)數(shù)器 寄存器 順序脈沖發(fā)生器 序列信號(hào)發(fā)生器 6.3 若干常用的時(shí)序邏輯電路 寄存器是計(jì)算機(jī)和其他數(shù)字系統(tǒng)中用來(lái)存儲(chǔ)二進(jìn)制代碼的電路。它的主要組成部分是觸發(fā)器。 一個(gè)觸發(fā)器能存儲(chǔ)1位二進(jìn)制代碼，與門(mén)電路一樣，觸發(fā)器是構(gòu)成復(fù)雜數(shù)字系統(tǒng)的一種基本邏輯單元，屬于SSI電路的范疇。要存儲(chǔ) n 位二進(jìn)制代碼，就需要用 n 個(gè)觸發(fā)器，所以寄存器實(shí)際上是若干觸發(fā)器的集合。觸發(fā)器的典型應(yīng)用可構(gòu)建寄存器、移位寄存器和計(jì)數(shù)器等時(shí)序邏輯電路模塊。6.3.1 寄存器和移位寄存器 按照

8、功能的不同，可將寄存器分為基本寄存器和移位寄存器兩大類(lèi)?；炯拇嫫髦荒懿⑿兴腿霐?shù)據(jù)，需要時(shí)也只能并行輸出。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)既可以并行輸入、并行輸出，也可以串行輸入、串行輸出，還可以并行輸入、串行輸出，串行輸入、并行輸出，十分靈活，用途也很廣。74LS175電平觸發(fā)的D觸發(fā)器組成的4位集成寄存器D0 D3數(shù)據(jù)輸入端， CLK高電平期間，Q隨D改變，數(shù)據(jù)并行存入寄存器。無(wú)論寄存器中原來(lái)的內(nèi)容是什么，只要送數(shù)控制時(shí)鐘脈沖CLK高電平期間，加在并行數(shù)據(jù)輸入端的數(shù)據(jù)D0D3，就立即被送入進(jìn)寄存器中，即有：74HC175CMOS邊沿觸發(fā)器組成的4位集成寄存器

9、移位寄存器是既能寄存數(shù)碼，又能在時(shí)鐘脈沖的作用下使數(shù)碼向高位或向低位移動(dòng)的邏輯功能部件。按移動(dòng)方式分單向移位寄存器雙向移位寄存器左移位寄存器移位寄存器的邏輯功能分類(lèi)移位寄存器右移位寄存器 （也可用JK觸發(fā)器） 單向移位寄存器右移、串入/串出、并出（D觸發(fā)器組成4位右移寄存器）不但可以寄存數(shù)碼，而且在移位脈沖作用下，寄存器中的數(shù)碼可根據(jù)需要向左或向右移動(dòng)1位。結(jié)構(gòu)特點(diǎn)：左邊觸發(fā)器的輸出端接右鄰觸發(fā)器的輸入端。初始狀態(tài)0000， 依次送入 1011。 1 1 0 1 1 0 1 0 0 1 0 0 1 0 0 0 0 0 0 0 4個(gè)CP后， “1011”，串行送入寄存器，并行輸出；再經(jīng)過(guò)4個(gè)CP

10、，串行輸出。這種方式稱(chēng)為串行輸入方式。FF0 FF1 FF2 FF31CP 后 12CP 后 03CP 后 14CP 后 11011 再經(jīng)過(guò)4個(gè)CP后，從DI 端串行輸入的數(shù)據(jù)從DO 端串行輸出。 串入串出 經(jīng)過(guò)4個(gè)CP作用后，從DI 端串行輸入的數(shù)據(jù)從Q0 Q1 Q2 Q3并行輸出。 串入并出1011高位向低位移，高入低出單向移位寄存器具有以下主要特點(diǎn)：（1）單向移位寄存器中的數(shù)碼，在CLK脈沖操作下，可以依次右移或左移。（3）若串行輸入端狀態(tài)為0，則n個(gè)CLK脈沖后，寄存器便被清零。（2）n位單向移位寄存器可以寄存n位二進(jìn)制代碼。n個(gè)CLK 脈沖即可完成串行輸入工作，此后可從Q0Qn-1端

11、獲得并行的n位二進(jìn)制數(shù)碼，再用n個(gè)CLK脈沖又可實(shí)現(xiàn)串行輸出操作。74LS 194A具有左/右移，并行輸入，保持，異步置零等功能。 2. 雙向移位寄存器 RDS1S0工作狀態(tài)0XX置零100保持101右移110左移111并行輸入 74LS194A為四位雙向移位寄存器 Q0和Q3分別是左移和右移時(shí)的串行輸出端，Q0、Q1、Q2和Q3為并行輸出端。 DIL 和DIR分別是左移和右移串行輸入。D0、D1、D2和D3是并行輸入端。擴(kuò)展應(yīng)用（4位 8位）用兩片74LS194A接成8位雙向移位寄存器Q0和Q3分別是左移和右移時(shí)的串行輸出端，DIL 和DIR分別是左移和右移串行輸入。 Q3 接DIR ，Q0

12、 接DIL ， S1、S0、CLK和 分別并聯(lián)。RD應(yīng) 用 例1 完成算術(shù)運(yùn)算0010 0100，相當(dāng)于2; 0010 1000，相當(dāng)于4 ; 以此類(lèi)推用左移、右移實(shí)現(xiàn)2，2運(yùn)算。如 (0010) 2 = 210例2 時(shí)序脈沖產(chǎn)生器。電路如圖所示。畫(huà)出 Q0-Q3波形，分析邏輯功能。解：開(kāi)始啟動(dòng)，信號(hào)為0，S1=1此時(shí)S0=1，則194工作在“并入并出”狀態(tài)，Q0-Q3=0111 啟動(dòng)信號(hào)撤除后為1，所以S1S0=01，則194工作在“右移”狀態(tài)。DIR=Q3，故循環(huán)移位。因?yàn)镼0-Q3總有一個(gè)為0， S1一直為0，不斷右移。繪出波形圖如下：由波形圖可知，寄存器按固定的時(shí)序，輸出低電平脈沖，所

13、以稱(chēng)為時(shí)序脈沖產(chǎn)生器。其一個(gè)周期為四個(gè)脈沖，也稱(chēng)四相時(shí)序脈沖產(chǎn)生器。0 1 1 11 0 1 11 1 0 11 1 1 00 1 1 1例3：雙向移位寄存器74LS194A組成節(jié)日彩燈控制電路Q(chēng)0 Q1 Q2 Q3 DIR D0 D1 D2 D3 DIL CRS1S0CP74LS194A+5V+5VS1=0,S0=1右移控制Q0 Q1 Q2 Q3 DIR D0 D1 D2 D3 DIL CRS1S0CP74LS194A+5V1CP1秒Q=0時(shí)LED亮清0按鍵1k二極管發(fā)光LED例4:分析電路的邏輯功能，指出在S1、S0狀態(tài)作用下，t4時(shí)刻后Y與兩組輸入的二進(jìn)制數(shù)MN在數(shù)值上的關(guān)系。RDS1S

14、0工作狀態(tài)0XX置零100保持101右移110左移111并行輸入解：該電路由2片4位加法器283和4片移位寄存器194（各8位）組成，是將兩個(gè)8位寄存器里的內(nèi)容相加的運(yùn)算電路。t1:并行輸入t2:M、N右移t4:M右移兩位結(jié)果：Y=8M+2N6.3 .2 計(jì)數(shù)器1、計(jì)數(shù)器的定義2、 計(jì)數(shù)器的分類(lèi)二、 異步計(jì)數(shù)器一、 同步計(jì)數(shù)器三、任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法四、 移位寄存器型計(jì)數(shù)器N進(jìn)制計(jì)數(shù)器：逢N進(jìn)1。即經(jīng)過(guò)N個(gè)脈沖后又回到原狀態(tài)一、 同步計(jì)數(shù)器 在同步計(jì)數(shù)器中，各個(gè)觸發(fā)器都受同一時(shí)鐘脈沖輸入計(jì)數(shù)脈沖的控制，因此，它們狀態(tài)的更新幾乎是同時(shí)的，故被稱(chēng)為 “ 同步計(jì)數(shù)器 ”。 目前生產(chǎn)的同步計(jì)數(shù)器芯

15、片基本上分為二進(jìn)制和十進(jìn)制兩種。1）同步二進(jìn)制加法計(jì)數(shù)器1.同步二進(jìn)制計(jì)數(shù)器同步計(jì)數(shù)器通常用T觸發(fā)器構(gòu)成。一般用JK觸發(fā)器做T觸發(fā)器。（保持翻轉(zhuǎn),T,低位Q=1，進(jìn)位，接JK=1）4位同步二進(jìn)制加法計(jì)數(shù)器74161基本電路圖驅(qū)動(dòng)方程、狀態(tài)方程、輸出方程如下：狀態(tài)轉(zhuǎn)換圖：每輸入16個(gè)計(jì)數(shù)脈沖計(jì)數(shù)器工作一個(gè)循環(huán)，并在輸出端C產(chǎn)生一個(gè)進(jìn)位輸出信號(hào)，故電路稱(chēng)為16進(jìn)制計(jì)數(shù)器。容量15，模16。時(shí)序圖：由時(shí)序圖：若計(jì)數(shù)輸入脈沖的頻率為f0，則Q0、Q1、Q2、Q3輸出脈沖的頻率依次為二分之一、四分之一、八分之一、十六分之一，故稱(chēng)為分頻器。器件實(shí)例：74161（中規(guī)模集成4位同步二進(jìn)制計(jì)數(shù)器）功能：計(jì)數(shù)、

16、預(yù)置數(shù)、保持、異步清零LD預(yù)置數(shù)控制端D0D3：數(shù)據(jù)輸入端C：進(jìn)位輸出端RD異步置零端EP、ET：工作狀態(tài)控制端。器件實(shí)例：74161工作狀態(tài)X0XXX置 0（異步）10XX預(yù)置數(shù)（同步）X1101保持（包括C）X11X0保持（C=0）1111計(jì)數(shù)LD預(yù)置數(shù)控制端D0D3：數(shù)據(jù)輸入端C：進(jìn)位輸出端RD異步置零端EP、ET：工作狀態(tài)控制端2）同步二進(jìn)制減法計(jì)數(shù)器3）同步加減計(jì)數(shù)器 將加法計(jì)數(shù)器和減法計(jì)數(shù)器合并起來(lái)，并引入一加/減控制信號(hào)便構(gòu)成二進(jìn)制同步可逆計(jì)數(shù)器。a.單時(shí)鐘方式： 器件實(shí)例：74LS191工作狀態(tài)X11X保持XX0X預(yù)置數(shù)(異步)010加計(jì)數(shù)011減計(jì)數(shù)b.雙時(shí)鐘方式 器件實(shí)例：

17、74LS193同步二進(jìn)制加法計(jì)數(shù)器的典型芯片是74161、74LS161、74LS162、74LS163。單時(shí)鐘同步十六進(jìn)制可逆計(jì)數(shù)器的典型芯片是74LS191。 實(shí)現(xiàn)加法計(jì)數(shù)， 實(shí)現(xiàn)減法計(jì)數(shù)。雙時(shí)鐘同步十進(jìn)制可逆計(jì)數(shù)器的典型芯片是74LS193。2. 同步十進(jìn)制計(jì)數(shù)器1）加法計(jì)數(shù)器基本原理：在四位二進(jìn)制計(jì)數(shù)器基礎(chǔ)上修改，當(dāng)計(jì)到1001時(shí)，則下一個(gè)CLK電路狀態(tài)回到0000。驅(qū)動(dòng)方程：上式帶入T觸發(fā)器特性方程得狀態(tài)方程：由狀態(tài)方程畫(huà)狀態(tài)轉(zhuǎn)換表及狀態(tài)轉(zhuǎn)換圖能自啟動(dòng)器件實(shí)例：74 160 器件實(shí)例：74 160（與74161功能表相同，僅是十進(jìn)制與十六進(jìn)制的區(qū)別）工作狀態(tài)X0XXX置 0（異步）1

18、0XX預(yù)置數(shù)（同步）X1101保持（包括C）X11X0保持（C=0）1111計(jì)數(shù) 2)減法計(jì)數(shù)器 基本原理：對(duì)二進(jìn)制減法計(jì)數(shù)器進(jìn)行修改，在0000時(shí)減“1”后跳變?yōu)?001，然后按二進(jìn)制減法計(jì)數(shù)就行了。能自啟動(dòng)由驅(qū)動(dòng)方程帶入T觸發(fā)器特性方程得狀態(tài)方程、畫(huà)狀態(tài)轉(zhuǎn)換表及狀態(tài)轉(zhuǎn)換圖：3)十進(jìn)制可逆計(jì)數(shù)器基本原理一致，電路只用到00001001的十個(gè)狀態(tài) 。實(shí)例器件：?jiǎn)螘r(shí)鐘：74190, 74168雙時(shí)鐘：74192同步十進(jìn)制加法計(jì)數(shù)器的典型芯片是74LS160。它的管腳同74LS161（16進(jìn)制），功能表也同74LS161的功能表。同步十進(jìn)制減法計(jì)數(shù)器的典型芯片是CC14522。單時(shí)鐘同步十進(jìn)制可逆

19、計(jì)數(shù)器的典型芯片是74LS190。 實(shí)現(xiàn)加法計(jì)數(shù)， 實(shí)現(xiàn)減法計(jì)數(shù)。雙時(shí)鐘同步十進(jìn)制可逆計(jì)數(shù)器的典型芯片是74LS192和CC40192。說(shuō)明計(jì)數(shù)器計(jì)數(shù)之前應(yīng)清零。但初始數(shù)據(jù)可人為置入。N個(gè)觸發(fā)器具有2n個(gè)狀態(tài)，稱(chēng)為以2n為模的計(jì)數(shù)器（或模2n計(jì)數(shù)器），其計(jì)數(shù)容量為2n-1。二. 異步計(jì)數(shù)器1. 二進(jìn)制計(jì)數(shù)器異步二進(jìn)制加法計(jì)數(shù)器Q0 Q1 Q20 0 01 0 00 1 01 1 00 0 11 0 10 1 1 1 10 0 0分析可見(jiàn)：由T觸發(fā)器即可構(gòu)成異步計(jì)數(shù)器 按二進(jìn)制加法規(guī)則，如觸發(fā)器狀態(tài)已經(jīng)為1，則再有時(shí)鐘信號(hào)到來(lái)時(shí)，狀態(tài)應(yīng)回0，并向高位送出進(jìn)位信號(hào)（以使下一個(gè)觸發(fā)器狀態(tài)翻轉(zhuǎn)）。所以

20、，由下降沿觸發(fā)的觸發(fā)器構(gòu)成一位計(jì)數(shù)器其進(jìn)位信號(hào)是Q 。 按照二進(jìn)制加法規(guī)則，如果觸發(fā)器狀態(tài)已經(jīng)為1，則再有時(shí)鐘信號(hào)到來(lái)時(shí)，狀態(tài)應(yīng)回0，并向高位送出進(jìn)位信號(hào)（以使下一個(gè)觸發(fā)器狀態(tài)翻轉(zhuǎn)）。所以，由上升沿觸發(fā)的觸發(fā)器構(gòu)成一位計(jì)數(shù)器其進(jìn)位信號(hào)是Q 。Q3 Q2 Q1 Q00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 0Q3 Q2 Q1 Q00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 0異步二進(jìn)制減法計(jì)數(shù)器Q0 Q1 Q20 0 01 1 10 1 11 0 10 0 11 1 00 1 0 0 00

21、0 0Q0 Q1 Q20 0 01 1 10 1 11 0 10 0 11 1 00 1 0 0 00 0 02.異步十進(jìn)制加法計(jì)數(shù)器 原理：在4位二進(jìn)制異步加法計(jì)數(shù)器上修改而成，要跳過(guò)1010 1111這六個(gè)狀態(tài)。從0000開(kāi)始計(jì)數(shù)，輸入第八個(gè)脈沖前，F(xiàn)F0、FF1、FF2的J和K為1，當(dāng)?shù)诎藗€(gè)計(jì)數(shù)脈沖輸入時(shí)，由于J3=K3=1，所以Q0下降沿到后，F(xiàn)F3由0變1。同時(shí)，J1變0。 第九個(gè)計(jì)數(shù)脈沖輸入后，變?yōu)?001。第十個(gè)計(jì)數(shù)脈沖輸入后， FF0翻成0，同時(shí)Q0的下降沿使FF3置0，于是電路從1001返回到0000，跳過(guò)了10101111的六個(gè)狀態(tài)。成為異步十進(jìn)制加法計(jì)數(shù)器。器件實(shí)例：二五

22、十進(jìn)制異步計(jì)數(shù)器74LS290三、任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法 用已有的N進(jìn)制芯片，組成M進(jìn)制計(jì)數(shù)器，是常用的方法。N進(jìn)制M進(jìn)制？1. N M原理：計(jì)數(shù)循環(huán)過(guò)程中設(shè)法跳過(guò)NM個(gè)狀態(tài)。具體方法：置零法 置數(shù)法例：將十進(jìn)制的74160接成六進(jìn)制計(jì)數(shù)器異步置零法工作狀態(tài)X0XXX置 0（異步）10XX預(yù)置數(shù)（同步）X1101保持（包括C）X11X0保持（C=0）1111計(jì)數(shù)暫態(tài)異步置零法暫態(tài)異步置零法暫態(tài)SR鎖存器SR雖然G1輸出的低電平信號(hào)隨之消失，但SR鎖存器的狀態(tài)仍保持不變，因而計(jì)數(shù)器的置零信號(hào)得以維持。置數(shù)法（同步） (a)置入0000 (b)置入1001 9 4 0 5置數(shù)法（同步）置數(shù)法是同

23、步的，即LD=0以后，還要等下一個(gè)CLK信號(hào)到來(lái)時(shí)才置入數(shù)據(jù)，而這時(shí)LD=0的信號(hào)已穩(wěn)定的建立了，所以不存在異步置零法中因置零信號(hào)持續(xù)時(shí)間短而可靠性不高的問(wèn)題。例：用同步10進(jìn)制加法計(jì)數(shù)器74160設(shè)計(jì)的計(jì)數(shù)器是幾進(jìn)制？畫(huà)出狀態(tài)轉(zhuǎn)換圖，并用使預(yù)置數(shù)為零的方法重新設(shè)計(jì)相同進(jìn)制的計(jì)數(shù)器。 六進(jìn)制 （2）MNM可分解N1和N2間的連接有兩種方式：a.并行進(jìn)位方式：用同一個(gè)CLK，低位片的進(jìn)位輸出作為高位片的計(jì)數(shù)控制信號(hào)（如74160的EP和ET）b. 串行進(jìn)位方式：低位片的進(jìn)位輸出作為高位片的CLK，兩片始終同時(shí)處于計(jì)數(shù)狀態(tài)例：用74160接成一百進(jìn)制。并行進(jìn)位法串行進(jìn)位法低位片的進(jìn)位信號(hào)作為高位片

24、的使能信號(hào)。構(gòu)成同步計(jì)數(shù)器（同步級(jí)聯(lián)）低位片的進(jìn)位信號(hào)作為高位片的時(shí)鐘脈沖。構(gòu)成異步計(jì)數(shù)器（異步級(jí)聯(lián)）M不可分解采用整體置零和整體置數(shù)法：先用兩片接成 M M 的計(jì)數(shù)器，然后再采用置零或置數(shù)的方法。例：用74160接成二十九進(jìn)制整體置零（異步）整體置數(shù)（同步）四、移位寄存器型計(jì)數(shù)器1. 環(huán)形計(jì)數(shù)器1）電路不能自啟動(dòng)。 2）電路狀態(tài)利用率很低。Q0Q1Q2Q3=10002. 扭環(huán)形計(jì)數(shù)器為實(shí)現(xiàn)自啟動(dòng)或提高電路狀態(tài)利用率，電路稍加修改注意：1）電路能否自啟動(dòng)。 2）電路狀態(tài)利用率是否高。 3）電路狀態(tài)譯碼時(shí)要避免競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象（電路狀態(tài)轉(zhuǎn)換時(shí)只有 一位觸發(fā)器改變狀態(tài)）。*6.3 .3 順序脈沖發(fā)生器

25、例 計(jì)數(shù)器+譯碼器順序節(jié)拍脈沖發(fā)生器*6.3 .4 序列信號(hào)發(fā)生器本節(jié)小結(jié)1、寄存器和移位寄存器（左移、右移、可逆）2、中規(guī)模集成（移位）寄存器（74LS194A，清零、保持、移位、置數(shù)）（實(shí)現(xiàn)數(shù)值算術(shù)和數(shù)據(jù)處理、環(huán)形計(jì)數(shù)器、扭環(huán)形計(jì)數(shù)器等）3、計(jì)數(shù)器（對(duì)時(shí)鐘脈沖加、減、可逆）4、中規(guī)模集成計(jì)數(shù)器（74160，74LS161，74LS290） （計(jì)數(shù)、分頻、定時(shí)、計(jì)時(shí)和脈沖節(jié)拍產(chǎn)生器等） （NM置零法和置數(shù)法， NM串/并行進(jìn)位方式、整體置零法、整體置數(shù)法 ）、順序脈沖發(fā)生器、序列信號(hào)發(fā)生器等6.4 時(shí)序邏輯電路的設(shè)計(jì)方法6.4.1 同步時(shí)序邏輯電路的設(shè)計(jì)方法例: 用D觸發(fā)器設(shè)計(jì)一個(gè)模七同步加

26、法計(jì)數(shù)器。 解： 本例屬于給定狀態(tài)時(shí)序電路設(shè)計(jì)問(wèn)題。 列狀態(tài)表。 根據(jù)題意，該時(shí)序電路有三個(gè)狀態(tài)變量。設(shè)狀態(tài)變量為Q2、 Q1、Q0，可作出二進(jìn)制狀態(tài)表如下表所示，它是一個(gè)非完全描述時(shí)序電路的設(shè)計(jì)。 狀態(tài)轉(zhuǎn)換表 確定激勵(lì)函數(shù)和輸出函數(shù)。 由狀態(tài)表分別畫(huà)出Q2、Q1、Q0的次態(tài)卡諾圖如下圖 (a)、(b)、 (c)所示。 次態(tài)卡諾圖 狀態(tài)轉(zhuǎn)換表 當(dāng)使用D觸發(fā)器實(shí)現(xiàn)時(shí)序電路時(shí)，由于D觸發(fā)器的特征方程為Q*=D，因此，可從次態(tài)卡諾圖直接求出D觸發(fā)器的激勵(lì)方程： 自啟動(dòng)檢查。觀(guān)察次態(tài)卡諾圖激勵(lì)函數(shù)的圈法，多余狀態(tài)111的新?tīng)顟B(tài)為100，電路的狀態(tài)圖如圖所示，該電路具有自啟動(dòng)能力。 狀態(tài)轉(zhuǎn)換圖 畫(huà)邏輯圖

27、。 例 設(shè)計(jì)一個(gè)串行數(shù)據(jù)檢測(cè)器。對(duì)它的要求是：連續(xù)輸入3個(gè)或3個(gè)以上的1時(shí)，輸出為1，其它輸入情況下輸出為0。解：首先進(jìn)行邏輯抽象，畫(huà)出狀態(tài)轉(zhuǎn)換圖。 取輸入數(shù)據(jù)為輸入變量，用X表示；取檢測(cè)結(jié)果為輸出變量，用Y表示。 設(shè)電路在沒(méi)有輸入1以前的狀態(tài)為S0，輸入一個(gè)1以后的狀態(tài)為S1 ，連續(xù)輸入兩個(gè)1以后的狀態(tài)為S2 ，連續(xù)輸入三個(gè)或三個(gè)以上的1以后的狀態(tài)為S3 。若以S表示電路的現(xiàn)態(tài)，以S*表示電路的次態(tài)，可得到如下的狀態(tài)轉(zhuǎn)換圖和狀態(tài)轉(zhuǎn)換表。 sn s*/YXs0s1s2s30S0/0S0/0S0/0S0/01S1/0S2/0S3/1S3/1狀態(tài)轉(zhuǎn)換表 s0s0s1s2s30/0 0/0 0/0

28、0/0 1/0 1/0 1/1 1/1 狀態(tài)轉(zhuǎn)換圖0/0 1/0 化簡(jiǎn)后的狀態(tài)轉(zhuǎn)換圖s2s10/0 0/0 1/0 1/1 狀態(tài)等價(jià)：同樣的輸入下有同樣的輸出和次態(tài) 可見(jiàn)，電路的狀態(tài)M=3，應(yīng)取觸發(fā)器數(shù)目為n=2。如果取觸發(fā)器狀態(tài)Q1Q0的00、01和10分別代表S0 、 S1和S2 ，并選定JK觸發(fā)器組成這個(gè)檢測(cè)電路，則可以從狀態(tài)轉(zhuǎn)換圖畫(huà)出電路次態(tài)和輸出的卡諾圖如圖所示。從而可得輸出方程和狀態(tài)方程。 sn s*/YXs0s1s2s30S0/0S0/0S0/0S0/01S1/0S2/0S3/1S3/1狀態(tài)轉(zhuǎn)換表 sn s*/YXs0s1s2s30S0/0S0/0S0/0S0/01S1/0S2/

29、0S3/1S3/1狀態(tài)轉(zhuǎn)換表 00/000/0XX/X00/001/010/0XX/X10/1卡諾圖 （ Q1* Q0* /Y）000011110X1Q1nQ0n00、01和10分別代表S0 、 S1和S2 四、選用JK觸發(fā)器，求方程組五、畫(huà)邏輯圖六、檢查電路能否自啟動(dòng)將狀態(tài)“11” 代入狀態(tài)方程和輸出方程，分別求X=0/1下的次態(tài)和現(xiàn)態(tài)下的輸出，得到：能自啟動(dòng)6.4.2 時(shí)序邏輯電路的自啟動(dòng)設(shè)計(jì)例: 用JK觸發(fā)器設(shè)計(jì)一個(gè)五進(jìn)制同步計(jì)數(shù)器，要求狀態(tài)轉(zhuǎn)換關(guān)系為000 001 011 101 110 解：本例屬于給定狀態(tài)時(shí)序電路設(shè)計(jì)問(wèn)題。 根據(jù)題意，該時(shí)序電路有三個(gè)狀態(tài)變量，設(shè)狀態(tài)變量為Q2、Q1

30、、Q0，可作出二進(jìn)制狀態(tài)表如下表所示。是非完全描述時(shí)序電路。 狀態(tài)轉(zhuǎn)換表 狀態(tài)轉(zhuǎn)換圖 列狀態(tài)表。 卡諾圖 確定激勵(lì)函數(shù)和輸出函數(shù)。 狀態(tài)轉(zhuǎn)換表由次態(tài)卡諾圖求出其狀態(tài)方程和激勵(lì)方程如下： 自啟動(dòng)檢查。 根據(jù)以上狀態(tài)方程，檢查多余狀態(tài)的轉(zhuǎn)移情況如下表所示，其完整的狀態(tài)圖如下圖所示。 多余狀態(tài)轉(zhuǎn)換表 完整的狀態(tài)轉(zhuǎn)換圖可見(jiàn)，該電路一旦進(jìn)入狀態(tài)100，就不能進(jìn)入計(jì)數(shù)主循環(huán)，因而該電路不能實(shí)現(xiàn)自啟動(dòng)，需要修改設(shè)計(jì)。 在非完全描述時(shí)序電路中,由于存在無(wú)效狀態(tài)，使得在激勵(lì)函數(shù)的獲取過(guò)程中出現(xiàn)了任意項(xiàng)。在求取激勵(lì)函數(shù)時(shí)，如果某任意項(xiàng)被圈入，則該任意項(xiàng)被確認(rèn)為1，否則被確認(rèn)為0。 由于圈法的隨意性，故無(wú)效狀態(tài)轉(zhuǎn)移

31、可能出現(xiàn)死循環(huán)而使電路不能自啟動(dòng)。當(dāng)電路不能自啟動(dòng)時(shí)，解決的方法有多種。 第一種方法，將原來(lái)的非完全描述時(shí)序電路中沒(méi)有描述的狀態(tài)的轉(zhuǎn)移情況加以定義，使其成為完全描述時(shí)序電路。如將狀態(tài)表中的無(wú)效狀態(tài)的轉(zhuǎn)移方向均定義為000，則可得到一個(gè)完全描述時(shí)序電路的狀態(tài)表如下表所示。這種方法由于失去了任意項(xiàng)，會(huì)增加電路設(shè)計(jì)的復(fù)雜程度。 狀態(tài)轉(zhuǎn)換表（修改） 第二種方法，改變?cè)瓉?lái)的圈法。如果盲目地改變所有激勵(lì)函數(shù)的圈法，則其工作量大，效果差。若在分析觀(guān)察的基礎(chǔ)上改變某激勵(lì)函數(shù)的圈法，則能獲得較滿(mǎn)意的效果。現(xiàn)對(duì)(c)的圈法作修改，新的圈法如圖所示。修整后圈法 由新圈法得 由分析可以看出，新圈法克服了死循環(huán)，也不增

32、加激勵(lì)函數(shù)的復(fù)雜程度。 重新檢查多余狀態(tài)轉(zhuǎn)移情況如下表所示，狀態(tài)如圖所示，可以看到該電路具有自啟動(dòng)能力。多余狀態(tài)轉(zhuǎn)移表 新?tīng)顟B(tài)轉(zhuǎn)換圖 畫(huà)邏輯圖。 *6.4.3異步時(shí)序邏輯電路的設(shè)計(jì)方法由于異步時(shí)序電路中各觸發(fā)器的時(shí)鐘脈沖不統(tǒng)一。因此設(shè)計(jì)異步時(shí)序邏輯電路要比同步電路多一步，就是為每個(gè)觸發(fā)器選擇一個(gè)合適的時(shí)鐘信號(hào)，即求各觸發(fā)器的時(shí)鐘方程。除此之外，異步時(shí)序電路的設(shè)計(jì)方法與同步時(shí)序電路基本相同。*6.5 時(shí)序邏輯電路的競(jìng)爭(zhēng)冒險(xiǎn) 競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象的成因 消除競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象的方法一、競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象的成因競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象包含兩個(gè)方面一方面是其中的組合邏輯電路部分可能發(fā)生的競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象。另一方面是存儲(chǔ)電路（或

33、者說(shuō)是觸發(fā)器）工作過(guò)程中發(fā)生的競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象。為了保證觸發(fā)器可靠地翻轉(zhuǎn)，輸入信號(hào)和時(shí)鐘信號(hào)在時(shí)間配合上應(yīng)滿(mǎn)足一定的要求。然而當(dāng)輸入信號(hào)和時(shí)鐘信號(hào)同時(shí)改變，而且途徑不同路徑到達(dá)同一觸發(fā)器時(shí)，便產(chǎn)生了競(jìng)爭(zhēng)。競(jìng)爭(zhēng)的結(jié)果有可能導(dǎo)致觸發(fā)器誤動(dòng)作，這種現(xiàn)象稱(chēng)為存儲(chǔ)電路（或觸發(fā)器）的競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象。11說(shuō)明時(shí)序電路競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象的例子圖示八進(jìn)制異步計(jì)數(shù)器電路中，就存在著這種存儲(chǔ)電路的競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象。11由于CLK3取自Q1，而J3=K3=Q2，F(xiàn)F2的時(shí)鐘信號(hào)又取自Q1，因而當(dāng)FF1由0變成1時(shí)FF3的輸入信號(hào)和時(shí)鐘電平同時(shí)改變，導(dǎo)致了競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象的發(fā)生。如果Q1從0變成1時(shí)Q2的變化首先完成， CLK3的上升沿隨后才到，那么在