清華-微機(jī)原理

1、8.1 概述8.2 ISA總線8.3 PCI總線第八章 總線8.1 概述總線是計(jì)算機(jī)中連接各部件的一組公共通信線?？偩€的基本概念1970年DEC公司PDP-11小型計(jì)算機(jī)首次采用總線技術(shù)?？偩€結(jié)構(gòu)的優(yōu)點(diǎn)：便于采用模塊化結(jié)構(gòu)設(shè)計(jì)方法，簡化系統(tǒng)設(shè)計(jì)標(biāo)準(zhǔn)總線得到各廠商的支持，便于開發(fā)相互兼容的硬件板卡和軟件模塊結(jié)構(gòu)便于系統(tǒng)的擴(kuò)充和升級便于故障診斷和維修.總線的基本概念微型計(jì)算機(jī)自誕生以來一直采用總線結(jié)構(gòu)總線速度是微機(jī)性能的主要指標(biāo)之一目前在微型計(jì)算機(jī)系統(tǒng)中常把總線作為一個(gè)獨(dú)立的部件看待微機(jī)系統(tǒng)中的I/O接口本質(zhì)上是I/O設(shè)備與微機(jī)系統(tǒng)總線的接口總線的基本概念按總線傳送信息的類別，可以把總線分成控制總

2、線、地址總線和數(shù)據(jù)總線?？偩€也包括電源線和地線。總線的基本概念控制總線控制總線上傳送一個(gè)部件對另一個(gè)部件的控制信號。在總線上，可以控制其他部件的部件稱為總線主控或主控(bus master)，被控部件稱為從控(slave)根據(jù)不同的使用意義，有的為雙向, 有的為三態(tài)，有的非三態(tài)總線的基本概念地址總線地址總線上傳送地址信號，總線主控用地址信號指定其需要訪問的部件（如外設(shè)、存儲器單元）?？偩€主控發(fā)出地址信號后，總線上的所有部件均感受到該地址信號，但只有經(jīng)過譯碼電路選中的部件才接收主控的控制信號，并與之通信。地址總線是單向的，即地址信號只能由總線主控至從控。地址總線也是三態(tài)的，非主控部件不能驅(qū)動(dòng)地址

3、總線?？偩€的基本概念數(shù)據(jù)總線數(shù)據(jù)總線上傳送數(shù)據(jù)信息，數(shù)據(jù)總線是雙向的，數(shù)據(jù)信息可由主控至從控（寫），也可由從控至主控（讀）。數(shù)據(jù)總線是三態(tài)的，未被地址信號選中的部件，不驅(qū)動(dòng)數(shù)據(jù)總線（其數(shù)據(jù)引腳為高阻）。數(shù)據(jù)總線的根數(shù)稱為總線的寬度。16位總線，指其數(shù)據(jù)總線為16根?？偩€的層次結(jié)構(gòu)計(jì)算機(jī)的總線系統(tǒng)由處于計(jì)算機(jī)系統(tǒng)不同層次上的若干總線組成：CPU總線、系統(tǒng)總線、局部總線、外部總線。CPU總線CPU、RAM、ROM、控制芯片組等芯片之間的信號連接關(guān)系稱為CPU總線，包括控制總線、地址總線和數(shù)據(jù)總線CPU總線實(shí)現(xiàn)了CPU與主存儲器、Cache、控制芯片組、以及多個(gè)CPU之間的連接，并提供了與系統(tǒng)總線的

4、接口總線的層次結(jié)構(gòu)CPU總線CPU總線針對具體處理器設(shè)計(jì)，因此沒有統(tǒng)一的規(guī)范。系統(tǒng)總線系統(tǒng)總線為主機(jī)系統(tǒng)與外圍設(shè)備之間的通信通道。在主板上，系統(tǒng)總線表現(xiàn)為與擴(kuò)展插槽相連接的一組邏輯電路和導(dǎo)線，所以系統(tǒng)總線也叫I/O通道總線系統(tǒng)總線必須有統(tǒng)一的標(biāo)準(zhǔn)，以便按標(biāo)準(zhǔn)設(shè)計(jì)各類適配卡ISA、EISA、MCA、VESA、 PCI、AGP總線的層次結(jié)構(gòu)系統(tǒng)總線ISA:Industry Standard Architecture工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)，16位標(biāo)準(zhǔn)總線，數(shù)據(jù)傳輸率8MB/sMCA:Micro Channel Architecture微通道體系結(jié)構(gòu)， 32位標(biāo)準(zhǔn)總線，數(shù)據(jù)傳輸率40MB/sEISA:Ext

5、ended Industry Standard Architecture擴(kuò)展工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)，32位標(biāo)準(zhǔn)總線，數(shù)據(jù)傳輸率33MB/sVESA:Video Electronic Standard Association視頻電子標(biāo)準(zhǔn)協(xié)會。 VESA總線也稱為VL-bus(VESA Local Bus)， 32位標(biāo)準(zhǔn)總線，數(shù)據(jù)傳輸率133MB/s總線的層次結(jié)構(gòu)系統(tǒng)總線PCI:Peripheral Component外部設(shè)備互連。32/64位標(biāo)準(zhǔn)總線，數(shù)據(jù)傳輸率132MB/sAGP:Accelerated Graphics Port加速圖形接口， 專為提高視頻帶寬而設(shè)計(jì)的總線規(guī)范。它是點(diǎn)對點(diǎn)連接，連接

6、控制芯片組和AGP顯示卡，因此嚴(yán)格說AGP不能稱為總線，而是一種接口標(biāo)準(zhǔn)總線的層次結(jié)構(gòu)局部總線用于主機(jī)內(nèi)部特定子系統(tǒng)之間的緊密連接，設(shè)置局部總線的目的是為了提高CPU與高帶寬占用部件（如顯卡）之間的數(shù)據(jù)傳輸速率PCI、VESA、AGP為局部總線總線的層次結(jié)構(gòu)外部總線用來提供I/O設(shè)備與系統(tǒng)中其他部件間的公共通信通路。外部總線標(biāo)準(zhǔn)化程度最高，適用各種處理器。SCSI小型計(jì)算機(jī)系統(tǒng)互連USB通用串行總線外部總線本質(zhì)上應(yīng)該算作主機(jī)與外設(shè)的接口總線的層次結(jié)構(gòu)總線的層次結(jié)構(gòu)82439TX System Controller (MTXC) 82371AB PCI ISA IDE Xcelerator (P

7、IIX4)總線的層次結(jié)構(gòu)8.2 ISA總線支持8位ISA卡和16位ISA卡8位ISA總線接口8位ISA總線也稱為PC總線或XT總線共有62引腳，其中，數(shù)據(jù)線8根、地址線20根、控制線21根、狀態(tài)線2根，還有時(shí)鐘、電源、地線8位ISA總線接口地址線A19A0存儲器地址A19A0，最大存儲器1M。I/O地址A15A0，最大64K，在PC及XT機(jī)上實(shí)際使用A9A0，I/O范圍為000003FFH。8位ISA總線接口數(shù)據(jù)線D7D0控制線 21條8位ISA總線接口AEN：Address Enable，地址允許信號 PC總線可由CPU或DMA控制器控制，當(dāng)DMAC控制總線時(shí)，它產(chǎn)生AEN信號，用于禁止CP

8、U控制總線。即：控制線 21條8位ISA總線接口ALE：Address Latch Enable，地址鎖存允許 在ALE的下降沿鎖存來自CPU的地址信號讀/寫信號 控制線 21條8位ISA總線接口IRQ7IRQ2：中斷請求信號 總線上的設(shè)備通過IRQ7IRQ2向主板上的中斷控制器8259發(fā)出中斷請求，IRQ7IRQ2對應(yīng)8259的引腳IR7IR2。8259的8個(gè)請求輸入端IR7IR0中IRQ0被主板上的系統(tǒng)定時(shí)器占用、IRQ1被鍵盤占用，因此，IRQ0和IRQ1不在PC總線上出現(xiàn)控制線 21條8位ISA總線接口DRQ3DRQ1：DMA請求信號 DMA控制器8237有四個(gè)通道，允許四個(gè)設(shè)備請求進(jìn)

9、行DMA傳送，但通道0用于DRAM刷新，因此，DRQ0和 不在PC總線上出現(xiàn): DMA響應(yīng)信號控制線 21條8位ISA總線接口T/C：計(jì)數(shù)結(jié)束信號 一次DMA請求可傳送多個(gè)字節(jié)，當(dāng)任一DMA通道傳送結(jié)束時(shí)，T/C上出現(xiàn)高電平。Reset Drv：系統(tǒng)總清信號 控制線 21條8位ISA總線接口 I/O通道奇偶校驗(yàn)信號。當(dāng)I/O通道上的設(shè)備或存儲器的奇偶校驗(yàn)有錯(cuò)時(shí)，該信號有效。 I/O通道準(zhǔn)備好信號。該信號為低電平時(shí)（未準(zhǔn)備好），使CPU或DMA插入等待周期。16位ISA總線接口在IBM PC/AT（80286）機(jī)上首先使用，故又稱為AT總線，在8位PC總線上擴(kuò)展而成16位ISA總線接口16位IS

10、A總線在擴(kuò)展PC總線時(shí)，保留了原62芯PC總線信號的大部分定義，僅做了少量更改16位ISA總線接口在擴(kuò)展的36芯插座上，ISA重新定義了部分信號24位地址信號，允許最大存儲器16MSD15SD0：16位數(shù)據(jù)信號SBHE：總線高字節(jié)允許IRQ15、IRQ14、IRQ12、IRQ11、IRQ10AT機(jī)上使用2片中斷控制器8259（主片和從片），可有15級中斷請求16位ISA總線接口DMA請求/響應(yīng)線16位ISA總線接口存儲器讀/寫信號16位訪問周期信號指出當(dāng)前傳送的是16位總線周期總線主控當(dāng)DMA控制器使用總線期間， 為低電平8.3 PCI總線PCI總線的引腳PCI總線支持32位和64位接口卡，6

11、4位卡有94個(gè)接插點(diǎn)，32位卡僅有接插點(diǎn)162 -| PCI Component Side (side B) | | | optional | _ mandatory 32-bit pins 64-bit pins _|_| |-|-| b01 b11 b14 b49 b52 b62 b63 b94微機(jī)系統(tǒng)采用98+22邊緣接插件8.3 PCI總線PCI總線的引腳系統(tǒng)信號CLK:系統(tǒng)時(shí)鐘信號。為所有處理提供定時(shí)，在時(shí)鐘的上升沿采樣總線上各信號線的信號。 CLK的頻率稱為PCI總線的工作頻率，為33MHz。 RST # :復(fù)位信號。用來使PCI所有的特殊寄存器、定序器和信號恢復(fù)初始狀態(tài)。8.3

12、PCI總線PCI總線的引腳地址和數(shù)據(jù)信號 AD31:00 地址和數(shù)據(jù)共用相同的PCI引腳。一個(gè)PCI總線傳輸事務(wù)包含了一個(gè)地址信號期和接著的一個(gè)(或多個(gè))數(shù)據(jù)期。PCI總線支持猝發(fā)讀寫功能。C/BE3:00 總線命令和字節(jié)使能信號。在地址期,C/BE3:0#定義總線命令;在數(shù)據(jù)期,C/BE3:0#用作字節(jié)使能。 PAR 奇偶校驗(yàn)信號。它通過 AD31:00 和C/BE3:0進(jìn)行奇偶校驗(yàn)8.3 PCI總線PCI總線的引腳接口控制信號 FRAME#:當(dāng)一個(gè)主控設(shè)備請求總線時(shí)，采樣 FRAME#、 IRDY# ，若均為無效電平，并且同一時(shí)鐘的上升沿GNT#為有效電平，就認(rèn)定以獲得總線控制權(quán)。 在主控

13、設(shè)備發(fā)起傳輸時(shí)，將FRAME#驅(qū)動(dòng)為有效電平，并一直保持，直到開始傳輸最后一個(gè)數(shù)據(jù)時(shí)將FRAME#驅(qū)動(dòng)為無效電平。IRDY# :主設(shè)備準(zhǔn)備好信號。當(dāng)與 TRDY# 同時(shí)有效時(shí),數(shù)據(jù)能完整傳輸。在寫周期,IRDY# 指出數(shù)據(jù)已在AD31:00上;在讀周期,IRDY#指示主控器準(zhǔn)備接收數(shù)據(jù)。 接口控制信號 TRDY# :從設(shè)備準(zhǔn)備好信號。預(yù)示從設(shè)備準(zhǔn)備完成當(dāng)前的數(shù)據(jù)傳輸。在讀周期,TRDY#指示數(shù)據(jù)變量已在AD31:0中;在寫周期,指示從設(shè)備準(zhǔn)備好接收數(shù)據(jù) STOP# :從設(shè)備要求主設(shè)備停止當(dāng)前數(shù)據(jù)傳送。 LOCK# :鎖定信號。用于鎖定目標(biāo)存儲器地址。 IDSEL: 初始化設(shè)備選擇。在參數(shù)配置讀

14、寫傳輸期間,用作設(shè)備配置寄存器的片選信號。 DEVSEL:設(shè)備選擇信號。該信號有效時(shí), 表明總線上某設(shè)備被選中。 8.3 PCI總線PCI總線的引腳仲裁信號 REQ# :總線占用請求信號。任何主控器都有它自己的REQ#信號。 SERR# :總線占用允許信號,指明總線占用請求已被響應(yīng)。任何主設(shè)備都有自己的GNT#。 8.3 PCI總線PCI總線的引腳總線命令 總線命令在地址期 C/BE3:0#線有效時(shí)被譯碼，表明事務(wù)的類型0000 中斷確認(rèn) 中斷識別命令 0001 特殊周期 提供在PCI上的簡單廣播機(jī)制 0010 I/O讀 從I/O口地址中讀數(shù)據(jù) 0011 I/O寫 向I/O地址空間寫數(shù)據(jù)011

15、0 存儲器讀 從內(nèi)存空間中讀出數(shù)據(jù) 0111 存儲器寫 向內(nèi)存空間寫入數(shù)據(jù) 1100 多重存儲器讀 只要FRAME#有效,就應(yīng)保持存器 管道連續(xù), 以便大量傳輸數(shù)據(jù) 數(shù)據(jù)傳輸數(shù)據(jù)傳輸由啟動(dòng)方（主控）和目標(biāo)方（從控）共同完成所有事件在時(shí)鐘下降沿同步，在時(shí)鐘上升沿對信號線采樣數(shù)據(jù)傳輸a. 總線主控設(shè)備獲得總線控制權(quán)后，將FRAME#驅(qū)動(dòng)至有效電平，開始此次傳輸。同時(shí)啟動(dòng)方將目標(biāo)設(shè)備的地址放在AD總線上，命令放在C/BE#線上b. 目標(biāo)設(shè)備從地址總線上識別出c. 啟動(dòng)方停止啟動(dòng)AD總線，同時(shí)改變C/BE#線上的信號，并驅(qū)動(dòng)IRDY#至有效電平，表示已作好接收數(shù)據(jù)的準(zhǔn)備數(shù)據(jù)傳輸d. 目標(biāo)設(shè)備將DEVSEL#驅(qū)動(dòng)至有效電平，將被請求的數(shù)據(jù)放在AD總線上，并將TRDY#至有效電平,表示總線上的數(shù)據(jù)有效e. 啟動(dòng)方讀數(shù)據(jù)f.目標(biāo)設(shè)備未準(zhǔn)備好傳送第二個(gè)數(shù)據(jù)塊，因此將TRDY#驅(qū)動(dòng)至無效電平數(shù)據(jù)傳輸g. 第6個(gè)時(shí)鐘，目標(biāo)方已將第三個(gè)數(shù)據(jù)塊放到數(shù)據(jù)總線上，但啟動(dòng)方未準(zhǔn)備好，故因此將IRDY#驅(qū)動(dòng)至無效電平i. 啟動(dòng)方知道第三個(gè)數(shù)據(jù)塊是要傳輸?shù)淖詈笠粋€(gè)，將FRAME驅(qū)動(dòng)至無效電平，停止目標(biāo)方，同時(shí)將IRDY#驅(qū)動(dòng)至有效電平，完成接收j.啟動(dòng)方將IRDY#驅(qū)動(dòng)至無效電平，總線回到空閑狀態(tài)配置空間 PCI總線實(shí)現(xiàn)了參數(shù)自動(dòng)設(shè)置功能。每個(gè)P