EDA國產(chǎn)崛起正當(dāng)時

1、一、EDA 行業(yè)簡介EDA（Electronic Design Automation）即電子設(shè)計自動化，是指利用計算機軟件完成集成電路的設(shè)計、仿真、驗證等流程的設(shè)計方式。EDA 工具作為集成電路領(lǐng)域的基礎(chǔ)工具，廣泛應(yīng)用于集成電路設(shè)計、制造、封裝和測試等環(huán)節(jié)，實現(xiàn)電路設(shè)計、版圖設(shè)計、版圖驗證、性能分析等工作的計算機自動處理。（一）EDA 行業(yè)根植在集成電路產(chǎn)業(yè)之上集成電路市場規(guī)模大，數(shù)字芯片為主流：隨著消費電子產(chǎn)品市場滲透率不斷提高，集成電路行業(yè)市場日趨成熟，尤其在近年來以 5G、物聯(lián)網(wǎng)、人工智能等新興應(yīng)用場景的推動下，全球集成電路市場規(guī)模平穩(wěn)增長。集成電路可以大致分為數(shù)字芯片和模擬芯片：數(shù)字電

2、路集成電路是處理數(shù)字信號的器件，比如 CPU、邏輯電路等；而模擬集成電路是處理和提供模擬信號的器件，比如運算放大器、線性穩(wěn)壓器、基準(zhǔn)電壓源。其中，數(shù)字芯片的產(chǎn)值占比約為 85%。兩者因諸多不同導(dǎo)致設(shè)計流程使用EDA 工具鏈也決然不同。圖表 1全球集成電路市場規(guī)模圖表 2數(shù)字芯片和模擬芯片比例結(jié)構(gòu)60005000模擬芯片, 13%4000300020001000數(shù)字芯片, 87%02015201620172018201920202021F全球集成電路市場規(guī)模（億美元）模擬芯片數(shù)字芯片資料來源：IC Insights，華創(chuàng)證券資料來源：產(chǎn)業(yè)信息網(wǎng)2019 年中國模擬 IC 市場份額、下游應(yīng)用及模擬

3、市場空間預(yù)測，華創(chuàng)證券區(qū)別數(shù)字芯片模擬芯片芯片功能進行邏輯運算，如 CPU、內(nèi)存芯片等處理模擬信號，如模數(shù)轉(zhuǎn)換芯片、放大器芯片電源管理芯片等工藝制程遵循摩爾定律的發(fā)展，追求先進工藝工藝穩(wěn)定，一般不要求先進工藝設(shè)計流程數(shù)字前端-驗證-綜合-DFT-數(shù)字后端-后仿/Signoff-流片電路設(shè)計-仿真-版圖設(shè)計-后仿真-流片工作重點數(shù)字前端上從功能要求到 RTL 實現(xiàn)和驗證；數(shù)字后端利用工具實現(xiàn)自動布局布線功能電路搭建和仿真；模擬版圖：根據(jù)電路定制滿足工藝要求的版圖圖表 3數(shù)字芯片和模擬芯片的區(qū)別、資料來源：CSDN，華創(chuàng)證券EDA 行業(yè)市場規(guī)模穩(wěn)定增長，我國 EDA 市場仍有較大空間。EDA 行業(yè)

4、與集成電路行業(yè)息息相關(guān)，隨著集成電路市場規(guī)模的擴大 EDA 行業(yè)市場規(guī)模穩(wěn)步上升。我國 EDA 行業(yè)發(fā)展滯后，按照 2020 年全球 EDA 市場規(guī)模相對于集成電路市場規(guī)模的比例測算，對應(yīng)于我國集成電路市場的EDA 行業(yè)規(guī)模應(yīng)為 158 億元，實際上僅為 66 億元。我們認(rèn)為國內(nèi) EDA 市場規(guī)模偏小的主要原因有：EDA 產(chǎn)值和集成電路設(shè)計工作相關(guān)，國內(nèi)設(shè)計產(chǎn)值占比可能偏低；國內(nèi)軟件行業(yè)整體的正版化率不足，也會導(dǎo)致產(chǎn)值不及預(yù)期；因為我們認(rèn)為中國 EDA 市場有兩大向上動力：隨著中國國產(chǎn)半導(dǎo)體行業(yè)的成長，國內(nèi)設(shè)計產(chǎn)值，設(shè)計公司，設(shè)計人員預(yù)計均將有較大幅度的提升，市場天花板打開；國內(nèi)軟件正版化，包

5、括監(jiān)管環(huán)境的改善也能提升國內(nèi) EDA 的購買金額；圖表 4全球 EDA 行業(yè)市場規(guī)模圖表 5我國 EDA 行業(yè)市場規(guī)模7472706866646260585620182019202070605040302010020182019202024%22%20%18%16%14%12%10%全球EDA市場銷售額（億美元）我國EDA市場銷售額（億元）增長率資料來源：華大九天招股書，華創(chuàng)證券資料來源：華大九天招股書，華創(chuàng)證券圖表 6全球 EDA 行業(yè)市場規(guī)模占集成電路行業(yè)市場規(guī)模的比例2.00%1.80%1.60%1.40%1.20%1.00%0.80%0.60%0.40%0.20%0.00%201820

6、192020全球EDA行業(yè)市場規(guī)模占集成電路行業(yè)市場規(guī)模的比例資料來源：IC Insights，華大九天招股書，華創(chuàng)證券（二）行業(yè)競爭格局穩(wěn)定，美國三巨頭壟斷全球市場份額EDA 行業(yè)格局穩(wěn)定，市場集中度較高：行業(yè)內(nèi)部公司分為三梯隊，第一梯隊的 Synopsys、 Cadence 和 Siemens EDA 擁有較完整的全流程產(chǎn)品，壟斷了全球超過 70%的市場份額，收入規(guī)模及產(chǎn)品完整度遠超后兩梯隊的企業(yè)。按照三家公司 2020 年營業(yè)收入占 EDA 行業(yè)收入的比例計算三家公司的市場份額，其中，Synopsys 市占率約 32%，Cadence 市占率約 23%，Mentor Graphics（即

7、 Siemens EDA）市占率約為 15%。圖表 7全球 EDA 行業(yè)格局圖表 8全球 EDA 市場份額結(jié)構(gòu)其他, 29%Mentor Graphics, 15%Synopsys, 32%Cadence, 23%SynopsysCadenceMentor Graphics其他資料來源：華大九天招股書，華創(chuàng)證券資料來源：EDA Alliance，公司財報，華創(chuàng)證券三家公司各自在其擅長的領(lǐng)域不斷深耕：正是由于三家公司針對芯片設(shè)計流程的不同環(huán)節(jié)各有優(yōu)勢，使得EDA 行業(yè)格局長期保持“三足鼎立”的穩(wěn)定局面。Synopsys（新思科技）：擁有最全面的產(chǎn)品線，優(yōu)勢產(chǎn)品在于數(shù)字芯片設(shè)計、邏輯綜合等相關(guān)工具

8、，如公司的邏輯綜合工具 Design Compiler、靜態(tài)時序分析工具 Prime Time、調(diào)試工具 verdi 等。Cadence（楷登電子）：由SDA Systems 和 ECAD 兩家公司合并而來，EDA 行業(yè)中位居第二，優(yōu)勢產(chǎn)品在于模擬芯片設(shè)計相關(guān)工具。Mentor Graphics：2017 年被西門子收購，優(yōu)勢產(chǎn)品在于 DFT 和 PCB 設(shè)計等環(huán)節(jié)，如公司的Calibre Signoff 和 DFT 等產(chǎn)品。圖表 9三家公司簡介公司名稱成立時間總部收入規(guī)模市值Synopsys1986美國加利福尼亞州山景城37 億美元（2020）432.84 億美元Cadence1988美國加

9、州圣何塞27 億美元（2020）400.20 億美元Mentor Graphics1981美國俄勒岡州13 億美元（2017）-資料來源：各公司年報，同花順 IFind，華創(chuàng)證券國內(nèi)市場由第一梯隊三家企業(yè)占據(jù)主導(dǎo)地位：2020 年國內(nèi) EDA 市場銷售額中 80%歸屬三巨頭，本土企業(yè)中，華大九天占國內(nèi) EDA 市場份額的 6%，成為國內(nèi)第四大 EDA 工具企業(yè)。（資料來源：華大九天招股書）圖表 10國內(nèi) EDA 市場份額分布圖表 11國內(nèi) EDA 市場本土企業(yè)份額情況120.00%100.00%80.00%60.00%40.00%20.00%0.00%201820192020876543210

10、201820192020本土其他EDA企業(yè)銷售額（億元）華大九天銷售額（億元）SynopsysCadenceSiemens EDAAnsys Keysight Eesof 其他資料來源：華大九天招股書、華創(chuàng)證券資料來源：華大九天招股書、華創(chuàng)證券國內(nèi) EDA 公司在部分環(huán)節(jié)有所突破，但尚未形成全流程產(chǎn)品覆蓋：目前國內(nèi) EDA 企業(yè)數(shù)量約 30 家，成立時間多在 2010 年之后，提供的 EDA 工具以點工具為主，其中不乏一些已經(jīng)具備競爭優(yōu)勢的產(chǎn)品。產(chǎn)品覆蓋流程最廣的為華大九天，部分產(chǎn)品成功步入全球一流芯片設(shè)計工具。（資料來源：天眼查）圖表 12國內(nèi)公司及核心業(yè)務(wù)公司名稱成立時間核心業(yè)務(wù)華大九天2

11、009模擬/數(shù)模混合 IC 設(shè)計全流程概倫電子2010仿真、建模、測試的完整方案廣立微2003EDA 軟件與晶圓級電性測試設(shè)備蘇州珂晶達2011器件工藝仿真與分析芯華章2020硬件仿真加速器、FPGA 原型驗證、形式驗證、智能驗證、邏輯仿真等工具資料來源：各公司公告，華創(chuàng)證券整理（三）EDA 行業(yè)子領(lǐng)域眾多，產(chǎn)品鏈條長EDA 工具的市場不是一個統(tǒng)一的市場，而是由芯片設(shè)計中眾多環(huán)節(jié)所需的功能組合而來。不同環(huán)節(jié)完成相應(yīng)的算法，需要特定功能的軟件工具，所有工具組合起來形成一套 EDA工具體系。因此所謂的EDA 大市場，實質(zhì)上由數(shù)個功能軟件小市場組成。1、數(shù)字集成電路設(shè)計流程數(shù)字芯片設(shè)計通常使用硬件描

12、述語言（如 HDL、VHDL 和 Verilog）或高級建模語言（C， MATLAB）來描述電路邏輯，邏輯綜合后將硬件語言轉(zhuǎn)化為門級的網(wǎng)表，經(jīng)過進一步驗證和布局布線后，進行物理版圖驗證，產(chǎn)生GDSII 文件用于工業(yè)制造。圖表 13數(shù)字電路設(shè)計流程及代表 EDA 工具資料來源：CSDN，華創(chuàng)證券圖表 14EDA 工具作用及代表產(chǎn)品芯片設(shè)計流程EDA 工具功能輸入/輸出文件RTL 設(shè)計使用硬件描述語言將模塊功能以 RTL 代碼來描述硬件描述語言如 VHDL 等 / RTL 代碼功能仿真提供硬件描述語言模擬器，幫助 IC 設(shè)計者驗證及模擬所設(shè)計的 IC 的功能。RTL 代碼邏輯綜合提供邏輯綜合工具，

13、將硬件語言轉(zhuǎn)化為基于工藝庫器件的門級網(wǎng)表。RTL 代碼 / 門級網(wǎng)表 netlistSTA提供靜態(tài)時序分析工具，幫助 IC 開發(fā)者加速時序收斂。門級網(wǎng)表 netlist形式仿真提供形式仿真工具，從功能上對綜合后的網(wǎng)表進行驗證。門級網(wǎng)表 netlistDFT提供工具為需要采用掃描方式進行測試的數(shù)字設(shè)計自動插入掃描鏈，改善電路的可控性和可測性。門級網(wǎng)表 netlistCTS提供時鐘樹綜合工具，設(shè)計時鐘系統(tǒng)結(jié)構(gòu)，分析時鐘樹偏差和時序報告。時序約束文件布局規(guī)劃、布線提供工具對設(shè)計進行 Floorplan 等總體布局。門級網(wǎng)表 netlist+時序約束文件 / layout寄生參數(shù)提取提供集成電路版圖寄

14、生參數(shù)提取工具，生成帶有版圖寄生參數(shù)的網(wǎng)表供時序和噪聲分析。Layout / 寄生信息版圖物理驗證提供后端物理驗證工具，進行設(shè)計規(guī)則檢查 DRC、版圖與電路一致性檢查 LVS、電氣規(guī)則檢查 ERC 和版圖寄生抽取 LPE等，圖形化顯示便于及時改錯。Layout / GDS 格式的版圖資料來源：CSDN，華創(chuàng)證券2、模擬集成電路設(shè)計流程模擬集成電路設(shè)計涉及到復(fù)雜的信號環(huán)境，需要大量人工干預(yù)決定取舍，且集成度相對較低，其設(shè)計的自動化程度要低于數(shù)字集成電路。設(shè)計者定義功能后進行算法的驗證，對電路應(yīng)用仿真模擬進行驗證，一旦通過驗證即進行電路的版圖設(shè)計，版圖經(jīng)過物理驗證后再次進行仿真模擬和驗證后就可進入

15、制造階段。圖表 15模擬電路設(shè)計流程及代表 EDA 工具資料來源：華創(chuàng)證券整理根據(jù)EDA 行業(yè)在2020 年的收入規(guī)模和數(shù)模芯片的比例，我們將 EDA 市場進行拆分估算，數(shù)字芯片設(shè)計的 EDA 市場規(guī)模約為 97 億美元，模擬芯片設(shè)計的 EDA 市場規(guī)模約為 18億美元，實際上我們考慮數(shù)字EDA 更復(fù)雜，數(shù)字EDA 的市場規(guī)模預(yù)計比估算更高。二、EDA 行業(yè)競爭的三要素：可靠性、速度和生態(tài)（一）可靠性：芯片全流程巨大的 NRE 成本決定了可靠性是核心競爭力EDA 工具的可靠性指的是使用EDA 工具本身是否準(zhǔn)確，是否能保證 BUG 風(fēng)險點全覆蓋，若 EDA 工具本身包含一定的 BUG，最終可能造

16、成設(shè)計結(jié)果就是錯誤的。而一個錯誤的芯片設(shè)計，將給用戶造成巨額損失：直接損失：隨著芯片制程技術(shù)發(fā)展，從設(shè)計到流片的開發(fā)成本快速增長，下圖展示了隨著芯片的一次性開發(fā)成本，一直隨著工藝的進步指數(shù)級增長，28nm 時的一次成本已經(jīng)達到 160 萬美元，據(jù)稱 7nm 的一次性成本可能高達數(shù)千萬美元。如果一次試驗流片失敗，那么意味著這次試驗的直接成本很大程度上完全損失，直接損失成本已經(jīng)是一個天文數(shù)字，甚至可能造成一些小公司瀕臨破產(chǎn)。圖表 16芯片不同制程下的一次性開發(fā)成本資料來源：AnySilicon，華創(chuàng)證券間接損失：由于流片的成本昂貴，芯片開發(fā)周期長，間接損失將比直接損失更多，更復(fù)雜，主要的間接損失有

17、：1）工期延誤造成的團隊人力損失；2）晚進入市場損失。以三家代表性的 Fabless 公司在 2020 年研發(fā)支出的情況進行測算，若由于 EDA 工具的問題，導(dǎo)致設(shè)計周期延長 3 個月（一次流片失敗典型需要排查問題的時間），對于模擬芯片設(shè)計，百人團隊損失的成本約為 1500 萬元2000 萬元；對于數(shù)字芯片設(shè)計，三百人團隊損失的成本約為 5000 萬元6000 萬元。圖表 17代表 Fabless 公司的研發(fā)支出拆解公司研發(fā)支出總員工數(shù)月人均研發(fā)支出模擬設(shè)計延期損失成本估算數(shù)字設(shè)計延期損失成本估算高通59.75 億美元410001.21 萬美元364 萬美元1093 萬美元匯頂科技17.54

18、億元22266,57 萬元1970 萬元5910 萬元卓勝微1.82 億元2695.65 萬元1694 萬元5082 萬元資料來源：各公司財報，華創(chuàng)證券更重要的損失是工期延誤造成晚進入市場的損失，這可能造成的結(jié)果是丟失份額，甚至直接丟失客戶，這樣的損失雖然較難估算，但毫無疑問是客戶無法承擔(dān)的。因此，所有 EDA 公司的核心競爭力，都是能夠讓客戶信服自己的產(chǎn)品是穩(wěn)定可靠的，不會因為軟件本身的算法缺陷或其他BUG 造成流片失敗。而且相比大公司，小公司對 EDA造成失敗損失承受能力更差，因此小公司在必須正版的約束下更愿意為海外 EDA 巨頭支付高昂的軟件成本，其核心原因用通俗的話來講，就是“買個放心

19、”。而對于大公司，其對可靠性愿意支付更高的成本且自身人力資源充沛，近年興起在部分工序采取兩套工具鏈并行推進交叉驗證的做法，主力團隊用A 廠商的工具鏈完成全套開發(fā)工作，同時一小部分人用 B 廠商工具鏈在部分工序交叉驗證，力保部分高危工序不出錯。這一最新流行的開發(fā)理念不僅擴大的 EDA 市場的總需求，也給了國產(chǎn)廠商可以突破的機會。（二）速度：減少芯片設(shè)計時間，降低 Fabless 公司研發(fā)人力成本芯片設(shè)計的 Fabless 公司的主要成本項是人，而人員的工作效率，也是由軟件和工具直接決定的。提效性的衡量因素主要為 EDA 工具的計算速度和操作便捷度，計算速度越快，越易于操作，工具的提效程度越高。最

20、終節(jié)約的是公司整體人力成本：IP 模塊復(fù)用可以很大程度提升設(shè)計速度。在美國，EDA 廠商是提供 IP 資源的渠道之一，IP 將芯片設(shè)計中常用的復(fù)雜功能設(shè)計為可修改參數(shù)的模塊，從而避免重復(fù)勞動，大大減輕工程師的負(fù)擔(dān)，F(xiàn)abless 通過獲得 IP 授權(quán)來縮短芯片設(shè)計時間。圖表 18 全球 IP 市場份額ARMSynopsysCadenceImaginat TechnologiesCevaSSTVerisiliconAlphawavee Memory TechnologyRambus其他資料來源：Semiwiki，華創(chuàng)證券操作便捷度來源于用戶使用習(xí)慣，即更換新工具的潛在時間成本。工業(yè)軟件具有特殊用

21、途，是對實際工程技術(shù)的模型化和代碼化，用戶一旦掌握了某項工具軟件，則會長期使用，工具之間的轉(zhuǎn)換有一定的學(xué)習(xí)時間成本。軟件本身的算法，包括對多核并行架構(gòu)的優(yōu)化，也能決定軟件運行的速度，部分國內(nèi)廠商在數(shù)字 EDA 領(lǐng)域的突圍思路就是用簡化算法大幅度壓縮工程計算時間。對 Fabless 公司重構(gòu) EDA 工具的時間成本進行估算，以匯頂科技為例，由于使用新工具導(dǎo)致的工期延誤，每延期一個月，損失的時間成本約為 1.46 億元。且公司規(guī)模越大，由于 EDA 工具提效帶來的潛在收益也越高。圖表 19代表 Fabless 公司重構(gòu) EDA 的潛在成本公司月研發(fā)支出輕度延期1 個月中度延期3 個月重度延期6 個

22、月高通*4.98 億美元4.98 億美元14.93 億美元29.88 億美元匯頂科技1.46 億元1.46 億元4.39 億元8.77 億元卓勝微0.15 億元0.15 億元0.46 億元0.91 億元資料來源：各公司財報，華創(chuàng)證券（三）生態(tài)：完整工具鏈以及和 IDM 廠商的生態(tài)合作EDA 供應(yīng)商內(nèi)部產(chǎn)品生態(tài)：EDA 工具眾多，且不同環(huán)節(jié)的輸入輸出格式有所差別，軟件之間的兼容性和拓展性成為 Fabless 客戶必須考慮的問題。因此客戶往往會選擇一家廠商提供自己需要的全部工具，并依靠EDA 廠商的 FAE 提供服務(wù)解決流程流暢性。EDA 三巨頭通過并購方式完善產(chǎn)品生態(tài)。三家頭部公司正是在不斷并購

23、中成長為行業(yè)巨頭，三十年間三家公司并購事件近 300 次。以 Synopsys 為例，1990 年 Synopsys 收購 Zycad 公司的 VHDL 業(yè)務(wù)，1995 年收購 Silicon Architects，補全了其基于單元陣列的開發(fā)技術(shù)，2001 年 Synopsys 收購 Avanti，補全了 EDA 全流程的技術(shù)，成為第一家提供前后端完整設(shè)計方案的 EDA 供應(yīng)商等。EDA 公司高度依賴外部合作生態(tài)，在產(chǎn)業(yè)鏈合作中不斷迭代產(chǎn)品。EDA 工具的更新迭代依賴于產(chǎn)業(yè)鏈，F(xiàn)oundry 晶圓制造廠將自身工藝的相關(guān)參數(shù)開發(fā)為 PDK，每進行一次工藝的更新，就需要開發(fā)一套 PDK 交由 ED

24、A 供應(yīng)商開發(fā)新的軟件版本。作為軟件供應(yīng)方， EDA 公司也需要對軟件使用方 Fabless 的需求保持快速的響應(yīng)。因此，EDA 供應(yīng)商需要與 Foundry 晶圓制造廠及 Fabless 設(shè)計商進行密切溝通合作。圖表 20 EDA 業(yè)務(wù)高度依賴產(chǎn)業(yè)鏈其他企業(yè)資料來源：CSDN，華創(chuàng)證券三、國內(nèi) EDA 行業(yè)的現(xiàn)狀及機會（一）國產(chǎn) EDA 發(fā)展滯后，但已培養(yǎng)出有亮點的產(chǎn)品國際國內(nèi)雙重歷史因素導(dǎo)致國內(nèi) EDA 行業(yè)發(fā)展滯后。新中國成立初期，由于“巴統(tǒng)”禁運導(dǎo)致國內(nèi)企業(yè)無法使用 EDA 工具，1992 年多名專家研發(fā)出我國首個集成電路計算機輔助設(shè)計系統(tǒng)“熊貓 ICCAD 系統(tǒng)”，國產(chǎn) EDA 行業(yè)

25、迎來一個突破點。然而在 1994 年“巴統(tǒng)”禁運取消后，海外更加成熟的 EDA 產(chǎn)品進入我國，在缺乏相應(yīng)政策支持下，國產(chǎn) EDA 行業(yè)進入沉寂期，與海外的 EDA 廠商差距越來越大。國產(chǎn)EDA 受到重視，已經(jīng)初步具備發(fā)展國產(chǎn)EDA 工具的環(huán)境。2018 年以來，中美之間的摩擦不斷，EDA 工具成為美國遏制我國芯片產(chǎn)業(yè)發(fā)展的一大武器。國內(nèi)對于發(fā)展國產(chǎn) EDA 的重視度提升。政策上，國家對芯片設(shè)計的流片補貼等力度加大，并牽引建立產(chǎn)學(xué)研合作生態(tài)，資本不斷涌入相關(guān)企業(yè)。多重利好因素下，國內(nèi) EDA 行業(yè)獲得快速發(fā)展，國內(nèi)EDA 廠商數(shù)量和融資情況明顯改善。圖表 21國內(nèi) EDA 企業(yè)數(shù)量圖表 22國內(nèi)

26、 EDA 企業(yè)融資次數(shù)3025201510502001200220032004200620092010201120122013201420172018201920201614121086420200620072008200920102011201220132014201520162017201820192020EDA企業(yè)數(shù)量（個）融資次數(shù)資料來源：芯思想研究院2021 年開啟中國 EDA 元年，華創(chuàng)證券資料來源：芯思想研究院2021 年開啟中國 EDA 元年，華創(chuàng)證券國內(nèi)EDA 公司在部分環(huán)節(jié)有所突破，但尚未形成全流程產(chǎn)品覆蓋。目前國內(nèi)公司以提供點工具為主，其中不乏有競爭力的產(chǎn)品。產(chǎn)品覆蓋最廣

27、的為華大九天，已經(jīng)初步具備模擬芯片設(shè)計領(lǐng)域的全流程工具，尤其在 Xtime 物理時序優(yōu)化和 Sign-off 工具上，已經(jīng)成功步入全球一流芯片設(shè)計工具。（二）華大九天為國產(chǎn) EDA 龍頭公司公司目前為國內(nèi) EDA 絕對龍頭。華大九天成立于 2009 年，是國內(nèi)最早從事 EDA 工具研發(fā)的公司之一，其初始團隊的成員曾參與“熊貓 ICCAD 系統(tǒng)”的研發(fā)，經(jīng)過十幾年發(fā)展，目前已經(jīng)成為國內(nèi)規(guī)模最大、產(chǎn)品線最完整，綜合實力最強的國產(chǎn) EDA 企業(yè)。公司的商業(yè)模式為“授權(quán)+服務(wù)”模式，通過銷售 EDA 產(chǎn)品獲得授權(quán)費，并提供集成電路設(shè)計和制造領(lǐng)域的相關(guān)技術(shù)服務(wù)，收取服務(wù)費。圖表 23三家公司營業(yè)收入（單

28、位：萬元）圖表 24華大九天收入結(jié)構(gòu)（單位：萬元）450004000035000300002500020000150001000050000華大九天概倫電子廣立微45,00040,00035,00030,00025,00020,00015,00010,0005,0000201820192020201820192020EDA 軟件銷售技術(shù)開發(fā)服務(wù)資料來源：各公司招股說明書、華創(chuàng)證券資料來源：華大九天招股說明書、華創(chuàng)證券公司的核心優(yōu)勢：公司具備國內(nèi)覆蓋流程最廣的產(chǎn)品，產(chǎn)品實力得到業(yè)務(wù)認(rèn)可。公司的 EDA 工具覆蓋了模擬電路設(shè)計全流程 EDA 工具系統(tǒng)、數(shù)字電路設(shè)計 EDA 工具、平板顯示電路設(shè)計全

29、流程 EDA 工具系統(tǒng)和晶圓制造 EDA 工具等，其中，模擬電路設(shè)計和平板電路設(shè)計EDA 的部分工具達到國際領(lǐng)先水平。圖表 25 華大九天 EDA 工具資料來源：華大九天公司官網(wǎng)，華創(chuàng)證券（三）國產(chǎn) EDA 的潛在發(fā)展機遇人工智能技術(shù)與 EDA 行業(yè)雙向推動。一方面，人工智能的芯片和算法成為各行各業(yè)取得進步的關(guān)鍵，對于人工智能芯片的需求推動 EDA 廠商創(chuàng)新工具功能，在新的需求下建立新的合作生態(tài)；另一方面，將人工智能技術(shù)應(yīng)用于 EDA 工具中，處理芯片設(shè)計中的數(shù)據(jù)和計算，可以有效提高芯片設(shè)計效率，縮短芯片設(shè)計周期，降低 Fabless 公司的時間成本和人力成本。三大頭部廠商積極布局人工智能技術(shù)領(lǐng)域的EDA 工具。以Synopsys 為例，其在 2020 年初推出業(yè)界首個用于芯片設(shè)計的自主人工智能應(yīng)用程序設(shè)計空間優(yōu)化 AI（DSO.ai）技術(shù)，將人工智能技術(shù)應(yīng)用于后端物理設(shè)計環(huán)節(jié)，結(jié)果顯示，DSO.ai 項目下設(shè)計流程平均加快 86%，且需要的員工數(shù)更少。圖表 26Synopsys 設(shè)計空間優(yōu)化 AI（DSO.ai）技術(shù)資料來源：Synopsys，華創(chuàng)證券我國在新一代信息技術(shù)上的優(yōu)勢為在新起點上發(fā)展 EDA 創(chuàng)造條件。在以人工智能技術(shù)為引領(lǐng)的科技變革中，中國與其他國家在相同起點上，且已經(jīng)具備領(lǐng)先優(yōu)勢。借助于我國在新技術(shù)上的優(yōu)勢，國內(nèi) EDA 供應(yīng)商有望加快趕超步伐。