電工電子技術(shù)課件：第三十二講 講組合邏輯電路分析與綜合

1、第三十三 講組合邏輯電路分析與綜合主要內(nèi)容 組合邏輯電路的分析 組合邏輯電路的綜合4.3.2 組合邏輯電路的分析與綜合 組合邏輯電路：任何時刻電路的輸出狀態(tài)只取決于該時刻的輸入狀態(tài)，而與該時刻以前的電路狀態(tài)無關(guān)。組合邏輯電路框圖X1XnX2Y2Y1Yn. . . . .組合邏輯電路輸入輸出一、 組合邏輯電路的分析 (1) 由邏輯圖寫出輸出端的邏輯表達式(2) 運用邏輯代數(shù)化簡或變換(3) 列邏輯狀態(tài)表(4) 分析邏輯功能已知邏輯電路確定邏輯功能分析步驟：BY&1.BA&C011設(shè)：C=0封鎖選通B信號打開例 1：分析下圖的邏輯功能B寫出邏輯式：=AC +BCY=AC BC數(shù)據(jù)選擇器例2：邏輯功

2、能D31 10D21 00D10 100 1D00 00YA1A0S四選一數(shù)據(jù)選擇器A1A0: 選擇控制(地址)D3D2D1D0: 數(shù)據(jù)輸入S: 使能端(選通端、片選端) 低電平有效YD3SD2D1D0A0A1&111Y=SA1A0D3+SA1A0D2+SA1A0D1+SA1A0D0例3:分析下面組合電路的邏輯功能。Y1Y2Y311AB111Y1=A+B=A BY3=A+B=ABY2=A+BA+B+=(A+B)(A+B)=AB+ABA B Y10 0 00 1 01 0 11 1 0Y2Y3 1 0 0 10 01 0功能: 當(dāng) AB 時, Y1=1 當(dāng) A=B 時, Y2=1 當(dāng) A 1 1

3、 1 1 1 1 I1 I2 I3 I4 I5 I6 I7 I8 I9Y3Y2Y1Y0 法二：十鍵8421碼編碼器的邏輯圖+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K10S001S12S23S34S45S56S67S78S89S94.5 譯碼器和數(shù)字顯示 譯碼是編碼的反過程，它是將代碼的組合譯成一個特定的輸出信號。4.5.1 二進制譯碼器8個3位譯碼器二進制代碼高低電平信號1 2 3 4 5 6 7 8 A0 A 1 A2 SB SC SA Y7 地 VCC Y0 Y1 Y2 Y3 Y4 Y5 Y674LS13816 15 14 13 12 11 10 91 2

4、3 4 5 6 7 874LS138管腳圖A2 A0是譯碼器輸入端，Y0 Y7是譯碼器輸出端。且低電平有效。SC SB SA為三個使能輸入端，只有當(dāng)它們分別為0、0、1，譯碼器才正常譯碼；否則不論A2 A0為何值，Y0 Y7都輸出高電平。例：三位二進制譯碼器（輸出低電平有效）A2 A1 A0 Y0Y2Y5Y4Y1Y3Y6Y774LS138 真值表0000111000111101001011010 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1

5、0 11 1 1 1 1 1 1 0Y0=A2A1A0 Y1A2A1A0 =Y2=A2A1A0 Y7=A2A1A0 SCSASB+1 01 01 01 01 01 01 01 0101 1 1 1 1 1 1 11 1 1 1 1 1 1 11A0 A2 A2 A2 A1 11A1 A1 A0 A0 &Y0=A2A1A0 &.&Y7=A2A1A0 Y1A2A1A0 =當(dāng)SA=1、SB= SC =0時，才正常譯碼。1SASBSCG1 任何一個三輸入變量的邏輯函數(shù)都可以用74LS138和一個與非門來實現(xiàn)。 例：用74LS138實現(xiàn)Y=AB+BC Y=AB（C+C）+BC（A+A）=ABC+ABC+ABC=ABC+ABC+ABC=ABC ABC ABC=Y3Y6Y774LS138A0 A2 A1 A B CSASBSC1Y3Y6Y7&Y 功能擴展：前面講過的例1：設(shè)計一個三變量奇偶檢驗器。 要求: 當(dāng)輸入變量A、B、C中有奇數(shù)個同時為“1”時，輸出為“1”，否則為 “0”。用“與非”門實現(xiàn)。 0 0 0 0 A B C Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1(3) 用“與非”門構(gòu)成邏輯電路 也用3-8