計數(shù)器作業(yè)及往屆考題

1、上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)答疑時間答疑時間 5月月7日（星期三）：下午日（星期三）：下午2:004:00 5月月9日（星期五）：下午日（星期五）：下午2:004:00 5月月12日（星期一）：下午日（星期一）：下午2:004:00 5月月14日（星期三）：下午日（星期三）：下午2:004:00 5月月16日（星期五）：下午日（星期五）：下午2:004:00上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)D. 動態(tài)RAM存儲單元的結(jié)構(gòu)比靜態(tài)RAM存儲單元的結(jié)構(gòu)簡單。上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基

2、礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)CBACABCBACBAY1ABY 1ABBABBABY1上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)解解 t1時刻，寄存器時刻，寄存器II的數(shù)據(jù)的數(shù)據(jù)1000送到送到總線，寄存器總線，寄存器III接收，接收，I=1011，II=1000，III=1000；t2時刻，寄存器時刻，寄存器III的數(shù)據(jù)的數(shù)據(jù)1000送到總線，無數(shù)據(jù)接收，各寄存器數(shù)據(jù)不變；送到總線，無數(shù)據(jù)接收，各寄存器數(shù)據(jù)不變；t3時刻，

3、無數(shù)據(jù)傳送，各寄存器數(shù)據(jù)不變；時刻，無數(shù)據(jù)傳送，各寄存器數(shù)據(jù)不變；t4時刻，寄存器時刻，寄存器I的數(shù)據(jù)的數(shù)據(jù)1011送到總線，寄存送到總線，寄存器器II、III接收，接收，I=1011，II= III=1011。上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)分析分析ROM中存放的部分?jǐn)?shù)據(jù)，可以發(fā)現(xiàn)中存放的部分?jǐn)?shù)據(jù)，可以發(fā)現(xiàn)ROM實現(xiàn)了實現(xiàn)了2位位8421 BCD碼相碼相加，并把和譯成加，并把和譯成7段碼，如果輸入是非段碼，如果輸入是非8421 BCD碼，數(shù)碼管熄滅。碼，數(shù)碼管熄滅。OC門在門在電路中起到驅(qū)動、反相和電平轉(zhuǎn)換的邏輯

4、功能。整個電路實現(xiàn)了電路中起到驅(qū)動、反相和電平轉(zhuǎn)換的邏輯功能。整個電路實現(xiàn)了2位位8421 BCD加法的邏輯功能。高位數(shù)碼管只有熄滅加法的邏輯功能。高位數(shù)碼管只有熄滅0和顯示和顯示1兩種狀態(tài)。如兩種狀態(tài)。如A3A2A1A0 =1001B，B3B2B1B0 =0111B，顯示的數(shù)碼是，顯示的數(shù)碼是16。當(dāng)數(shù)碼管尺寸較小。當(dāng)數(shù)碼管尺寸較小，VLED = 5V時，時，OC門可以省去，此時應(yīng)將門可以省去，此時應(yīng)將ROM中存放的數(shù)據(jù)取反。中存放的數(shù)據(jù)取反。上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ) 電路通過互觸發(fā)，在電路通過互觸發(fā)，在

5、Q1 和和 Q2產(chǎn)生矩形脈沖產(chǎn)生矩形脈沖輸出。輸出。上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ) 0 0 1 1 1 1 0 1 1 0 0 0 0 0 1 1 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Ai Bi Ci-1Si Ci 設(shè)輸入邏輯變量Ai為被減數(shù)、Bi為減數(shù)、Ci-1為低位的借位，輸出邏輯函數(shù)Si為差、Ci為本級的借位輸出信號。 解解 三三.（15分）使用分）使用74LS138譯碼器和適當(dāng)?shù)拈T電路設(shè)計一個譯碼器和適當(dāng)?shù)拈T電路設(shè)計一個1位位二進(jìn)制數(shù)全減運算電路，列出真值表，畫出電路圖。依據(jù)數(shù)二進(jìn)制數(shù)全減運算電路，列出真值表，畫出電

6、路圖。依據(jù)數(shù)字電子技術(shù)所學(xué)知識，簡述還有哪些方案可以實現(xiàn)全減運算。字電子技術(shù)所學(xué)知識，簡述還有哪些方案可以實現(xiàn)全減運算。上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ) 0 0 1 1 1 1 0 1 1 0 0 0 0 0 1 1 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Ai Bi Ci-1Si Ci(1,2,4,7)(1,2,3,7)iiSmCm+VCC上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)四、四、（15分）全同步16進(jìn)制加法集成計數(shù)器74163構(gòu)成的電路如圖題A.2.6所示。全同步是指該計數(shù)器是同步時序電路、同步清零、同步

7、置數(shù)，其清零和置數(shù)信號均為低有效，CO是進(jìn)位輸出端，且CO=Q3Q2Q1Q0CTT。試回答以下問題：(1) 請說明圖中兩個計數(shù)器芯片分別采用了什么方法構(gòu)成反饋？若由Q7Q0一起作為輸出，電路計數(shù)的初態(tài)S0和最后一個有效狀態(tài)Sn-1分別是多少？實現(xiàn)了幾進(jìn)制計數(shù)？(2) 若由F輸出，該電路又為何種功能？(3) 若CP的頻率fcp=1MHz，輸出F的脈寬twf = ?上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)(1) I芯片采用了進(jìn)位輸出的反饋置數(shù)法，II片為反饋清零法。 若由Q7Q0一起作為輸出： 電路計數(shù)的初態(tài)S0=00001000 最后一個有效狀態(tài)Sn-1= 11111111 實現(xiàn)

8、進(jìn)制： 255-8+1=248(2) 由F輸出，實現(xiàn)248分頻。上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)Data inputsData outputsCLRLOADENTENPCLKRCOQ0Q1Q2Q3D0D1D2D3Clear PresetCount Inhibit12 13 14 15 0 1 2lThe LOW level pulse on the CLR input causes all the outputs to go LOW.l Next, the LOW on the LOAD synchronously

9、 enters the data into the counter and 1100 appear on the Q outputs at the positive-going clock edge.l The count advance through states 13, 14, and 15. And then recycles to 0, 1 during high ENT and ENP.l When ENP goes LOW, the counter is inhibited and remains in the binary 2 state.上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基

10、礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)5.3 5.3 試分析圖題所示電路的邏輯功能。試分析圖題所示電路的邏輯功能。 02nJQ01K0CPCP111JK10nC PQ解解 (1) 驅(qū)動程式和時鐘方程驅(qū)動程式和時鐘方程210nnJQ Q21K2CPCP上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)(2) 將驅(qū)動方程代入特性方程得狀態(tài)方程將驅(qū)動方程代入特性方程得狀態(tài)方程 由狀態(tài)轉(zhuǎn)換圖可見該由狀態(tài)轉(zhuǎn)換圖可見該電路為異步電路為異步5進(jìn)制計數(shù)器進(jìn)制計數(shù)器。上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)5.11 用用JK觸發(fā)器設(shè)計圖題所示兩相脈沖發(fā)生電路。觸發(fā)器設(shè)計圖題所示兩相脈沖發(fā)生電路。解解 電路的循

11、環(huán)狀態(tài)為電路的循環(huán)狀態(tài)為00 10 11 01 00，因此可按，因此可按同步計數(shù)器設(shè)計，用兩個同步計數(shù)器設(shè)計，用兩個JK FF實現(xiàn)。實現(xiàn)。(1) 作次態(tài)卡諾圖求狀態(tài)方程和輸出方程作次態(tài)卡諾圖求狀態(tài)方程和輸出方程 Q1n Q0nQ1n+1 Q0n+10010010010111101上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ) Q1n Q0nQ1n+1 Q0n+10010010010111101(2) 求驅(qū)動方程求驅(qū)動方程 將狀態(tài)方程與將狀態(tài)方程與JK觸發(fā)器的特性方程對比觸發(fā)器的特性方程對比FF0FF1上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)5.12 一個同步時序電路如

12、圖題所示。設(shè)觸發(fā)器的初態(tài)一個同步時序電路如圖題所示。設(shè)觸發(fā)器的初態(tài)Q1 = Q0 = 0。(1) 畫出畫出Q0 、Q1和和F相對于相對于CP的波形；的波形；(2) 從從F與與CP的關(guān)系看，該電路實現(xiàn)何種功能？的關(guān)系看，該電路實現(xiàn)何種功能？1）寫方程式）寫方程式解解 上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ) Q1n Q0nQ1n+1 Q0n+10001011110001100狀態(tài)轉(zhuǎn)換表00 01 1110從從F與與CP的關(guān)系可以看出該電路實現(xiàn)三分頻的關(guān)系可以看出該電路實現(xiàn)三分頻。上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)5.15 用用74LS293及其它必要的電路組

13、成六十進(jìn)制計數(shù)器，畫出及其它必要的電路組成六十進(jìn)制計數(shù)器，畫出電路連接圖。電路連接圖。解解 74LS293為異步為異步2-8-16進(jìn)制集成計數(shù)器，需要兩片級聯(lián)實現(xiàn)進(jìn)制集成計數(shù)器，需要兩片級聯(lián)實現(xiàn)60進(jìn)制計數(shù)器。進(jìn)制計數(shù)器。方法一：全局反饋清零方法一：全局反饋清零上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)方法二：局部反饋清零方法二：局部反饋清零上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)5.20 計數(shù)器計數(shù)器74161構(gòu)成電路如圖題構(gòu)成電路如圖題5.20所示，試說明其邏輯功能。所示，試說明其邏輯功能。 74161(1)的CO輸出控制著74161(2)的CTP和CTT，而

14、74161(2)的輸出CO又作為反饋控制預(yù)置信號(同步置數(shù)），又CO = Q3Q2Q1Q0CTT，因此，兩片計數(shù)器的滿狀態(tài)和預(yù)置狀態(tài)即為計數(shù)器的結(jié)束和初始狀態(tài)。所以，該電路為同步196進(jìn)制計數(shù)器。解解 上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)5.29 電路如圖題所示，要求電路如圖題所示，要求(1) 列出電路的狀態(tài)遷移關(guān)系列出電路的狀態(tài)遷移關(guān)系(設(shè)初始狀態(tài)為設(shè)初始狀態(tài)為0110)；(2) 寫出寫出F的輸出序列。的輸出序列。上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)6.5 集成單穩(wěn)態(tài)觸發(fā)器集成單穩(wěn)態(tài)觸發(fā)器7412

15、1組成電路如圖題所示，要求組成電路如圖題所示，要求(1) 計算計算uO1、uO2的輸出脈沖寬度；的輸出脈沖寬度；(2) 若若uI如圖中所示，試畫出輸出如圖中所示，試畫出輸出uO1、uO2的波形圖。的波形圖。上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)解解 (1) 555組成了多諧振蕩器，74193為異步置數(shù)，置數(shù)始終有效，電路狀態(tài)一直為1110B；4538組成了單穩(wěn)態(tài)電路。(2) uo1的周期 T=0.7（R1+2R2）C=0.35ms(3) 74193不計數(shù)，進(jìn)位端一直

16、為高。(4) 4538輸出一直為穩(wěn)態(tài)，低電平，無波形輸出。上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)6.20 用相同的信號輸入到各電路，再用示波器觀測出各輸出波形如圖所用相同的信號輸入到各電路，再用示波器觀測出各輸出波形如圖所示，試根據(jù)輸入輸出波形判斷三種電路是何種電路。（設(shè)直流電源電壓為示，試根據(jù)輸入輸出波形判斷三種電路是何種電路。（設(shè)直流電源電壓為+5V）解 框中為施密特電路。因施密特電路輸出周期與輸入信號周期相同，而輸出脈寬取決于輸入信號到達(dá)施密特電路上限閾值電壓和下限閾值電壓的時間?？蛑袨閱畏€(wěn)觸發(fā)器。因單穩(wěn)電路輸出脈寬取決于其暫穩(wěn)態(tài)時間，而輸出周期取決于觸發(fā)信號周期?？蛑?/p>

17、為二分頻電路。因它輸出周期為觸發(fā)脈沖周期的2倍，且為方波輸出。上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ) 例例 分析圖所示電路的邏輯功能。如何能改變輸出波形的頻分析圖所示電路的邏輯功能。如何能改變輸出波形的頻率和幅度？率和幅度？ 上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)解 本題可以劃分成三個功能塊，第一塊是由555構(gòu)成的脈沖發(fā)生電路，它可以產(chǎn)生第二塊8位二進(jìn)制計數(shù)器所需的時鐘信號CLK，第三塊是由DAC0808和I/U轉(zhuǎn)換構(gòu)成的 D/A轉(zhuǎn)換電路。 整個電路實現(xiàn)了鋸齒波發(fā)生器。由于輸出波形的頻率是CLK的256分頻，改變電阻R1、R2或電容C都可以改變555產(chǎn)生CL

18、K的頻率，也就改變了輸出波形的頻率。改變I/U轉(zhuǎn)換電路的反饋電阻RF或VREF的值都可以改變輸出波形的幅度。上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)7.5 用一個用一個4位二進(jìn)制計數(shù)器位二進(jìn)制計數(shù)器74161、一個、一個4位位D/A轉(zhuǎn)換電路和轉(zhuǎn)換電路和一個二輸入與非門設(shè)計一個能夠產(chǎn)生圖題波形的波形發(fā)生器一個二輸入與非門設(shè)計一個能夠產(chǎn)生圖題波形的波形發(fā)生器電路。電路。解 先分析計數(shù)器應(yīng)該設(shè)計為多少進(jìn)制的計數(shù)器？由波形要求可知，應(yīng)為10進(jìn)制。設(shè)計電路如圖所示。上頁上頁下頁下頁返回返回數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)8.2 試用試用8片片1024 4的的RAM和和1片片2 4譯碼器組成譯碼器組成4096 8的的RAM。解 本題是RAM的復(fù)合擴(kuò)展。一般先進(jìn)行位，再進(jìn)行字?jǐn)U展。先用片10244的RAM進(jìn)行位擴(kuò)展成1024的RAM塊，如圖解8.2(1)所示。再