《計(jì)算機(jī)組成與工作原理》第三章復(fù)習(xí)題

1、計(jì)算機(jī)組成與工作原理第3章復(fù)習(xí)題第一部分中央處理器一、填空題1、馮.諾依曼等三人在1946年提出了計(jì)算機(jī)應(yīng)由 、存儲(chǔ) 器、輸入設(shè)備和輸出設(shè)備5大基本部件組成。2、CPU勺基本功能有、和03、CPU勺基本功能就是對 和 在時(shí)間與空間上實(shí)施正確的控制。4、CPUB、和CACHE大部分組成。5、ALU表示; CU表示; IR表示。6、存儲(chǔ)器數(shù)據(jù)寄存器簡稱 ;累加寄存器簡稱 ;程序狀態(tài)字寄存器簡稱7、運(yùn)算器由、和 組成，它的主要功能是、。8、控制器由、和組成，它的主要功能是09Tcpu的 是用來暫時(shí)保存運(yùn)算和控制過程中的中間結(jié)果、 最終結(jié)果以及控制、狀態(tài)信息的，它可以分為 和 兩大類。10、又稱指令計(jì)

2、數(shù)器，用來存放正在執(zhí)行的指令地址和接著要執(zhí)行的下條指令地址。11、用來存放從存儲(chǔ)器中取出的指令。12、用來保存當(dāng)前CPUff訪問的主存單元的地址。13、計(jì)算機(jī)的指令是 的簡稱，是計(jì)算機(jī)硬件能夠識(shí)別和執(zhí)行的操作命令，用 編碼形式表小014、是一臺(tái)計(jì)算機(jī)所能執(zhí)行的全部指令的集合。15、一個(gè)完善的指令系統(tǒng)應(yīng)該具備的特性是 、和。16、指令包括 和,其中前者用來表示各種不同的操作。17、指令中用不同的代碼段表示不同信息，這種代碼段的劃分和含義，就是指令的編碼 方式，又叫。18、有些地址信息可以在指令中明顯的給出，稱為 ;也可以依照某種事先 的約定，用隱含的方式給出，稱為 。19、二地址指令格式為：OP

3、A1A2該指令完成的操作可示意： 20、二地址指令格式為：OPA該指令完成的操作可示意： 21、 操作碼編碼方案有 和 兩種。 編碼 的原貝U是22、所謂，指的是尋找操作數(shù)的地址或下一條將要執(zhí)行的指令地址。23、指令尋址分為和兩種方式。24、地址碼中給出的地址稱為一，它經(jīng)過運(yùn)算能夠得到直接訪問主存的地址稱為。25、數(shù)據(jù)尋址分為 、_、和 八種方式。26、一個(gè)較為完善的指令系統(tǒng)，指令可分為 、和 八種。27、就計(jì)算機(jī)系統(tǒng)的指揮中心，它是由 、_ 和 四部件組成。28、控制器指令部件的主要任務(wù)是 ,它包括29、控制器時(shí)序部件包括 、o30、是控制器的心臟，其功能是 。31、指令周期是指 。一個(gè)指令

4、周期劃 分為若干個(gè)。最短的指令周期為兩個(gè)機(jī)器周期： 和。32、把一個(gè)機(jī)器周期分為若干個(gè)相等的時(shí)間段，每一個(gè)時(shí)間段對應(yīng)一個(gè)電位信號(hào)，稱為。節(jié)拍的寬度取決于 的時(shí)間。33、節(jié)拍的選取一般有 、四 種方法。34、在一個(gè)節(jié)拍內(nèi)常常設(shè)置一個(gè)或幾個(gè) ,作為各種同步脈沖的來源。35、在小型機(jī)中每個(gè)指令周期中常采用 、三 級(jí)時(shí)序系統(tǒng)。36、 時(shí)序控制方式可分為 、 、 三種。37、聯(lián)合控制方式的設(shè)計(jì)思想是 38、指令運(yùn)行的三個(gè)階段是 、。39、控制器的核心是。40、根據(jù)產(chǎn)生微操作控制信號(hào)的方式不同，控制器可分為 、 和。41、組合邏輯控制器的主要缺點(diǎn)是。改進(jìn)辦法是采用 ,它是英國劍橋大學(xué)的42、是計(jì)算機(jī)中最基

5、本的、不可再分解的操作。 是控制計(jì)算機(jī) 各部件完成某個(gè)微操作的命令，它是構(gòu)成控制序列的最小單位。它們是一一對應(yīng)的。是 的控制信號(hào)，是 的操作過程。有兼容性和互斥性之分。43、是控制存儲(chǔ)器中的一個(gè)單元的內(nèi)容，即控制字，是若干個(gè)微命令的集合。存放控制字的控制存儲(chǔ)器的單元地址就稱為 。44、微指令有 和 之分。45、微周期是指。46、一系列微指令的有序集合就是。每一條機(jī)器指令都對應(yīng)一個(gè)0477微程序控制器包括、等。48、微程序控制器的工作過程實(shí)際上就是 的 過程。49、PLA是指。50、是微程序控制器的核心部件，用來存放微程序。二、簡答題1、設(shè)某臺(tái)機(jī)器有指令128種，用兩種操作碼編碼方案。(1)用固

6、定長度操作碼方案設(shè)計(jì)其操作碼編碼。(2)如果在128種指令中常用指令有8種，使用概率為80%其余指令使用概率為20% 采用可變長度操作碼編碼方案設(shè)計(jì)其編碼，求出其操作碼的平均長度。2、某機(jī)器指令格式如圖所示：15109870OPXD圖中D為形式地址，X為尋址特征位，且X=0時(shí)，不變址；X=1時(shí)，用變址寄存器X1進(jìn) 行變址；X=2時(shí)，用變址寄存器X2進(jìn)行變址；X=3時(shí)，相對尋址。設(shè)(PQ =1234H, (X1) =0037H, (X2) =1122H,請確定下列指令的有效地址(均用十六進(jìn)制表示)。(1) 4420H(2) 2244H(3) 1322H(4) 3521H(5) 6723H第二部分

7、存儲(chǔ)器一、填空題51、提高存儲(chǔ)器性能的重要途徑是 和。52、按存儲(chǔ)器在計(jì)算機(jī)系統(tǒng)中的作用分為 、和0537 用來存放當(dāng)前計(jì)算機(jī)正在執(zhí)行的程序段和數(shù)據(jù)， 提高CPIB行速度。54、用來存放計(jì)算機(jī)運(yùn)行期間所需要的程序和數(shù)據(jù)，CPU可直接隨機(jī)地進(jìn)行讀/寫訪問。55、用來存放當(dāng)前暫不參與運(yùn)行的程序和數(shù)據(jù)以及一些需要永久性保存I56、 按存儲(chǔ)器的存取方式分為 、 、 和57、采用半導(dǎo)體器件制造的存儲(chǔ)器，主要有 和 兩大類。前者存取速度快、集成度較低、功耗大、成本較高。58、采用激光技術(shù)控制訪問的存儲(chǔ)器，一般分為 、_ 3種。59、具有破壞性讀出的存儲(chǔ)器，每當(dāng)一次讀出操作之后，必須緊接一個(gè) 操 作，以便恢

8、復(fù)被破壞的信息。60、為了解決、和 之間的矛盾，通常把各種不同存儲(chǔ)容量、不同存取速度的存儲(chǔ)器，按一定的體系結(jié)構(gòu)組織起來，形成一個(gè)整體的存 儲(chǔ)系統(tǒng)。61、存儲(chǔ)層次是為解決主存速度不足而提出來的； _存儲(chǔ)層次是為解決主存容量不足而提出來的。62T存儲(chǔ)器中最小的存儲(chǔ)單位是 ,它可以存儲(chǔ)一個(gè)二進(jìn)制代碼。若干個(gè)_ 組成存儲(chǔ)單元。許多個(gè)存儲(chǔ)單元組成一個(gè) 。63、主存的主要性能指標(biāo)是、064T主存通常由、組成。65、靜態(tài)MOS?儲(chǔ)器基于 的工作原理，只要不斷電，就可以保存信息。動(dòng)態(tài)MO琳存器利用 保存信息，其功耗小，集成度更高， 價(jià)格更低，在主存中獲得大量使用。66、用6個(gè)MOST子，可構(gòu)成一個(gè)靜態(tài)的記憶單

9、元，存儲(chǔ) 位二進(jìn)制數(shù)信息。67、ROMT分為、四種。68、閃速存儲(chǔ)器又叫，它在某些應(yīng)用中可代替磁盤又稱069、RAME片通過、和 與外部連接。其中_一是單向輸入的，其數(shù)目與芯片容量有關(guān)； 是雙向的，既可輸入，也可輸 出，其數(shù)目與數(shù)據(jù)位數(shù)有關(guān)。70、容量為2048*8的芯片，地址線有 根，數(shù)據(jù)線有 根。71、由于采用了 技術(shù)，因此，DRAMS片每增加一條地址線，實(shí)際上增加 了兩位地址，也即增加了四倍的容量。72、地址譯碼方式有 、。其中前者又稱字選法，所對應(yīng)的 存儲(chǔ)器是 結(jié)構(gòu)的。后者又稱 。它可以是位結(jié)構(gòu)的，也可以是享結(jié)構(gòu)的。73、主存容量的擴(kuò)展方法有 、和。74、用64K*4的SRAM5片組成

10、64K*8的存儲(chǔ)器，需 片芯片進(jìn)行 擴(kuò)展。75、用8K*4的SRAM5片組成64K*8的存儲(chǔ)器，需 片芯片進(jìn)行 擴(kuò)展。76、片選信號(hào)的譯碼方法可分為 、和。77、主存與CPU勺硬連接有3組連線： 、和。 和 是主存和CPUL間的接口。78、CPU寸主存的基本操作有 、。前者是指將要寫入的信息 存入CPU79、主存的速度通常以 表示，而CPUS度一般用 表示。80、所謂 是指對一個(gè)給定的訪問在建立行和列地址之后， 可以訪問后面3個(gè)連續(xù)的地址，而不需要額外的延遲和等待狀態(tài)。81、FPM DRAM存條主要采用 線的SIMM寸裝，其存取速度一般在 60 100ns 左右。EDO DRAM獲得 的突發(fā)模

11、式周期，SDRAM!發(fā)模式可達(dá)到 82、SDRA幡遍采用 線的 封裝，速度通常以 來 標(biāo)83、是繼SDRAMS后的新型高速動(dòng)態(tài)隨機(jī)存儲(chǔ)器。84、原理是設(shè)置CACH的依據(jù)。它有、 兩個(gè)方面的含義。85、從主存到CACH呼數(shù)據(jù)的傳送是以 為單位進(jìn)行的。86、中的內(nèi)容是正在執(zhí)行的程序段，或?qū)⒁褂玫南噜弳卧闹噶罨驍?shù)據(jù)， 是主存中程序的臨時(shí)副本。86、根據(jù)主存數(shù)據(jù)塊在 CACH即存放方法，可分為 、和。877 CACH殍儲(chǔ)器包括三部分內(nèi)容為 、和。887組相聯(lián)地址映像時(shí)，規(guī)定主存分組和 CACH分組組間采用 映像，而組內(nèi)字塊間米用 映像。89、CACH的替換算法有 和。更新 策略有 和。90、虛擬存

12、儲(chǔ)器將 和 的地址空間統(tǒng)一編址，形成一個(gè)龐大的存儲(chǔ)空間。91、用戶編程的地址稱為 或 ;實(shí)際的主存單元地 址稱為 或。92、虛擬存儲(chǔ)器中，在主存與外存之間傳送的數(shù)據(jù)單位稱 或,而CACH呼叫。937頁式虛擬存儲(chǔ)器的程序虛地址分為兩個(gè)字段: 和;段式 虛擬存儲(chǔ)器的程序虛地址分為兩個(gè)字段：和;段頁式虛擬存儲(chǔ)器的程序虛地址分為三個(gè)字段： 、和0947基于現(xiàn)在的硬盤提升存儲(chǔ)性能和數(shù)據(jù)安全的技術(shù)是 技術(shù)。95、RAID全稱為,簡稱為。96、 代表了所有RAID級(jí)另I中最高的存儲(chǔ)性能。提 供最高的數(shù)據(jù)安全保障。兩者組合形式稱為 。97、糾錯(cuò)海明碼磁盤陣列簡稱 。RAID3全稱為098、無獨(dú)立校驗(yàn)盤的奇偶校

13、驗(yàn)磁盤陣列簡稱 。99、頁表是一張存放在主存中的 和 的對照表。段表是 和 關(guān)系的對照表。100、RAID6全稱。 RAID4全稱。二、簡答題1、用4K*8的芯片構(gòu)成16K*32的存儲(chǔ)器。(1)需幾片4K*8的芯片？如何進(jìn)行擴(kuò)展？(2)畫出邏輯圖。(3)寫出各組芯片的地址范圍。2、簡述CPU寸主存的讀/寫操作。3、簡述主存與輔存的優(yōu)缺點(diǎn)。4、簡述CACHET虛存的主要區(qū)別。5、畫出段頁式虛存的虛實(shí)地址的變換圖。6、簡述 RAID5第三部分總線系統(tǒng)一、填空題101、是一組能為多個(gè)部件服務(wù)的公共信息傳送線路，地址、數(shù)據(jù)以及控制信息都是通過它在計(jì)算機(jī)的各部件之間傳送的。它具有 的特點(diǎn)。102、總線互

14、連結(jié)構(gòu)方式主要有 、和 結(jié)構(gòu)。103、使用一條單一的系統(tǒng)總線來連接 CPU主存和I/O設(shè)備，叫做 結(jié)構(gòu)。在此基礎(chǔ)上增加一組高速的 ,就是雙總線結(jié)構(gòu)。在雙總線結(jié)構(gòu)的基礎(chǔ)上增加 _ 形成三總線結(jié)構(gòu)。104、總線結(jié)構(gòu)對計(jì)算機(jī)系統(tǒng)性能的影響有 、和0前 計(jì)算機(jī)系統(tǒng)的 是指流入、處理和流出系統(tǒng)的信息的速率。106、信息的傳輸有、 和 三種方式。其中 只需要一根傳輸線，且采用 傳送方式，它適合長距離傳輸； 需要多根數(shù)據(jù)線，每一個(gè)數(shù)據(jù)位用要根傳輸線傳送，且采用 傳 送 方式；不同的信號(hào)在不同的時(shí)間段中輪流地向總線的同一條（組）信號(hào)線 上發(fā)出。107、總線操作時(shí)序方式主要有 、和0奇 方式是指發(fā)送和接收雙方完全根據(jù)自身的工作速度和距離的遠(yuǎn)近來確定總線傳送的步調(diào)。109、總線仲裁的依據(jù)是 和。仲裁的方式按總 線電路的位置不同，可分為 和。110、集中式仲裁可分為 、和。111、分布式仲裁是以 仲裁策略為基礎(chǔ)的。112、集中式仲裁中每個(gè)功能模塊有兩條線連到中央仲裁器，一條是 ,另一條是 113、按總線連接的部件分