Cadence 快速入門教程

1、Cadence SPB15.7 快速入門視頻教程目錄第1講 課程介紹，學(xué)習(xí)方法，了解CADENCE軟件第2講 創(chuàng)建工程，創(chuàng)建元件庫第3講 分裂元件的制作方法區(qū)別（Ctrl+B、Ctrl+N切換Part）點(diǎn)擊View，點(diǎn)擊Package可以顯示所有的元件Part1、 homogeneous 和 heterogeneous 2、創(chuàng)建homogeneous類型元件3、創(chuàng)建heterogeneous類型元件第4講 正確使用heterogeneous類型的元件增加packeg屬性。點(diǎn)擊Option，選擇Part Properties，選擇new，增加屬性。用于在原理圖中確定同一塊的元件。1、可能出現(xiàn)的錯

2、誤2、出現(xiàn)錯誤的原因3、正確的處理方法第5講 加入元件庫，放置元件1、如何在原理圖中加入元件庫2、如何刪除元件庫3、如何在元件庫中搜索元件4、放置元件5、放置電源和地第6講 同一個頁面內(nèi)建立電氣互連（設(shè)置索引編號，Tools里面，Annotate來設(shè)置）1、放置wire，90度轉(zhuǎn)角，任意轉(zhuǎn)角(畫線時按住Shift)2、wire的連接方式3、十字交叉wire加入連接點(diǎn)方法，刪除連接點(diǎn)方法（快捷鍵 J）4、放置net alias方法（快捷鍵n）5、沒有任何電氣連接管腳處理方法（工具欄 Place no Conection）6、建立電氣連接的注意事項(xiàng)第7講 總線的使用方法1、放置總線（快捷鍵 B）2

3、、放置任意轉(zhuǎn)角的總線（按住Shift鍵）3、總線命名規(guī)則（LED0:31，不能數(shù)字結(jié)尾）4、把信號連接到總線（工具欄Place Bus entry 或者 E）5、重復(fù)放置與總線連接的信號線（按住Ctrl向下拖）6、總線使用中的注意事項(xiàng)7、在不同頁面之間建立電氣連接(工具欄 Place off-page connector)第8講 browse命令的使用技巧(選中dsn文件，選擇Edit中的browse)1、瀏覽所有parts，使用技巧（瀏覽元件<編號，值，庫中的名字，庫的來源>，雙擊元件可在原理圖上找到元件）2、瀏覽所有nets，使用技巧（瀏覽網(wǎng)絡(luò)）3、瀏覽所有offpage co

4、nnector，使用技巧（頁面間的連接網(wǎng)絡(luò)，一般一個網(wǎng)絡(luò)至少會在兩個頁面中出現(xiàn)）4、瀏覽所有DRC makers，使用技巧（DRC檢測）第9講 搜索操作使用技巧（右上腳的望遠(yuǎn)鏡那，按下下拉三角可以設(shè)置搜索的范圍）1、搜索特定part（查找元件）2、搜索特定net（查找網(wǎng)絡(luò)）3、搜索特定power（查找電源）4、搜索特定flat nets（將搜索的網(wǎng)絡(luò)在一個原理圖中都高亮顯示）第10講 元件的替換與更新(打開Designer Cache，選中元件，右鍵打擊，選擇Replace Cache或者Update Cache)1、replace cache用法（New Part Name 選擇替換元件，P

5、art Library 庫的位置，Action 1、保存原理圖屬性（比如編號），2、去除所有屬性）2、update cache用法（同replace Cache，如果更改了元件，可以用updata把最新的元件模型更新進(jìn)來）3、replace cache與pdate cache區(qū)別（replace可以更改元件與元件庫的連接關(guān)系，封裝屬性只能用replace的不保存屬性來更新封裝信息）第11講 對原理圖中對象的基本操作1、對象的選擇2、對象的移動（默認(rèn)是保持現(xiàn)有連接的移動，可以按住Alt可以斷開連接），（斷開后如不能移動連接：打開菜單欄Options，打開prefrence，選擇Miscellan

6、eous，勾選右下角wire Drag）3、對象的旋轉(zhuǎn)(選中元件，然后按住R鍵)4、對象的鏡像翻轉(zhuǎn)(選中元件，選擇菜單欄edit中的mirror（文本和位圖不能鏡像）)5、對象的拷貝、粘貼、刪除（按住Ctrl，然后選中元件并拖動）第12講1、修改元件的VALUE及索引編號方法（雙擊VALUE或者索引編號就可以直接改了）2、屬性值位置調(diào)整（選中并拖動）3、放置文本（菜單欄place，text（換行按住Ctrl和Enter）?；蛘吖ぞ邫赥ext）4、文本的移動、旋轉(zhuǎn)、拷貝、粘貼、刪除5、編輯文字的大小、字體、顏色（雙擊可編輯）6、放置圖形（工具欄中選擇形狀放置）第13講 如何添加footprint

7、屬性（元件屬性豎排顯示，將鼠標(biāo)放在左上角元件的上一欄空白位置，右鍵單擊，選擇pivot）1、在原理圖中修改單個元件封裝信息（雙擊元件在PCB Footprints，在封裝里面編輯入你的封裝 ）2、在元件庫中修改封裝信息，更新到原理圖（打開元件，選擇options，選擇package properties）3、批量修改元件封裝信息（選中所有要編輯的元件，將鼠標(biāo)放在元件上變成十字之后右鍵單擊，選擇Edit Properties。全部選中PCB Footprint，在最上面一欄鼠標(biāo)右鍵單擊選擇Edit，可以統(tǒng)一編輯）（也可以選中一頁進(jìn)行修改）兩種方法：（1） 直接針對元件修改，（2）在propert

8、y editor中選擇元件修改4 檢查元件封裝信息是否遺漏的快速方法第14講 生成網(wǎng)表1、生成netlist前的準(zhǔn)備工作 （檢查原理圖，檢查是否有電氣連接的錯誤）（取消所有的索引編號，然后再更新索引，注意配置Package）（進(jìn)行DRC檢查，選擇Tools，Design Rules Check(Report里面可以不選Report all net name,一般不選Check SDT compatibili)）(在Session log里面看檢查信息，在工程欄下面)2、生成netlist方法 （選擇DSN文件，Tools，Creat Netlist，點(diǎn)擊PCB Footprint，一般選擇默認(rèn)

9、的勾選，點(diǎn)擊確定）第15講 后處理1、 生成元件清單(選中dsn文件，選中Reports，選擇CIS Bill of Materials 選擇Standard。)（在Peport Properties里面選擇清單輸出的內(nèi)容 Output Format里面是已經(jīng)選擇的要輸出的內(nèi)容，選擇Export BOM report to Excel（選擇Excel輸出），點(diǎn)擊確定）（選中DSN文件，選擇Tools，選擇Bill of Materials，選擇默認(rèn)的點(diǎn)OK，將相同元件的顯示在一起，并顯示數(shù)量）2、 打印原理圖 （選擇DSN，點(diǎn)擊File，選擇Print或者Print Setup）（選中畫圖頁面

10、，右鍵單擊，選擇Schematic Page Properties，點(diǎn)擊Grid Reference選擇需要打印的東西，比如邊框Title等等）第16講 高速電路設(shè)計流程，本教程使用的簡化流程（原則：設(shè)計即正確）設(shè)計流程：布線前仿真：主要是解空間的分析，比如對線長的約束設(shè)計（線長必須在100mil到200mil之間，可以用SI仿真），對線寬，線距設(shè)計，線和過孔距離的設(shè)計。差分對線直接的距離。徑狀線的長度等。仿真之后可以得到一個解空間，對這些設(shè)計的的長度的信息給一個約束范圍。使用約束驅(qū)動布局。可以對你的布局進(jìn)行判斷是否滿足約束條件。最費(fèi)事的是前仿真和后仿真。要設(shè)計約束條件。 布線后驗(yàn)證，DRC檢

11、查和DB doctor數(shù)據(jù)庫的檢查。輸出布局文件制板測試。第17講 Allegro常用軟件模塊介紹，各個軟件模塊之間的關(guān)系第18講 Allegro PCB Editor 軟件操作界面介紹1、可以通過File，Change Editor來切換組件2、Fix用與鎖定元件，使元件不能移動3、Options會顯示當(dāng)前控制命令和參數(shù)，動作和設(shè)置4、find 可以查找元件，選擇Find By Name來選中元件可以查看一個命令能夠?qū)ο筮M(jìn)行操作的內(nèi)容。5、 VisiBility 選擇顯示的對象，比如顯示的層。6、 縮略圖窗口，可以在該窗口中選擇顯示的位置?？梢园醋∈髽?biāo)中鍵選擇顯示位置，或者按住Shift+

12、鼠標(biāo)左鍵移動顯示位置。7、Command為命令執(zhí)行窗口，可以在Commad里面直接執(zhí)行命令。8、菜單display ，color/ 可以進(jìn)行顏色設(shè)置第19講 allegro中兩個重要的概念：class和subclass是什么。工程圖紙：有Title ，有標(biāo)注，有電路路板尺寸的。Class和Sub Class是Cadence的兩種數(shù)據(jù)組。菜單Display，Color/Visibility。能顯示所有的類和子類。將Class分成多個組。也可以在Option中選擇Class和Sub ClassClass：在Stack-Up（組）中可以分為PIin，Via，Drc，Etch，Anti Etch，Bo

13、undary等類Sub Class：一個Class中細(xì)分后有很多Sub Class。Stack-Up：（Soldermask：阻焊層；Pastemask：加焊層）Geonmetry：（Outline：邊框外形；AssemblyNotes/Dfa：裝配信息；Dimension：電路板尺寸標(biāo)注；PlaceGrid/RRoom：自動布局有關(guān)；Silkscreen：絲印層；Place_Bound：元件在板子上占的用的范圍；Body_Center：中心標(biāo)記）Components：（Comp Value：標(biāo)注元件的值；Dev Type：元件的類型；Ref Des：元件的索引編號）Manufactring：

14、加工制造的一些信息（Photoplot_Outline：場所光繪文件的參考線；No_Gloss：標(biāo)注的范圍內(nèi)不能執(zhí)行Gloss；Ncdrill：表示鉆孔數(shù)據(jù)Probe；飛針測試）Areas：區(qū)域（Route Ko：不能布線區(qū)；Via Ko：不能過孔；Package Ko：不能放置元件；Package Ki：在該區(qū)域放置元件）第20講 一.零件建立在Allegro 中, Symbol 有五種, 它們分別是Package Symbol 、Mechanical Symbol、Format Symbol、Shape Symbol、Flash Symbol。每種Symbol 均有一個Symbol Dra

15、wing File(符號繪圖文件), 后綴名均為*.dra。此繪圖文件只供編輯用, 不能給Allegro 數(shù)據(jù)庫調(diào)用。Allegro 能調(diào)用的Symbol 如下:1、Package Symbol一般元件的封裝符號, 后綴名為*.psm。PCB 中所有元件像電阻、電容、電感、IC 等的封裝類型即為Package Symbol。2、Mechanical Symbol由板外框及螺絲孔所組成的機(jī)構(gòu)符號, 后綴名為*.bsm。有時我們設(shè)計PCB 的外框及螺絲孔位置都是一樣的, 比如顯卡, 電腦主板, 每次設(shè)計PCB時要畫一次板外框及確定螺絲孔位置, 顯得較麻煩。這時我們可以將PCB的外框及螺絲

16、孔建成一個Mechanical Symbol, 在設(shè)計PCB 時, 將此Mechanical Symbol 調(diào)出即可。3、Format Symbol由圖框和說明所組成的元件符號, 后綴名為*.osm。比較少用。4、Shape Symbol供建立特殊形狀的焊盤用, 后綴為*.ssm。像顯卡上金手指封裝的焊盤即為一個不規(guī)則形狀的焊盤, 在建立此焊盤時要先將不規(guī)則形狀焊盤的形狀建成一個Shape Symbol, 然后在建立焊盤中調(diào)用此Shape Symbol。5、Flash Symbol二、焊盤連接銅皮導(dǎo)通符號, 后綴名為*.fsm。在PCB 設(shè)計中, 焊盤與其周圍的銅皮相連,

17、可以全包含, 也可以采用梅花辨的形式連接, 我們可以將此梅花辨建成一個Flash Symbol, 在建立焊盤時調(diào)用此Flash Symbol。其中應(yīng)用最多的就是Package symbol即是有電氣特性的零件,而PAD是Package symbol構(gòu)成的基礎(chǔ). 建立PAD啟動Padstack Designer來制作一個PAD,PAD按類型分分為:1. Through,貫穿的;2. Blind/Buried,盲孔/埋孔;3. Single,單面的.按電鍍分:1.Plated,電鍍的;2.Non-Plated,非電鍍的.a.在Parameters選項(xiàng)卡中, Size值為鉆孔大小;Drill sym

18、bol中Figure為鉆孔標(biāo)記形狀,Charater為鉆孔標(biāo)記符號,Width為鉆孔標(biāo)記得寬度大小,Height為鉆孔標(biāo)記得高度大小;b.Layers選項(xiàng)卡中,Begin Layer為起始層,Default Internal為默認(rèn)內(nèi)層,End Layer為結(jié)束層,SolderMask_Top為頂層阻焊, ,SolderMask_Bottom為底層阻焊PasteMask_Top為頂層助焊, PasteMask_Bottom為底層助焊;Regular Pad為正常焊盤大小值,Thermal Relief為熱焊盤大小值,Anti Pad為隔離大小值.建立Symbol三、1.啟動Allegro,新建一

19、個Package Symbol,在Drawing Type中選Package Symbol,在Drawing Name中輸入文件名,OK.2.計算好坐標(biāo),執(zhí)行Layout?PIN,在Option面板中的Padstack中找到或輸入你的PAD,Qty代表將要放置的數(shù) 量,Spacing代表各個Pin之間的間距,Order則是方向Right為從左到右,Left為從右到左,Down為從上到下,Up為從下到 上;Rotation是Pin要旋轉(zhuǎn)的角度,Pin#為當(dāng)前的Pin腳編號,Text block為文字號數(shù);3.放好Pin以后再畫零件的外框Add?Line,Option面板中的Active Clas

20、s and Subclass分別為Package Geometry和Silkscreen_Top,Line lock為畫出的線的類型:Line直線;Arc弧線;后面的是畫出的角度;Line width為線寬.4.再畫出零件實(shí)體大小Add?Shape?Solid Fill, Option面板中的Active Class and Subclass分別為Package Geometry和Place_Bound_Top,按照零件大小畫出一個封閉的框,再填充之Shape?Fill.5.生成零件Create Symbol,保存之!1. Allegro零件庫封裝制作的流程步驟。（使用menter Graph

21、ics 查詢封裝尺寸） （打開pad designer 1、選擇焊盤模式 2、在Designer Layers設(shè)置BEGIN LAYER 在mask Layers設(shè)置SOLEDRMAKST_TOP和PASTMASK_TOP3、保存）2. 規(guī)則形狀的smd焊盤制作方法。3. 表貼元件封裝制作方法。（打開軟件，新建封裝package symbol打開Setup，選擇Designer Parameters,選擇DesignExtents設(shè)置編輯尺寸）選擇Layout，pin，在Option界面設(shè)置然后add line 添加Package_Geometry中的Assembly_Top（裝配層）添加Pa

22、ckage_Geometry中的 Silkscren_Top（絲印層）Add Rectangle 添加 Package_Geometry中的place_Bound_Top(元件占用空間)Layout，Labels，RefDes在Ref Des類中加Assembly_Top (做索引標(biāo)號)Layout，Labels，RefDes在Ref Des類中加Silkscreen_Top (做絲印層標(biāo)號)保存。是一個PSM文件。第21講 1. BGA272封裝制作 TI DSP67132. 如何設(shè)置引腳名稱，如何修改引腳布局第22講 如何創(chuàng)建自定義形狀焊盤設(shè)計焊盤：打開PCB Editor File，ne

23、w，shape symbol，保存好。設(shè)置圖紙大小，設(shè)置網(wǎng)格間距。Shape Rectongular （Etch，TOP，） 畫矩形。Shape circle （Etch，TOP） 畫圓 出現(xiàn)了DRC錯誤選擇shape，merge shape（融合多個焊盤，去除DRC錯誤）選擇File ，Creat symbol，輸入文件名保存為ssm文件（圖形文件）再設(shè)計阻焊層：打開PCB Editor File，new，shape symbol，保存好。設(shè)置圖紙大小，設(shè)置網(wǎng)格間距。Shape Rectongular （Etch，TOP，） 畫矩形。（比焊盤稍微大一點(diǎn)）Shape circle （Etch，

24、TOP） 畫圓 （比焊盤稍微大一點(diǎn)）選擇shape，merge shape（融合多個焊盤，去除DRC錯誤）選擇File ，Creat symbol，輸入文件名保存為ssm文件（圖形文件）增加路徑 :Setup ，user preferences editor，design_paths,Padpath,psmpath）打開pad designer：在layer的各個層的設(shè)計頁面中 在Geometry，shape,選擇你畫的焊盤。保存。第23講 SOIC類型封裝制作（打開軟件，新建封裝package symbol，設(shè)計尺寸，設(shè)計柵格大?。┖推渌⒎绞筋愃频?4講 PQFP類型封裝制作，學(xué)習(xí)引腳的

25、旋轉(zhuǎn)方法（打開軟件，新建封裝package symbol，設(shè)計尺寸，設(shè)計柵格大?。┖推渌⒎绞筋愃频?5講 包含通孔類引腳的零件制作，零件制作向?qū)У氖褂煤副P設(shè)計 選用通孔型，先要設(shè)計一個Flash文件，為內(nèi)層層設(shè)計（DEFAULT INTERNAL）使用時做準(zhǔn)備File，new ，flash symbol。設(shè)計頁面大小，設(shè)計柵格大小。Add，flash，（Inner 是內(nèi)徑 outer 是外徑。Spoke 是開口），設(shè)置好后保存。設(shè)計焊盤。（一種方型，一種圓型）封裝向?qū)е谱鳎╬ackage symbol（wizard）第26講 包含非電氣引腳的零件制作方法第27講 如何創(chuàng)建創(chuàng)建電路板畫板寬：

26、add ,line (Board Geometry outline),倒角manufacture,drafting,fillet,填寫倒角半徑，分別點(diǎn)擊需要倒角的兩條邊。設(shè)置允許布線區(qū)域：setup, Areas, Route KeepinEdit, z-copy,（復(fù)制圖形） 在option中選擇package keepin ，all （contract,offset設(shè)置比要復(fù)制的小多少）放置定位孔：Place，manually,advanced settings,勾選Library，回選Placement List選擇Package symbols第28講 設(shè)置層迭結(jié)構(gòu)，創(chuàng)建電源層地層平面

27、Setup，Cross-section，層的名字 層的作用 厚度 ID 材料 左下角點(diǎn)擊physical將內(nèi)電層設(shè)置為負(fù)片（在negative artwork處打鉤） 給內(nèi)電層鋪銅：使用z-copy,選擇ETCH（走線層）選擇GROUND 打鉤Create dynamic shape(動態(tài)銅)，同樣選擇POWER。第29講 導(dǎo)入網(wǎng)表，柵格點(diǎn)設(shè)置，DRAWING OPTION設(shè)置導(dǎo)入網(wǎng)表：File，Import，Logic，左下角設(shè)置導(dǎo)入路徑設(shè)置網(wǎng)格grid設(shè)置Drawing Options：打開和Clines:顯示轉(zhuǎn)角填充。第30講 手工擺放零件（Ctrl+D進(jìn)入刪除模式，可以刪除元器件）手動

28、放置：Place，manually,advanced settings,勾選Library，回選Placement List選擇Commponents by refdes左邊Selection filters 濾波器選擇一致類型的元器件。第31講 使用原理圖進(jìn)行交互式擺放進(jìn)入原理圖編輯頁面選擇option，preerences，miscellaneous,勾選Enable Intertool Communcation PCB 編輯頁面中打開放置原件界面Shift+s第32講 按原理圖頁面進(jìn)行擺放啟動原理圖：使用Browse，part打開原件清單界面選中所有的元件edit，properties，

29、點(diǎn)擊new，創(chuàng)建一個新的屬性重新建立網(wǎng)表（點(diǎn)擊setup，創(chuàng)建網(wǎng)表時設(shè)置配置文件）點(diǎn)擊edit，在ComponentInstanceProps欄添加上你配置的屬性比如page=YES勾選create or update PCB Editor Board ，勾選allow user defined prop編輯PCB文件的路徑。導(dǎo)入網(wǎng)表時選中creat user-defined properties選中place，quickplace，選中place by propetry中選擇page。根據(jù)需求設(shè)置下面的東西。第33講 使用Allegro PCB Editor按room進(jìn)行擺放在PCB中設(shè)置r

30、oom屬性，edit,properties,在find下的find by name選中comp(or pin),在對話框中選中你要放置在一起的原件，然后點(diǎn)apply，在左側(cè)找到room，出現(xiàn)編輯room的屬性，編輯屬性。在pcb的界面中 添加room區(qū)域：setup，outlines，room outline，點(diǎn)擊creat ，選擇room的名字，設(shè)置room的頂層或底層，room:soft。在pcb中畫出一個框，點(diǎn)擊ok擺放元件：place,quickplace,place by room,選中要擺放的room，點(diǎn)擊place.第34講 使用OrCAD Capture CIS按room進(jìn)行擺

31、放在原理圖編輯頁面，選中原件，右鍵選擇edit properties, 在Filter by:的下拉列表中選擇cadence allegro, 在ROOM標(biāo)簽下編輯room屬性,apply。 編輯好后重新生成網(wǎng)表。重新導(dǎo)入網(wǎng)表，添加room區(qū)域：setup，outlines，room outline，點(diǎn)擊creat ，選擇room的名字，設(shè)置room的頂層或底層，room:soft。在pcb中畫出一個框，點(diǎn)擊ok。擺放元件：place,quickplace,place by room,選中要擺放的room，點(diǎn)擊place。第35講 快速布局，擺放過程中如何自動定位找到零件（通過Blank ra

32、ts all，可以關(guān)閉所有的連接線）導(dǎo)入網(wǎng)表后，place，quick place，選擇place all components，選擇擺放的規(guī)則。Edit，move，在find下，find by name下，選擇symbol(or pin),編寫你要選擇的原件，就可以移動你要移動的元件。第36講 PCB布局基本知識簡單介紹（在move中可以旋轉(zhuǎn)）ACF451832（EMI濾波器）（在放置濾波電容時，如果有多個電容讓小電容靠近需要濾波的管腳效果好一些，大電容靠近磁珠）特殊元件需要固定的話，增加fix屬性。注意：模擬和數(shù)字電路分區(qū)放置，對噪聲比較敏感的地方，將濾波元件盡量靠近，盡量不要過孔。如果條

33、件允許盡量使用引角濾波的方式，一般磁珠加電容，濾波元件盡量靠近芯片。干擾源：一般有時鐘電路，高速總線電路（高速RAM電路）、高速電路，開關(guān)電源等，盡量遠(yuǎn)離模擬電路部分。濾波電容在芯片附近要比較均勻的分布，越小的電容要越靠近芯片、去耦元件，平面去耦（用著大芯片上）。端接電阻：分源端端接和末端端接，源端的盡量靠近源端，末端靠近末端（要先滿足濾波電容）。第37講 約束規(guī)則設(shè)置對話框簡介，各部分關(guān)系 有時候庫中的過孔不出來，將path中的路徑刪除，重新添加一下就可以了。Setup,Constraints ,最上面標(biāo)準(zhǔn)設(shè)計規(guī)則（set Standard values）點(diǎn)擊。包含比較基礎(chǔ)的線的屬性，（可以

34、根據(jù)不同層不同設(shè)置）擴(kuò)展的設(shè)計規(guī)則（Extended design rules）:間距設(shè)置規(guī)則（Spaceing rule set）:設(shè)置各項(xiàng)間距的值（set values）設(shè)置完之后，使用網(wǎng)絡(luò)表（Assignment table）設(shè)置DRC檢查的選項(xiàng)(Set DRC modes)線寬和過孔屬性(physical (line/vias) rule set)設(shè)計進(jìn)行DRC檢查項(xiàng)目的選項(xiàng)(Design constraints)電氣約束規(guī)則（Electrical constraint sets）：EC set。在net values中新建一個values可以設(shè)計走線長度，最大過孔數(shù)量，傳播延時，相對

35、傳播延時，最大并行度，阻抗，電氣走線的長度。設(shè)置一個值賦給某個網(wǎng)絡(luò)。設(shè)置約束區(qū)域（Constraint areas）:可以設(shè)置一個區(qū)域的專用規(guī)則。實(shí)例設(shè)置基礎(chǔ)規(guī)則：打開set standard values 可以按照上圖實(shí)例設(shè)置。pad to pad 設(shè)置會影響，pin to pin , pin to via , via to via打開set values按照上圖設(shè)置。第38講 約束規(guī)則設(shè)置方法Spacing Rule set (DEFAULT 默認(rèn)規(guī)則),距離設(shè)置Physical （）Rule set，線寬設(shè)置 （Min neck,徑狀線。從焊盤中間穿過的線）Diff primary 差分

36、對T junctions T型連接在via list property里面設(shè)置默認(rèn)過孔可以根據(jù)網(wǎng)絡(luò)設(shè)置屬性（首先在Set Value,然后添加一個特殊規(guī)則，先鍵入名字，然后點(diǎn)擊add，就可以添加特規(guī)則，同時在physcial propetry中設(shè)置相對應(yīng)的規(guī)則。在Edit，properties中先查找到同樣線寬屬性的網(wǎng)絡(luò)加入到Selected objects中，點(diǎn)擊apply，找到Net_Physical_Type,來設(shè)置Value屬性，進(jìn)入規(guī)則設(shè)置中，在Assignment table中，可以找到添加的設(shè)置了Value的網(wǎng)絡(luò)，選中你設(shè)計的約束規(guī)則）也可以設(shè)置DRC檢查規(guī)則。SP17.0設(shè)置方

37、式：Edit -> properties。在Find，選擇net，name，點(diǎn)擊more，將需要設(shè)置成同一物理網(wǎng)絡(luò)規(guī)則的網(wǎng)絡(luò)加進(jìn)去，點(diǎn)OK，在Edit Property界面，選擇Physical_Constraint_Set編輯Value設(shè)置物理網(wǎng)絡(luò)規(guī)則組名，點(diǎn)擊Apply。成功設(shè)置物理網(wǎng)絡(luò)規(guī)則組。進(jìn)入Constraint Manager（約束編輯器）進(jìn)入Physical -> Physical Constraint Set，選擇All Layers，編輯新建立的物理網(wǎng)絡(luò)規(guī)則組的約束。在Net，All Layer中將想要使用該規(guī)則的網(wǎng)絡(luò)組的約束的Referenced Physica

38、l Cset屬性改為該物理網(wǎng)絡(luò)規(guī)則組名稱。SP17.0設(shè)置Spacing規(guī)則：在約束管理其中點(diǎn)擊Objects，點(diǎn)擊Create，選擇Spacing Cset。輸入空間規(guī)則組名字。在Spacing界面的Spacing Constraint Set中的All Layers中編輯空間規(guī)則組的參數(shù)。然后在Net，All Layer中選中需要改規(guī)則的網(wǎng)絡(luò)。將Referenced Spacing Cset的屬性該為該空間規(guī)則組的名稱。同理還可以設(shè)置其他幾個約束組的規(guī)則。第39講 線寬線距規(guī)則設(shè)置示例（時鐘走線最好要比信號線粗一些，線距也寬一些，減少干擾）特殊規(guī)則設(shè)置，可以根據(jù)線規(guī)則設(shè)置。比如電源的線寬，

39、信號線寬，時鐘線寬。Spacing Rules Set也可以設(shè)置特殊規(guī)則，在Edit，properties中先查找到同樣線寬屬性的網(wǎng)絡(luò)加入到Selected objects中，點(diǎn)擊apply，找到Net_Spacing_Type。設(shè)置好名字，之后和線寬設(shè)置類似。SP17.0設(shè)置方式：Edit -> properties。在Find，選擇net，name，點(diǎn)擊more，將需要設(shè)置成同一網(wǎng)絡(luò)規(guī)則的網(wǎng)絡(luò)加進(jìn)去，點(diǎn)OK，在Edit Property界面，選擇Physical_Constraint_Set編輯Value設(shè)置網(wǎng)絡(luò)組名，點(diǎn)擊Apply。成功設(shè)置網(wǎng)絡(luò)組。進(jìn)入Constraint Mana

40、ger（約束編輯器）進(jìn)入Physical -> Physical Constraint Set，選擇All Layers，編輯新建立的網(wǎng)絡(luò)組的約束限制。在Net，All Layer中將想要使用該規(guī)則的網(wǎng)絡(luò)組的約束的Referenced Physical Cset屬性改為該網(wǎng)絡(luò)組名稱。SP17.0設(shè)置Spacing規(guī)則：在約束管理其中點(diǎn)擊Objects，點(diǎn)擊Create，選擇Spacing Cset。輸入空間規(guī)則組名字。在Spacing界面的Spacing Constraint Set中的All Layers中編輯空間規(guī)則組的參數(shù)。然后在Net，All Layer中選中需要改規(guī)則的網(wǎng)絡(luò)。將

41、Referenced Spacing Cset的屬性該為該空間規(guī)則組的名稱。同理還可以設(shè)置其他幾個約束組的規(guī)則。元件屬性設(shè)置：在Properties，選擇Component，選擇Component Properties，選擇General，在編輯框可以設(shè)置元件的屬性，比如Fixed屬性。在Reuse中可以設(shè)置Module屬性。同理在Properties可以設(shè)置網(wǎng)絡(luò)屬性，等等。在General Properties中可以設(shè)置網(wǎng)絡(luò)是否顯示（No Rat）。可以設(shè)置Fixed等等屬性。設(shè)置元件屬性的方法二：Edit -> properties。在Find，選擇Comp or pin，name點(diǎn)

42、擊More，選擇要設(shè)置屬性的元件。點(diǎn)擊Apply，彈出Edit Property，選擇Fixed屬性（元件不能移動），Hard_Location(元件重命名過程中序號不變)在Setup -> Constraints -> Modes中可以設(shè)置約束的開啟與關(guān)閉。DRC檢查設(shè)置，將相應(yīng)的要設(shè)置開啟和關(guān)閉的設(shè)置好。顯示元件的屬性：第40講 區(qū)域約束規(guī)則設(shè)置？首先在cadence17.0中的菜單欄選擇setup->constraints->constraint manager,打開constraint manager管理器：然后，選擇physical>region->

43、;all layers,并在右側(cè)欄中選中objects下的工程文件右鍵，在彈出的窗口中選擇create>region:然后會彈出create region的對話框，在框中添加你一個region的名字（這個名字隨便加，最好有意義，讓人知道是什么），然后點(diǎn)擊OK：此時會在type下多出一個命名為BGA_REG的rgn，設(shè)置它的規(guī)則。這里選擇默認(rèn)的線寬規(guī)則：這一步，這只好了再命名為BGA_REG的區(qū)域的現(xiàn)況規(guī)則，我們還需要這只這個區(qū)域的線距（spacing）規(guī)則，設(shè)置同線寬規(guī)則一樣。點(diǎn)擊spacing->region->all layer,此時可以看到在region下已經(jīng)有一個BG

44、A_REG的區(qū)域了，這是我們剛才設(shè)的那個，在右邊的工作區(qū)中選擇默認(rèn)的線距即可。接下來點(diǎn)擊下邊沒的其他欄pins、vias等，同樣設(shè)置為默認(rèn)即可。然后回到PCB編輯窗口中，點(diǎn)擊options選項(xiàng)卡，在active class and suclass中選擇constraint region，subclass選擇all（該區(qū)域規(guī)則對雖有曾均適用）：然后再在菜單中選擇shape->rectangular(畫一個矩形的shape)：此時，右邊的option選項(xiàng)區(qū)域會多出一些選項(xiàng)，如下：在，assign to region選項(xiàng)中，點(diǎn)下拉菜單，選擇剛才設(shè)置的BGA_REG區(qū)域規(guī)則。然后在需要添加區(qū)域約

45、束的地方畫一個矩形，如下在BGA的區(qū)域添加約束區(qū)域：至此，一個BGA的區(qū)域約束規(guī)則就設(shè)置好了。我們看到，12MIL線寬的走線在BGA_REG區(qū)域中走線的線寬已經(jīng)為我們設(shè)置的區(qū)域規(guī)則走線線寬8NIL：第41講 點(diǎn)擊Setup，Electrical Constraint Spreadsheet(約束管理器)，可以設(shè)置顯示連接線。1. 設(shè)置器件模型，加載模型庫，賦予器件模型設(shè)置xnet：Analyze, SI/EMI Sim, Library點(diǎn)擊Add existing library , Local Library Path，找到模型庫，選擇文件夾，點(diǎn)擊OKxnet：analyre, SI/EMI

46、 Sim , Model 為器件設(shè)置仿真模型，點(diǎn)擊Auto Setup(添加默認(rèn)模型，電阻有默認(rèn)模型)，選擇要設(shè)置模型的器件，點(diǎn)擊find model。刪除Model name Patten中的內(nèi)容，找現(xiàn)有的模型，或者自己設(shè)計，點(diǎn)擊OK。2. Constraint manager objects顯示設(shè)置重新打開Electrical Constraint Spreadsheet(約束管理器)。發(fā)現(xiàn)地址和數(shù)據(jù)線有變化，可以在Object中設(shè)置顯示濾波器，選擇Type選擇Xnet，將要顯示的加上。3. 創(chuàng)建總線選中所有的地址總線，右鍵選擇Creat，Bus。給總線設(shè)置名字，點(diǎn)擊OK。就會將所有該總線

47、的網(wǎng)絡(luò)放在同一個總線下面。類似創(chuàng)建數(shù)據(jù)總線。SP17.0操作步驟：首先先要設(shè)置需要設(shè)置模型的網(wǎng)絡(luò)使其顯示，添加模型庫：點(diǎn)擊Analysis，選擇Model Browser，選擇DML Models。點(diǎn)擊Analysis，Model Assigment，點(diǎn)擊OK，點(diǎn)擊是，進(jìn)入Signal Model Assignment對話框。點(diǎn)擊Auto Setup，可以將默認(rèn)的模型加入。沒有模型的元器件，可以點(diǎn)擊元件選擇Find model，跳出SI Model Brower對話框，將Model Name Pattern中的默認(rèn)模型名刪掉，然后到現(xiàn)有的模型中找到該元件的模型。然后關(guān)閉模型添加的對話框。打開約

48、束管理器。在Electrical，net，Routing，Wiring中操作。創(chuàng)建Net Group，選中線，右鍵單擊選擇Creat Net Group。SPB16.6后用Net Group代替Bus。第42講 設(shè)置拓?fù)浼s束（方法1）地址總線的設(shè)置。顯示網(wǎng)絡(luò)，display，show Rat，net。在約束管理器中的Wiring中，選中要顯示的網(wǎng)絡(luò)，右鍵單擊選中Select。編輯總線拓?fù)浣Y(jié)構(gòu)：Logic , net Schedule，點(diǎn)擊一個引腳，移動，然后右鍵單擊，選中Insert T，左鍵點(diǎn)擊放置位置，然后點(diǎn)擊第二個連接點(diǎn)，回到t型點(diǎn)點(diǎn)擊，在到第三個點(diǎn)點(diǎn)擊。（總線到兩個芯片的管腳位置盡量相

49、等，效果比較好）在約束管理器中，右鍵單擊編輯的總線，選中Creat，選中Ecset。（創(chuàng)建一個Ecset）選中其他的總線，右鍵單擊，選中Electrical Cset References,選中剛才創(chuàng)建的Ecset。點(diǎn)擊OK。如果有紅色顯示，表示拓?fù)浣Y(jié)構(gòu)不匹配。點(diǎn)擊All Constraints ，User-Defined（打開設(shè)置的Ecset），選中設(shè)置的Ecset，右鍵打開Sigxplorer。提取設(shè)置的拓?fù)浣Y(jié)構(gòu)（進(jìn)行拓?fù)浣Y(jié)構(gòu)的約束設(shè)置），點(diǎn)擊Set，Constraints，選中wiring，在Schedule中選中Template，在Verify中選中Yes。點(diǎn)擊OK。選中File，Up

50、date Constraint Manager（更新約束管理器）。會自動檢查是否匹配。或者在Analyze，Analysis modes，在Stub Length、net選擇on，設(shè)置自動DRC檢查。SPB17.0設(shè)置方法：設(shè)T型連接點(diǎn)：Logic , net Schedule，點(diǎn)擊一個引腳，移動，然后右鍵單擊，選中Insert T，左鍵點(diǎn)擊放置位置，然后點(diǎn)擊第二個連接點(diǎn)，回到t型點(diǎn)點(diǎn)擊，在到第三個點(diǎn)點(diǎn)擊。（總線到兩個芯片的管腳位置盡量相等，效果比較好）設(shè)置完成之后在Wiring中可以看到Schedule欄有user Define，表示是自己設(shè)置的拓?fù)浣Y(jié)構(gòu)。在Wriing中找到設(shè)置拓?fù)涞哪莻€X

51、net，右鍵單擊選擇creat，選擇Electrical CSet，創(chuàng)建一個ECset，編輯ECset名稱點(diǎn)擊OK。在Elecrtrical Comstraint Set中可以看到自己設(shè)置的Ecset。SPB17.0 SigXplorer設(shè)置有問題。？SigXplorer的更新也有問題。在設(shè)置好Ecset后會自動進(jìn)行DRC檢查，不需要進(jìn)入SigXplorer。是因?yàn)殡娮桦娙莸哪Ｐ统霈F(xiàn)了問題。第43講 設(shè)置拓?fù)浼s束（方法2）、首先選擇要顯示的網(wǎng)絡(luò)，打開約束管理器，右鍵點(diǎn)擊要編輯的網(wǎng)絡(luò)，選擇SigXplorer。 就會顯示現(xiàn)在的拓?fù)浣Y(jié)構(gòu)，在界面中編輯需要的拓?fù)浣Y(jié)構(gòu)，選擇Set Option pin

52、，點(diǎn)擊一個管腳（表示該管腳是可選的，可能有也可能沒有）。 點(diǎn)擊Set，Constraints，選中wiring，在Schedule中選中Template，在Verify中選中Yes，點(diǎn)擊OK。選中File，Update Constraint Manager（更新約束管理器）。第44講 線長約束設(shè)置打開約束管理器。選擇定義過的拓?fù)湟?guī)則（在All Constrains，User-Defined），選擇SigXplorer。點(diǎn)擊Set，Constraints，選擇Prop Delay(設(shè)置線長)，F(xiàn)rom選擇芯片，to到的芯片。Rule Type選擇Length，在設(shè)置長度里加入長度限制，點(diǎn)擊Add

53、，點(diǎn)擊Apply，OK。更新約束管理器。第45講 相對延遲設(shè)置 既等長設(shè)置。選中編輯過的拓?fù)浣Y(jié)構(gòu)，選擇SigXplorer。點(diǎn)擊Set，Constraints，Rel Prop Delay。設(shè)置T型分支約束，點(diǎn)擊new，設(shè)置約束名字，F(xiàn)rom（t型節(jié)點(diǎn)）TO（其中一個芯片），Scope選擇Local（T型連接點(diǎn)兩分支等長），Tol Type 選擇長度，Tolerance設(shè)置允許誤差，點(diǎn)擊Add。再點(diǎn)擊new，將名字改為與原先上一個T型約束一樣的名字，F(xiàn)rom（t型節(jié)點(diǎn)）TO（另一個芯片）Scope選擇Local（T型連接點(diǎn)兩分支等長），TOl Type 選擇長度，Tolerance設(shè)置允許誤差

54、。點(diǎn)擊Apply，點(diǎn)擊OK。設(shè)置數(shù)據(jù)線等長。點(diǎn)擊Set，Constraints，Rel Prop Delay，點(diǎn)擊New，F(xiàn)rom（一個芯片）To（另一個芯片）Scope選擇Global，Tol Type 選擇長度，Tolerance設(shè)置允許誤差。點(diǎn)擊Add。點(diǎn)擊Apply，點(diǎn)擊OK，更新約束管理器。在約束管理其中的Net，Routing，Relative Propagation Delay中可以看到約束的設(shè)置。第46講 差分規(guī)則設(shè)置打開約束管理器，選擇需要設(shè)置的差分對信號。選中兩個網(wǎng)絡(luò)之后，右鍵單擊選中Create，Differential pair。可以自己設(shè)置差分對名字，點(diǎn)擊Creat。

55、在Setup中選中Constraints（線寬線距約束管理器），選擇Set Values。在primsry gap和neck gap可以設(shè)置。在約束管理器中的Net，Routing，Differential pair中到可以設(shè)置相關(guān)屬性Tolerance（差分對的長度差最大允許），該方式設(shè)置具有最高優(yōu)先級。設(shè)置好后，在連接其中一條線時，另一條線也會一起布線。方式二：選擇Logic，Assign Differential Pair，在Net中選中差分對的兩個網(wǎng)絡(luò)。設(shè)置名字，點(diǎn)擊Add，Apply，OK，（創(chuàng)建好差分對）。在Set ，Constraints（線寬，線距設(shè)置） 中設(shè)置，點(diǎn)擊Elect

56、iacl constraint sets，點(diǎn)擊Diffair Values，點(diǎn)擊new，創(chuàng)建ECset（差分規(guī)則），編輯名字，點(diǎn)擊OK，設(shè)置Ecset的規(guī)則值，點(diǎn)擊Apply。然后在Assign的標(biāo)簽下，將選中的規(guī)則賦，差分對，點(diǎn)擊Apply，點(diǎn)擊OK。（這種方式比較常用）SPB17.0設(shè)置方法：在約束管理器的Wiring中選中兩個差分網(wǎng)絡(luò)，右鍵單擊選擇Create，Differential pair。在對話框中設(shè)置差分對名字，點(diǎn)擊Create。在約束管理器中會出現(xiàn)Diff Pairs組，組下面有剛剛設(shè)置的差分對組。在Physcial（物理規(guī)則設(shè)置）的Net下面可以找到該差分對，設(shè)置差分參數(shù)。在Spaceing（空間設(shè)置）的Net找到該差分對，設(shè)置差分空間屬性。方法二：選擇Logic，Assign Differential Pair，彈出Assign Differential pair對話框，選擇兩個網(wǎng)絡(luò)，設(shè)置好差分對名，點(diǎn)擊add，Apply，OK。在約束管理器中就可以看到設(shè)置的差分對，對差分對進(jìn)行類似設(shè)置就可以了。差分對的刪除：選擇Logic，Assign Differential Pair，選中差分對，點(diǎn)擊D